JPS6135166A - Rectifying circuit - Google Patents
Rectifying circuitInfo
- Publication number
- JPS6135166A JPS6135166A JP15502384A JP15502384A JPS6135166A JP S6135166 A JPS6135166 A JP S6135166A JP 15502384 A JP15502384 A JP 15502384A JP 15502384 A JP15502384 A JP 15502384A JP S6135166 A JPS6135166 A JP S6135166A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- wave rectification
- thyristor
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半波整流と全波整流を入力交流電圧の電位
に応じて切換え得る整流回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a rectifier circuit that can switch between half-wave rectification and full-wave rectification according to the potential of an input AC voltage.
第４図、第５図はそれぞれ従来のこの種の整流回路であ
る。これら整流回路には入力交流電圧として例えばＥ（
Ｖ）、 ２Ｅ（ｖ）が供給されるようになっておシ、入
力交流電圧がＥ（Ｖ）の場合全波整流が行われ、２Ｅ（
ｖ）の場合半波整流が行われるようになっている。FIGS. 4 and 5 show conventional rectifier circuits of this type. For example, E(
V), 2E(v) is now supplied, and when the input AC voltage is E(V), full wave rectification is performed and 2E(v) is supplied.
In case v), half-wave rectification is performed.
即ち、４図において、入力端子４１．４２間にＥ（Ｖ）
が供給されると、ゲート制御回路４３によってこれが検
出され、サイリスタ４４が導通制御される。このため、
入力端子４１が正電位である場合、ダイオード４５．コ
ンデンサ４６．ダイオード５０．入力端子４２の順に電
流が流れ、コンデンサ４６はＥ（Ｖ）に充電される。こ
の後、入力端子４２が正電位となると、サイリ゛スタ４
４．コンデンサ４７．ダイオード４８．入力端子４１の
順に電流が流れ、コンデンサ４７はＥ（Ｖ）に充電され
る。したがって、出力端子４９には２Ｅ（Ｖ）の電圧が
得られる。That is, in Figure 4, E (V) is applied between input terminals 41 and 42.
When supplied, this is detected by the gate control circuit 43 and the thyristor 44 is controlled to be conductive. For this reason,
When the input terminal 41 is at a positive potential, the diode 45. Capacitor 46. Diode 50. A current flows through the input terminal 42, and the capacitor 46 is charged to E(V). After this, when the input terminal 42 becomes a positive potential, the thyristor 4
4. Capacitor 47. Diode 48. A current flows through the input terminal 41, and the capacitor 47 is charged to E (V). Therefore, a voltage of 2E (V) is obtained at the output terminal 49.
また、入力端子４１．４２に２Ｅ（Ｖ）が供給されると
、ゲート制御回路４３によってこれが検出され、サイリ
゛スタ４４が非導通制御される。このため、入力端子４
１が正電位である場合、ダイオード４５．コンデンサ４
６．ダイオード５０の順に電流が流れ、コンデンサ４７
は２Ｅ（Ｖ）に充電される。この後、入力端子４２が正
電位となった場合、電流は流れない。Further, when 2E (V) is supplied to the input terminals 41 and 42, this is detected by the gate control circuit 43 and the thyristor 44 is controlled to be non-conductive. Therefore, input terminal 4
1 is at a positive potential, the diode 45. capacitor 4
6. Current flows in the order of diode 50 and capacitor 47.
is charged to 2E(V). After this, when the input terminal 42 becomes a positive potential, no current flows.
したがって、出力端子４９には２Ｅ（Ｖ）の電圧が得ら
れる。尚、ダイオード５１はコンデンサ４６の放電用で
ある。Therefore, a voltage of 2E (V) is obtained at the output terminal 49. Note that the diode 51 is for discharging the capacitor 46.
一方、第５図において、入力端子５２．５３間にＥ（Ｖ
）の電圧が供給されると、ゲート制御回路５４によって
これが検出され、トライアック５５が導通制御される。On the other hand, in FIG. 5, E(V
) is detected by the gate control circuit 54, and the triac 55 is controlled to be conductive.
このため、入力端子５２が正電位である場合、ダイオー
ド５６゜コンデンサ６７１）フイアック５５．入力端子
５３の順に電流が流れ、コンデンサ５２はＥ（ｖ）に充
電される。この後、入力端子５３が正電位となると、ト
ライアック５５．コンデンサ・５８゜ダイオード５９．
入力端子５２の順に電流が流れ、コンデ／？５８はＥ（
Ｖ）に充電される。Therefore, when the input terminal 52 is at a positive potential, the diode 56° capacitor 671) FIAC 55. Current flows in the order of input terminal 53, and capacitor 52 is charged to E(v). After this, when the input terminal 53 becomes a positive potential, the triac 55. Capacitor/58° diode 59.
Current flows in the order of the input terminals 52, and the current flows through the input terminals 52 and 52. 58 is E(
V).
したがって、出力端子６０には２Ｅ（Ｖ）の電圧が得ら
れる。Therefore, a voltage of 2E (V) is obtained at the output terminal 60.
ｔた、入力端子ｓ ２． ｓ ｓ間に２ｇ（ｖ）が供給
されると、ゲート制御回路５４によってこれが検出され
、トライアック５５が非導通制御される。このため、入
力端子５２が正電位の場合、ダイオード５６．コンデン
サ５７ 、５Ｂ 。t, input terminal s2. When 2g(v) is supplied between ss, this is detected by the gate control circuit 54, and the triac 55 is controlled to be non-conductive. Therefore, when the input terminal 52 is at a positive potential, the diode 56. Capacitor 57, 5B.
ダイオード６１．入力端子５３の順に電流が流れ、コン
デンサ５７．５８はｇ−（ｖ ）づつ充電される。この
後、入力端子５３が正電位となった場合、電流は流れな
い。したがって、出力端子６０には２Ｅ（Ｖ）の電圧が
得られる。尚、ダイオード６２は逆流防止用である。Diode 61. Current flows in the order of input terminal 53, and capacitors 57 and 58 are charged by g-(v). After this, when the input terminal 53 becomes a positive potential, no current flows. Therefore, a voltage of 2E (V) is obtained at the output terminal 60. Note that the diode 62 is for preventing backflow.
ところで、上記両蓑流回路は、半波整流と金波整流の切
換えをサイリ゛スタ４４あるい、はトライアック５５に
よって行っている。したがって、例えば全波整流時に入
力電圧が異常に高くなった場合、出力の過電圧を防止す
ることができないものである。Incidentally, in the above-mentioned two-wave rectification circuit, switching between half-wave rectification and gold-wave rectification is performed by the thyristor 44 or the triac 55. Therefore, for example, if the input voltage becomes abnormally high during full-wave rectification, it is impossible to prevent output overvoltage.
また、誤動作を防止するため、ゲート制御回路４３．５
４に設けられた図示せぬ電圧検出部に時定数を設定する
と、応答速度が低下する不都合を生じるものである。In addition, in order to prevent malfunction, the gate control circuit 43.5
If a time constant is set in the voltage detecting section (not shown) provided at 4, there will be an inconvenience that the response speed will be reduced.
この発明は、上記事情に基づいてなされたものであシ、
その目的とするところは入力電圧の異常に対して誤動作
することがなく、シかも、応答速度が速く半波整流、全
波整流を速やかに切換えることが可能な整流回路を提供
しようとするものである。This invention was made based on the above circumstances,
The objective is to provide a rectifier circuit that does not malfunction in response to input voltage abnormalities, has a fast response speed, and can quickly switch between half-wave rectification and full-wave rectification. be.
この発明は直流出力電圧に応じてプログラマブル・ユニ
ジャンクション−トランジスタをオン。The invention turns on a programmable unijunction transistor depending on the DC output voltage.
オフ制御し、このプログラマブル・ユニジャンクション
・トランジスタの動作に応じて整流回路中のゲート・タ
ーンオフ・サイリスタをオン。The gate turn-off thyristor in the rectifier circuit is turned on according to the operation of this programmable unijunction transistor.
オフ制御することにより、半波整流動作、全波整流動作
を切換えるものである。The OFF control switches between half-wave rectification operation and full-wave rectification operation.
以下、この発明の一実施例について図面を参照して説明
する。An embodiment of the present invention will be described below with reference to the drawings.
第１図において、入力端子１１と出力端子１２間にはダ
イオード１３が順方向に接続される。前記出力端子１２
と接地間にはコンデンサ１４．１５が直列接続され、こ
れらコンデンサ１４．１５の接続点はダイオード１６を
順方向に介して入力端子１７に接続される。前記コンデ
ンサ１５にはダイオード１８が並列接続され、ダイオー
ド１６には逆極性でゲート・ターンオフ・サイリスク（
以下、ＧＴＯと称す）１９が並列接続される。さらに、
前記入力端子１１にはダイオード２０のカソードが接続
され、このダイオード２０のアノードは接地される。ま
た、前記ダイオード１３のアノード、カソードはそれぞ
れ自動切換回路２１の端子Ａ、ＢＩＣ接続され、ＧＴＯ
１９のアノード、カソードはそれぞれ自動切換回路２１
の端子Ｃ，Ｄに接続され、ゲートは端子Ｅに接続される
。さらに、自動切換回路２１の端子Ｆは接地される。In FIG. 1, a diode 13 is connected between the input terminal 11 and the output terminal 12 in the forward direction. The output terminal 12
Capacitors 14 and 15 are connected in series between and ground, and the connection point of these capacitors 14 and 15 is connected to the input terminal 17 through a diode 16 in the forward direction. A diode 18 is connected in parallel to the capacitor 15, and the diode 16 has a gate turn-off risk (
(hereinafter referred to as GTO) 19 are connected in parallel. moreover,
A cathode of a diode 20 is connected to the input terminal 11, and an anode of the diode 20 is grounded. Further, the anode and cathode of the diode 13 are connected to the terminal A of the automatic switching circuit 21 and BIC, respectively, and the GTO
19 anodes and cathodes each have an automatic switching circuit 21
The gate is connected to terminals C and D, and the gate is connected to terminal E. Furthermore, the terminal F of the automatic switching circuit 21 is grounded.
前記自動切換回路２ノは第２図に示すようになっている
。端子Ａはリセット手段３８を構成するコンデンサ２２
を介してトランジスタ２３のペースに接続される。この
トランジスタ２３のペースは抵抗２４を介してエミッタ
に接続されるとともＫ、前記端子りに接続される。この
トランジスタ２３のコレクタ、エミッタはそれぞれプロ
グラマブル・ユニジャンクション・トランジスタ（以下
、ＰＵＴと称す）２５のア、ノード、カソードに接続さ
れる。このＰＵＴ ２５のアノードはダイオード２６を
逆方向に介して、端子Ｂ、Ｆ間に直列接続された直流電
圧検出手段３９を構成する抵抗２７．可変抵抗２８．抵
抗２９のうち、可変抵抗２８の摺動端に接続される。Ｐ
ＵＴ ２５のゲートには基準電圧設定手段４０を構成す
る抵抗３０の一端が接続され、この抵抗３０の他端は前
記抵抗２７と可変抵抗２８の接続点に接続される。この
抵抗３０の他端とＰＵＴ ２５のカソード間にはツェナ
ーダイオード３１．コンデンサ３２．抵抗３３が並列接
続される。また、端子ＣとＰＵＴ ２５のアノード間に
は抵抗３４、順方向のダイオード３５が直列接続される
。さらに、端子Ｅおよび抵抗３４とダイオード３５の接
続点間にはツェナーダイオード３６とコンデンサ３７が
並列接続される。The automatic switching circuit 2 is shown in FIG. Terminal A is a capacitor 22 constituting a reset means 38.
is connected to the pace of transistor 23 through. The conductor of this transistor 23 is connected to the emitter via a resistor 24 and also to the terminal K. The collector and emitter of this transistor 23 are respectively connected to the node and cathode of a programmable unijunction transistor (hereinafter referred to as PUT) 25. The anode of this PUT 25 is connected to a resistor 27. which constitutes a DC voltage detection means 39 connected in series between terminals B and F via a diode 26 in the opposite direction. Variable resistance 28. Of the resistors 29, it is connected to the sliding end of the variable resistor 28. P
One end of a resistor 30 constituting a reference voltage setting means 40 is connected to the gate of the UT 25, and the other end of this resistor 30 is connected to a connection point between the resistor 27 and the variable resistor 28. A Zener diode 31 is connected between the other end of this resistor 30 and the cathode of PUT 25. Capacitor 32. A resistor 33 is connected in parallel. Further, a resistor 34 and a forward diode 35 are connected in series between the terminal C and the anode of the PUT 25. Further, a Zener diode 36 and a capacitor 37 are connected in parallel between the terminal E and the connection point between the resistor 34 and the diode 35.
上記構成において動作を説明する。半波整流。The operation in the above configuration will be explained. Half wave rectification.
全波整流はＧＴＯ７９によりて切換えられる。この半波
整流動作、全波整流動作は基本的には前述した第４図に
示す回路と同様である。前記ＧＴＯ１９は自動切換回路
２１のＰＵＴ ２５およびツェナーダイオード３６によ
って制御される。Full wave rectification is switched by GTO79. This half-wave rectification operation and full-wave rectification operation are basically the same as the circuit shown in FIG. 4 described above. The GTO 19 is controlled by a PUT 25 of an automatic switching circuit 21 and a Zener diode 36.
即ち、ＰＵＴ Ｒ５がオン状態の場合、ＧＴＯＩ ９の
ゲート、カソード間が短絡されてＧＴＯ１９がオフとさ
れ、半波整流動作が設定される。また、ＰＵＴ ２５が
オフ状態の場合、ツェナーダイオード３６にツェナー電
圧が発生されＧＴＯＪ ９がオンとされて余波整流動作
が設定される。このＰＵＴ ２５のアノード電位は直流
出力が供給される可変抵抗２８によって設定され、ゲー
ト電位は直流出力が供給される抵抗３０“、３３、ツェ
ナーダイオード３１、コンデンサ３２によって設定され
る。さらに、このＰＵＴ ２５はコンデンサ２２．トラ
ンジスタ２３．抵抗２４よりなるリセット回路によって
入力交流電圧の一周期毎にアノード、カソード間が短絡
され、オフ状態に復帰されるようになっている。That is, when PUT R5 is on, the gate and cathode of GTOI 9 are short-circuited, GTO 19 is turned off, and half-wave rectification operation is set. Furthermore, when the PUT 25 is in the off state, a Zener voltage is generated in the Zener diode 36, the GTOJ 9 is turned on, and the aftermath rectification operation is set. The anode potential of this PUT 25 is set by a variable resistor 28 to which DC output is supplied, and the gate potential is set by resistors 30'', 33, Zener diode 31, and capacitor 32 to which DC output is supplied. Reference numeral 25 is configured to short-circuit between the anode and cathode every cycle of the input AC voltage by a reset circuit consisting of a capacitor 22, a transistor 23, and a resistor 24 to return to the off state.
次に、第３図を用いて詳細な動作について説明する。同
図（、）は入力端子１１．１７間に供給される入力交流
電圧波形であシ、’ｔｏｔ、間は２種類の入力交流電圧
中、低い電圧Ｐ； （ｖ ）を示している。１．−１１
゜は低い電圧Ｅ（Ｖ）から高い電圧２Ｅ（Ｖ）へ突然変
化した場合、ｔｌ。以降は高い電圧２Ｅ（Ｖ）を示して
いる。Next, detailed operation will be explained using FIG. 3. The figure (,) shows the waveform of the input AC voltage supplied between the input terminals 11 and 17, and the line between 'tot' and 'tot' indicates the lower voltage P; (v) of the two types of input AC voltages. 1. -11
° is tl when there is a sudden change from a low voltage E (V) to a high voltage 2E (V). After that, a high voltage of 2E (V) is shown.
また、同図（ｂ）は自動切換回路２１の端子Ｃ−Ｄ間の
波形でＩ＞ｐ、ＧＴＯ１９およびダイオード１６のアノ
ード、カソード間電圧波形、同図（ｃ）はＰＵＴ ２５
のゲート、カソード間の基準電圧波形、同図（ｄ）は直
流電圧の分圧波形、同図（、）はトランジスタ２３０ペ
ースに供給される微分電圧波形、同図（ｆ）はＰＵＴ
２５のアノード、カソード間の電圧波形、同図（ｇ）は
コンデンサ１４の充電電圧波形、同図（ｈ）はコンデン
サ１５の充電電圧波形、同図（１）は出力端子１２の出
力電圧波形である。In addition, the same figure (b) is a waveform between terminals CD of the automatic switching circuit 21, I>p, the voltage waveform between the anode and cathode of the GTO 19 and the diode 16, and the same figure (c) is the waveform between the terminals C and D of the automatic switching circuit 21.
The reference voltage waveform between the gate and cathode of , the figure (d) is the divided voltage waveform of the DC voltage, the figure (,) is the differential voltage waveform supplied to the transistor 230 pace, the figure (f) is the PUT
The voltage waveform between the anode and cathode of 25, (g) is the charging voltage waveform of the capacitor 14, (h) is the charging voltage waveform of the capacitor 15, and (1) is the output voltage waveform of the output terminal 12. be.
先ず、同図（、）における１０−１．間においては、同
図（ｄ）に示すＰＵＴ ２５のアノード電圧が同図（ｃ
）に示すゲート電圧、即ち基準電圧Ｅ。を越えないため
、ＰＵＴ ２５がオンされず、ＧＴＯ１９はアノード側
からの入力交流電圧波形の立上がシでツェナーダイオー
ド３６のツェナー電流によってオンされる。したがって
、全波整流動作となシ、同図（ｇ）に示すコンデンサ１
４の充電電圧Ｅ□および同図（ｈ）に示すコンデンサ１
５の充電電圧Ｅ２を加算した同図（ｉ）に示す電圧、即
ちＥ□十Ｅ２が出力端子１２より出力される。First, 10-1 in the same figure (,). In between, the anode voltage of PUT 25 shown in the same figure (d) is as shown in the same figure (c
), that is, the reference voltage E. , the PUT 25 is not turned on, and the GTO 19 is turned on by the Zener current of the Zener diode 36 when the input AC voltage waveform from the anode side rises. Therefore, full-wave rectification operation is required, and capacitor 1 shown in the same figure (g)
4 charging voltage E□ and capacitor 1 shown in the same figure (h)
The voltage shown in FIG. 5(i) obtained by adding the charging voltage E2 of 5, that is, E□10E2 is output from the output terminal 12.
次に、同図（ａ）に示す１０−１．。間では、途中で低
い電圧Ｅ（Ｖ）より高い電圧２Ｅ（Ｖ）に切換りた場合
、ＰＵＴ ２５のアノード電圧が同図（ｄ）に示すｔ２
の時点で基準電圧Ｅ０を越える。このため、この時点で
ＰｔＪＴ ２５は自動的にオン状態となシ、ＧＴＯＪ
９のゲートに逆電流が供給される。したがって、ＧＴＯ
１９は強制的にターンオフされて半波整流動作とされ、
同図（１）に示す出力電圧Ｅ４が大きくならないように
される。Next, 10-1 shown in FIG. . In between, if the voltage is switched from the low voltage E (V) to the higher voltage 2E (V) in the middle, the anode voltage of the PUT 25 reaches t2 shown in (d)
At the point in time, the reference voltage E0 is exceeded. Therefore, the PtJT 25 is not automatically turned on at this point, and the GTOJT 25 is not automatically turned on.
A reverse current is supplied to the gate of 9. Therefore, G.T.O.
19 is forcibly turned off to perform half-wave rectification operation,
The output voltage E4 shown in (1) of the same figure is prevented from increasing.
さらに、同図（、）に示すｔｌ。以降では、同図（ｄ）
に示すＰＵＴ ２５のアノード、カソード間電圧がｔｌ
ｌ ｌ ｈ□の時点で基準電圧Ｅ。を越える。このた
め、この時点でＰＵＴ ２５は自動的にオンとなシ、Ｇ
ＴＯ１９のゲートは短絡状態とされてオフ状態に保持さ
れる。したがって、半波整流動作となシ、コンデンサ１
４には同図（ｇ）にＥ、で示す電圧が充電され、出力端
子１２からはＥ３ΣＥ、 ＋Ｅ２なる電圧が出力される
。Furthermore, the tl shown in the same figure (,). In the following, the same figure (d)
The voltage between the anode and cathode of PUT 25 shown in is tl
Reference voltage E at time l l h□. exceed. Therefore, at this point PUT 25 is automatically turned on and the G
The gate of TO19 is short-circuited and kept off. Therefore, half-wave rectification operation is required, and capacitor 1
4 is charged with a voltage indicated by E in FIG.
上記実施例によれば、可変抵抗２８を調整し、直流電圧
が所定の電圧になった時点でＰＵＴ ２５のアノード電
位がゲート電位より高くなるようにして、入力交流電圧
の変イビに応じてＧＴＯ１９をオン、オフ制御し、半波
整流、全波整流を切換えている。したがって、入力交流
電圧の変化に対して速やかな切換えを行うことができる
。According to the above embodiment, the variable resistor 28 is adjusted so that the anode potential of the PUT 25 becomes higher than the gate potential when the DC voltage reaches a predetermined voltage. It controls on and off and switches between half-wave rectification and full-wave rectification. Therefore, quick switching can be performed in response to changes in the input AC voltage.
また、全波整流動作時に、入力交流電圧が規定電圧以上
となると、ＰＵＴ ２５がオン状態となシ、コンデンサ
３７に充電されたツェナー電圧を短絡しＧＴＯ１９のゲ
ートに逆電流を流しＧＴＯ１９を強制的にターンオフさ
せている。したがって、入力交流電圧の異常に対して速
やかに対処することができ、出力の過電圧を防止するこ
とができる。Additionally, when the input AC voltage exceeds the specified voltage during full-wave rectification operation, the PUT 25 is not turned on, and the Zener voltage charged in the capacitor 37 is short-circuited, causing a reverse current to flow to the gate of the GTO 19 and forcing the GTO 19. It's a turn off. Therefore, abnormalities in the input AC voltage can be promptly dealt with, and overvoltage at the output can be prevented.
さらに、ＰＵＴ、？ ５は入力交流電圧の１周期毎にリ
セット手段によってオフ状態とされ、１周期毎に入力交
流電圧の判定動作を行っている。Furthermore, PUT? 5 is turned off by a reset means every cycle of the input AC voltage, and performs an operation of determining the input AC voltage every cycle.
したがって、高い精度で入力交流電圧の変化を検出する
ことが可能である。Therefore, it is possible to detect changes in the input AC voltage with high accuracy.
尚、この発明は上記実施例に限定されるものではなく、
要旨を変えない範囲で種々変形実施可能なことは勿論で
ある。Note that this invention is not limited to the above embodiments,
Of course, various modifications can be made without changing the gist.
以上、詳述したようにこの発明によれば、入力電圧の異
常に対して誤動作することがなく、しかも、応答速度が
速く半波整流、全波整流を速やかに切換えることが可能
な整流回路を提供できる。As detailed above, the present invention provides a rectifier circuit that does not malfunction in response to input voltage abnormalities, has a fast response speed, and can quickly switch between half-wave rectification and full-wave rectification. Can be provided.
第１図はこの発明に係わる整流回路の一実施例を示す回
路構成図、第２図は第１図の自動切換回路を示す回路構
成図、第３図は第１図、第２図の動作を説明するために
示す波形図、第４図、第５図はそれぞれ従来の整流回路
を示す回路構成図である。
１１．１７・・・入力端子、１２・・・出力端子、１４
．１５・・・コンデンサ、１３，１６．１８゜２０・・
・ダイオード、１９・・・ＧＴＯ１２１・・・自動切換
回路、２５・・・ＰＵＴ、３６・・・ツェナーダイオー
ド、３８・・・リセット手段、３９・・・直流電圧検出
手段、４０・・・基準電圧設定手段。Fig. 1 is a circuit diagram showing an embodiment of the rectifier circuit according to the present invention, Fig. 2 is a circuit diagram showing the automatic switching circuit of Fig. 1, and Fig. 3 is the operation of Figs. 1 and 2. 4 and 5 are circuit configuration diagrams showing conventional rectifier circuits, respectively. 11.17...Input terminal, 12...Output terminal, 14
．． 15...Capacitor, 13,16.18゜20...
- Diode, 19... GTO121... Automatic switching circuit, 25... PUT, 36... Zener diode, 38... Reset means, 39... DC voltage detection means, 40... Reference voltage Setting means.
Claims (1)
流動作を切換える整流回路において、出力端子間に直列
接続された２個のコンデンサと、これらコンデンサの接
続点および入力端子間にカソード、アノードが接続され
たゲート・ターンオフ・サイリスタと、前記両コンデン
サに並列接続され出力直流電圧を検出する手段と、前記
ゲート・ターンオフ・サイリスタに入出力端が接続され
制御端子に供給された基準電圧より前記検出された直流
電圧が大きい場合導通され前記ゲート・ターンオフ・サ
イリスタを非導通として半波整流動作を設定するスイッ
チ手段と、前記検出された直流電圧が基準電圧より小さ
くスイッチ手段が非導通の場合、前記ゲート・ターンオ
フ・サイリスタを導通して全波整流動作を設定する手段
と、前記入力交流電圧の一周期毎に前記スイッチ手段を
非導通とするリセット手段とを具備したことを特徴とす
る整流回路。 ２）前記スイッチ手段はプログラマブル・ユニジャクシ
ョン・トランジスタであることを特徴とする特許請求の
範囲第１項記載の整流回路。 ３）前記全波整流動作を設定する手段は、ゲート・ター
ンオフ・サイリスタのアノード、ゲート間に接続された
ツェナーダイオードであることを特徴とする特許請求の
範囲第１項記載の整流回路。 ４）前記リセット手段は、前記スイッチ手段の入出力端
にコレクタ、エミッタが接続されたトランジスタ、およ
びこのトランジスタのベースに入力交流電圧の所定電位
において微分電圧を供給し、トランジスタを導通させる
微分回路からなることを特徴とする特許請求の範囲第１
項記載の整流回路。[Claims] 1) In a rectifier circuit that switches between half-wave rectification operation and full-wave rectification operation according to the potential of an input AC voltage, two capacitors are connected in series between output terminals, and a connection point between these capacitors. and a gate turn-off thyristor having a cathode and an anode connected between the input terminals, a means for detecting an output DC voltage connected in parallel to both of the capacitors, and a control terminal to which the input and output ends of the gate turn-off thyristor are connected. a switch means that is conductive when the detected DC voltage is greater than a reference voltage supplied to the gate turn-off thyristor and sets the gate turn-off thyristor to non-conductivity to set a half-wave rectification operation; When the switch means is non-conductive, the device includes means for conducting the gate turn-off thyristor to set a full-wave rectification operation, and a reset means for making the switch means non-conductive for each cycle of the input AC voltage. A rectifier circuit characterized by: 2) The rectifier circuit according to claim 1, wherein the switch means is a programmable unijection transistor. 3) The rectifier circuit according to claim 1, wherein the means for setting the full-wave rectification operation is a Zener diode connected between the anode and gate of the gate turn-off thyristor. 4) The reset means includes a transistor whose collector and emitter are connected to the input/output terminals of the switch means, and a differential circuit which supplies a differential voltage at a predetermined potential of the input AC voltage to the base of this transistor to make the transistor conductive. Claim 1 characterized in that
Rectifier circuit described in section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15502384A JPS6135166A (en) | 1984-07-25 | 1984-07-25 | Rectifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15502384A JPS6135166A (en) | 1984-07-25 | 1984-07-25 | Rectifying circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6135166A true JPS6135166A (en) | 1986-02-19 |
Family
ID=15596978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15502384A Pending JPS6135166A (en) | 1984-07-25 | 1984-07-25 | Rectifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6135166A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310788U (en) * | 1986-07-04 | 1988-01-23 | ||
| WO2022239536A1 (en) * | 2021-05-10 | 2022-11-17 | ダイキン工業株式会社 | Power supply circuit |
-
1984
- 1984-07-25 JP JP15502384A patent/JPS6135166A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310788U (en) * | 1986-07-04 | 1988-01-23 | ||
| WO2022239536A1 (en) * | 2021-05-10 | 2022-11-17 | ダイキン工業株式会社 | Power supply circuit |
| JP2022173770A (en) * | 2021-05-10 | 2022-11-22 | ダイキン工業株式会社 | Power supply circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2959726A (en) | Semiconductor apparatus | |
| JP2561729B2 (en) | Tap switching AC power stabilization device | |
| US6462973B2 (en) | A.C./D.C. converter that automatically adapts to the amplitude of the supply voltage | |
| US4449054A (en) | Electronic circuit for controlling the supply voltage of electromagnets, electric motors, resistors, in single- and three-phase systems | |
| US6462924B1 (en) | Power supply apparatus comprising a voltage detection circuit and method for using same | |
| JP2664678B2 (en) | Power supply circuit | |
| US4447764A (en) | Power supply for low-voltage incandescent lamp and like load | |
| JPS6135166A (en) | Rectifying circuit | |
| JPH01321860A (en) | Electric source circuit | |
| US3495154A (en) | Phase control circuit for motors or the like | |
| US4177415A (en) | Voltage regulator for use with a polyphase magneto generator | |
| JPH0312030Y2 (en) | ||
| JPS6214756Y2 (en) | ||
| JPS5821356Y2 (en) | rectifier circuit | |
| JP2819875B2 (en) | Power supply | |
| JPH07288981A (en) | Constant voltage system | |
| JPH0314954Y2 (en) | ||
| JP4363777B2 (en) | Power circuit | |
| KR850002207Y1 (en) | Power circuit | |
| JPH0510520Y2 (en) | ||
| JP2661331B2 (en) | Power supply circuit for base drive circuit | |
| JPH05299940A (en) | Voltage division controller for capacitor | |
| SU1277073A2 (en) | Device for stabilizing a.c.voltage | |
| JPS5933200Y2 (en) | X-ray device | |
| KR840000992Y1 (en) | Voltage automatic adjustment circuit |