JPS6132677B2 - - Google Patents

Info

Publication number
JPS6132677B2
JPS6132677B2 JP56013507A JP1350781A JPS6132677B2 JP S6132677 B2 JPS6132677 B2 JP S6132677B2 JP 56013507 A JP56013507 A JP 56013507A JP 1350781 A JP1350781 A JP 1350781A JP S6132677 B2 JPS6132677 B2 JP S6132677B2
Authority
JP
Japan
Prior art keywords
scanning
display
horizontal
coordinate
coordinate data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56013507A
Other languages
Japanese (ja)
Other versions
JPS57128386A (en
Inventor
Katsuya Nakagawa
Takehiro Izushi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nintendo Co Ltd
Original Assignee
Nintendo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nintendo Co Ltd filed Critical Nintendo Co Ltd
Priority to JP56013507A priority Critical patent/JPS57128386A/en
Publication of JPS57128386A publication Critical patent/JPS57128386A/en
Publication of JPS6132677B2 publication Critical patent/JPS6132677B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は走査形デイスプレイの表示制御装置
に関し、特に走査形デイスプレイの画面上に点ま
たは線もしくはこれらの組合わせによるキヤラク
タを表示するための表示制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display control device for a scanning display, and more particularly to a display control device for displaying characters in the form of dots, lines, or a combination thereof on the screen of a scanning display.

たとえば、ビデオゲーム装置においては、各種
のキヤラクタを表示するのに合わせて、背景画像
を表示している。このような背景画像は、画面上
の適宜の位置に点状のキヤラクタを表示して星を
表わしたものや、ゲームに用いられる領域を仕切
る線または画面上の緯線と経線などのようなゲー
ムに用いられる各種の線が知られている。
For example, in a video game device, a background image is displayed in conjunction with displaying various characters. Such background images are used in games such as those that display dot-like characters at appropriate positions on the screen to represent stars, lines that partition areas used in games, or lines of latitude and longitude on the screen. A variety of lines are known to be used.

従来の点または線もしくはこれらの組合わせに
よる背景などの画像を表示する装置としては、キ
ヤラクタROM方式が知られている。従来のキヤ
ラクタROM方式は、水平方向と垂直方向とをそ
れぞれ複数の画素に分割し、各画素別に水平方向
と垂直方向の座標が定められていて、各画素に対
応する記憶領域を含む専用のメモリ(ROM)が
用いられていた。そして、背景画像として星を表
示させる場合は、星を表示すべき水平座標と垂直
座標の両座標データを電子ビームの走査順序にし
たがつてメモリの番地順次に記憶させていた。ま
た、背景画像として線を表示させる場合は、線を
表示すべき画面上の水平座標および垂直座標を連
続的にメモリへ記憶させていた。そして、キヤラ
クタROM方式で背景画像を表示させる場合は、
走査形デイスプレイの電子ビームの走査に同期し
て歩進される水平カウンタの出力と垂直カウンタ
の出力との論理積によつて決められる番地のデー
タを読出して点を表示制御していた。
A character ROM system is known as a conventional device for displaying an image such as a background using points, lines, or a combination thereof. In the conventional character ROM method, each pixel is divided into multiple pixels in the horizontal and vertical directions, the horizontal and vertical coordinates are determined for each pixel, and a dedicated memory containing a storage area corresponding to each pixel is used. (ROM) was used. When a star is to be displayed as a background image, both horizontal and vertical coordinate data for displaying the star are stored in memory in the order of addresses in accordance with the scanning order of the electron beam. Furthermore, when displaying a line as a background image, the horizontal and vertical coordinates on the screen at which the line should be displayed are continuously stored in a memory. If you want to display the background image using Character ROM method,
The display of points was controlled by reading data at an address determined by the logical product of the output of a horizontal counter and the output of a vertical counter, which were incremented in synchronization with the scanning of the electron beam of the scanning display.

このため、従来のキヤラクタROM方式は、水
平方向を128の画素に分割しかつ垂直方向を128の
画素に分割した場合であつても、16kビツトまた
は16kワードの容量のメモリが必要となつてい
た。従つて、従来の背景画像を表示制御するため
の装置は、メモリの記憶容量が極めて大容量化
し、構成が複雑となりかつ高価となる問題点があ
つた。
For this reason, the conventional character ROM method required a memory capacity of 16k bits or 16k words even when divided into 128 pixels in the horizontal direction and 128 pixels in the vertical direction. . Therefore, conventional devices for controlling the display of background images have had problems in that the storage capacity of the memory has become extremely large, and the structure has become complicated and expensive.

それゆえに、この発明の目的は、走査形デイス
プレイの画面全体の規模で点または線もしくはこ
れらの組合わせによるキヤラクタを描く場合、最
小の記憶容量のメモリで各種の画像データを記憶
でき、安価となるような、走査形デイスプレイの
表示制御装置を提供することである。
Therefore, an object of the present invention is to provide a method that can store various image data in a memory with a minimum storage capacity and is inexpensive when drawing characters using dots, lines, or a combination thereof on the entire screen of a scanning display. An object of the present invention is to provide a display control device for a scanning type display.

この発明は要約すれば、電子ビームの走行方向
順次にかつ走査線の走査順次に、少なくとも点を
表示すべき走査方向の座標データをメモリに記憶
させておく。そして、メモリから読出された少な
くとも点を表示すべき走査方向の座標データが電
子ビームの現実の表示位置における座標データと
一致したときに、メモリの読出番地を次の読出番
地に歩進させるように表示制御したものである。
To summarize, the present invention stores at least coordinate data in the scanning direction in which points are to be displayed sequentially in the traveling direction of the electron beam and sequentially in the scanning order of the scanning lines. Then, when the coordinate data in the scanning direction for displaying at least a point read from the memory matches the coordinate data at the actual display position of the electron beam, the read address in the memory is incremented to the next read address. The display is controlled.

以下に、図面を参照してこの発明の具体的な実
施例について説明する。
Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.

第1図はこの発明の一実施例の走査形デイスプ
レイの表示制御装置の回路図である。
FIG. 1 is a circuit diagram of a display control device for a scanning type display according to an embodiment of the present invention.

この発明が適用される走査形デイスプレイ(図
示せず)は、たとえばラスタスキヤン方式の
CRTデイスプレイが用いられる。このような走
査形デイスプレイは、順次走査方式または飛越走
査方式のいずれの方式であつてもよい。なお、以
下の説明では、走査形デイスプレイの一例とし
て、順次走査方式のテレビジヨンブラウン管すな
わちCRTデイスプレイの場合について説明す
る。
A scanning display (not shown) to which the present invention is applied is, for example, a raster scan type display.
A CRT display is used. Such a scanning display may be of either a progressive scan type or an interlaced scan type. In the following description, a progressive scanning television cathode ray tube (CRT) display will be described as an example of a scanning display.

構成において、この実施例の表示制御装置は、
基本的には同期信号発生回路11、背景画像のデ
ータを記憶するための記憶手段の一例のメモリ
(ROM)12、ROM12の読出アドレスを指定
するためのアドレスカウンタ13および一致検出
手段14を含む。
In the configuration, the display control device of this embodiment has the following configuration:
Basically, it includes a synchronizing signal generating circuit 11, a memory (ROM) 12 which is an example of a storage means for storing background image data, an address counter 13 for specifying a read address of the ROM 12, and a coincidence detecting means 14.

次に、表示制御装置の具体的な構成を説明す
る。前記同期信号発生回路11は、基準クロツク
発振回路111を含む。この基準クロツク発振回
路111はCRTデイスプレイの水平方向を複数
(たとえば128)の画素に分割したとき、電子ビー
ム(すなわち輝度信号)を1画素分だけ走査させ
る周期の2倍の周期に相当する周波数(たとえば
24、576MHz)のクロツクを発生して水平分周カ
ウンタ112に与える。この水平分周カウンタ1
12はN進カウンタが用いられる。ここで、N進
数は、水平方向の分割画素数(128)の2倍の数
(すなわち256)と水平ブランキング期間(水平帰
線期間)に相当するパルス数(たとえば128)と
を加算した数(384)に選ばれる。この水平分周
カウンタ112の計数値を表わすコード化情報が
水平タイミング信号発生用メモリ(H−ROM)
113および一致検出手段14に含まれる一致回
路141に与えられる。H−ROM113は、水
平ブランキング期間を表わすパルス期間(すなわ
ち128H)に水平同期信府HBLを発生する。ま
た、H−ROM113は1水平走査線毎にパルス
を導出して垂直分周カウンタ114に与え、さら
に該パルスをリセツトパルスとして水平分周カウ
ンタ112に与える。垂直分周カウンタ114は
CRTデイスプレイの垂直方向の分割画素数すな
わち1画面の水平走査線の本数(128)の2倍の
数(すなわち256)と垂直ブランキング期間に相
当する値(たとえば8)とを加えた数に相当する
266進カウンタを用いられる。この垂直分周カウ
ンタ114のコード化情報が垂直タイミング信号
発生用メモリー(V−ROM)115に与えられ
る。このV−ROM115は垂直ブランキング期
間に相当する水平走査線の本数(8)に相当する
期間だけ垂直同期信号VBLを発生する。このよ
うにして発生された水平同期信号HBLおよび垂
直同期信号VBLが同期信号としてCRTデイスプ
レイに与えられる。
Next, a specific configuration of the display control device will be explained. The synchronization signal generation circuit 11 includes a reference clock oscillation circuit 111. This reference clock oscillation circuit 111 has a frequency (corresponding to twice the period of scanning the electron beam (i.e., luminance signal) for one pixel when the horizontal direction of the CRT display is divided into a plurality of pixels (for example, 128). for example
24, 576 MHz) is generated and applied to the horizontal frequency division counter 112. This horizontal frequency division counter 1
12, an N-ary counter is used. Here, the N-ary number is the sum of twice the number of divided pixels in the horizontal direction (128) (i.e. 256) and the number of pulses corresponding to the horizontal blanking period (horizontal retrace period) (for example 128). (384). The coded information representing the count value of the horizontal frequency division counter 112 is stored in the horizontal timing signal generation memory (H-ROM).
113 and a coincidence circuit 141 included in the coincidence detection means 14. The H-ROM 113 generates a horizontal synchronization signal HBL during a pulse period (ie, 128H) representing a horizontal blanking period. Further, the H-ROM 113 derives a pulse for each horizontal scanning line and supplies it to the vertical frequency division counter 114, and further supplies the pulse to the horizontal frequency division counter 112 as a reset pulse. The vertical frequency division counter 114 is
Equivalent to the number of pixels divided in the vertical direction of a CRT display, that is, twice the number of horizontal scanning lines on one screen (128) (i.e. 256) plus the value equivalent to the vertical blanking period (e.g. 8). do
266 hexadecimal counter is used. The coded information of this vertical frequency division counter 114 is given to a vertical timing signal generation memory (V-ROM) 115. This V-ROM 115 generates the vertical synchronizing signal VBL only for a period corresponding to the number of horizontal scanning lines (8) corresponding to the vertical blanking period. The horizontal synchronizing signal HBL and vertical synchronizing signal VBL thus generated are applied to the CRT display as synchronizing signals.

前記背景画像データを記憶するためのROM1
2は複数番地の記憶領域を含み、CRTデイスプ
レイの画面上に表示すべき点または線の水平方向
のみを座標データを、各水平走査線の垂直方向順
における水平方向順次に各番地へ予め設定記憶し
ている。なお、ROM12の具体的な記憶態様に
ついては、後述の第3図を参照して詳細に説明す
る。
ROM1 for storing the background image data
2 includes a storage area of multiple addresses, and stores the coordinate data of only the horizontal direction of a point or line to be displayed on the CRT display screen in advance in each address in horizontal direction sequentially in the vertical direction of each horizontal scanning line. are doing. Note that the specific storage mode of the ROM 12 will be explained in detail with reference to FIG. 3, which will be described later.

前記アドレスカウンタ13は、後述の一致検出
手段14の出力によつてその計数値が歩進されか
つその計数値によつてROM12の読出番地を指
定するものであつて、1画面毎すなわち1垂直ブ
ランキング毎にその計数値がリセツトされる。
The address counter 13 has a counted value incremented by the output of a coincidence detecting means 14, which will be described later, and uses the counted value to designate a read address in the ROM 12. The count value is reset for each ranking.

前記一致検出手段14は、ROM12から読出
された水平座標データと前記水平カウンタ112
の計数値との一致状態を検出する一致回路141
および一致回路141の出力パルスに基づいて比
較的短い期間に1つのパルスを発生するワンパル
ス発生回路142を含み、さらに必要に応じて
NANDゲート143,144を含む。
The coincidence detection means 14 detects the horizontal coordinate data read from the ROM 12 and the horizontal counter 112.
A coincidence circuit 141 detects a coincidence state with the count value of
and a one-pulse generation circuit 142 that generates one pulse in a relatively short period based on the output pulse of the matching circuit 141, and further includes
Includes NAND gates 143 and 144.

第2図はCRTデイスプレイの画面の水平方向
と垂直方向とを複数の画素に分割した場合におい
て点または線を表示させる場合の動作を説明する
ための図解図である。
FIG. 2 is an illustrative diagram for explaining the operation of displaying dots or lines when the screen of a CRT display is divided into a plurality of pixels in the horizontal and vertical directions.

第3図は第2図に示されるCRTデイスプレイ
の画面に点または線を表示させる場合における
ROM12の座標データの記憶状態の一例を図解
的に示した図である。
Figure 3 shows the case when displaying dots or lines on the CRT display screen shown in Figure 2.
3 is a diagram schematically showing an example of a storage state of coordinate data in a ROM 12. FIG.

この実施例の動作説明に先立ち、第2図および
第3図を参照して、第2図の斜線で示す水平およ
び垂直座標位置に点または線を表示させる場合に
おけるROM12のデータの記憶状態を説明す
る。
Prior to explaining the operation of this embodiment, with reference to FIGS. 2 and 3, the storage state of data in the ROM 12 when displaying points or lines at the horizontal and vertical coordinate positions indicated by diagonal lines in FIG. 2 will be explained. do.

たとえば、垂直座標V10すなわち水平走査線
の10本目の垂直座標位置でありかつ水平座標H1
0の位置に点を表示させる場合は、垂直座標V1
からV9までの各水平走査線で何も表示しないこ
とを表わすために、垂直座標V1〜V9に対応す
るROM12の0番地〜8番地へ何も表示しない
ことを表わす座標データ(すなわち水平座標H0
の座標データ)を予め設定記憶させておく。
For example, the vertical coordinate V10 is the 10th vertical coordinate position of the horizontal scanning line, and the horizontal coordinate H1
If you want to display a point at the 0 position, use the vertical coordinate V1
In order to indicate that nothing is displayed on each horizontal scanning line from V1 to V9, coordinate data indicating that nothing is displayed (i.e., horizontal coordinate H0
coordinate data) are set and stored in advance.

そして、垂直座標V10と水平座標H10との
論理積で決められる座標位置に点を表示させるた
めに、垂直座標V9に対応する番地の次の番地
(すなわち、9番地)に水平座標H10の座標デ
ータが予め設定記憶される。
Then, in order to display a point at the coordinate position determined by the AND of the vertical coordinate V10 and the horizontal coordinate H10, the coordinate data of the horizontal coordinate H10 is placed at the address next to the address corresponding to the vertical coordinate V9 (i.e., address 9). are set and stored in advance.

また、垂直座標V11における水平座標H8お
よびH15に点を表示させる場合は、後続する番
地(すなわち10番地、11番地)に水平座標H8,
H15の座標データが順次記憶される。
In addition, when displaying points at horizontal coordinates H8 and H15 in vertical coordinate V11, horizontal coordinates H8,
The coordinate data of H15 is stored sequentially.

また、垂直座標V12の1水平走査線で何も表
示しない場合は、その次の番地(12番地)に水平
座標H0の座標データが記憶される。
Further, when nothing is displayed in one horizontal scanning line with the vertical coordinate V12, the coordinate data of the horizontal coordinate H0 is stored at the next address (address 12).

さらに、線を表示させる場合は、線を表示すべ
き垂直座標V13における線の始端の水平座標H
8から終端の水平座標H15までの各水平座標位
置毎に、番地順次に対応する座標データが記憶さ
れる。なお、線を表示させる場合のROMの記憶
態様はその他各種の記憶態様が考えられるが、そ
れについては後述の他の実施例で説明する。
Furthermore, when displaying a line, the horizontal coordinate H of the starting end of the line at the vertical coordinate V13 where the line should be displayed.
Coordinate data corresponding to each horizontal coordinate position from 8 to the terminal horizontal coordinate H15 is stored in address order. Note that various other storage modes of the ROM for displaying lines can be considered, but these will be explained in other embodiments to be described later.

ところで、この実施例では水平座標データのみ
をROM12に記憶させているので、1番地が7
ビツトで足りる。換言すれば、1番地が8ビツト
のROM12を利用した場合は、1ビツト空くこ
とになる。そこで、この場合は、ROM12の最
上位ビツト(第8ビツト)がキヤラクタの種類
(例えば星またはスクリーン)を識別するデータ
を記憶するのに用いられる。また、ビデオゲーム
機において画面の上下を逆にして表示させる必要
のある場合は、反転信号がROM12に与えられ
る。
By the way, in this embodiment, only the horizontal coordinate data is stored in the ROM 12, so the 1st address is 7.
Bits are enough. In other words, if the ROM 12 in which address 1 is 8 bits is used, 1 bit will be left vacant. Therefore, in this case, the most significant bit (eighth bit) of the ROM 12 is used to store data identifying the type of character (eg, star or screen). Further, when it is necessary to display the screen upside down in a video game machine, an inversion signal is provided to the ROM 12.

次に、第1図ないし第3図を参照して、第1図
の具体的な動作を説明する。
Next, the specific operation of FIG. 1 will be explained with reference to FIGS. 1 to 3.

前記アドレスカウンタ13は垂直ブランキング
信号VBの与えられている期間中その計数値をリ
セツトしている。このため、ROM12は先頭番
地(0番地)が指定されている。この状態におい
て、水平分周カウンタ112はCRTデイスプレ
イの電子ビームの水平走査に同期して、水平座標
データH1,H2,………H128を順次導出す
る。そして、水平分周カウンタ112が水平座標
H0を指定したタイミング(すなわち水平帰線期
間)において、一致回路141はROM12から
読出された先頭番地の座標データH0と水平分周
カウンタ112の出力とが一致したことを検出し
て一致パルスcを導出する。応じて、ワンパルス
発生回路141が一致パルスの出力開始時から一
定時間幅のパルスdを導出する。このワンパルス
発生回路142の出力パルスが計数値を歩進指令
する信号としてアドレスカウンタ13に与えられ
る。また、ワンパルス発生回路141の出力パル
スが点表示指令信号としてCRTデイスプレイに
与えられる。しかしながら、CRTデイスプレイ
は、水平走査線が帰線中であるので、何ら表示を
行なわない。以後同様にして、水平カウンタ11
2の計数値がCRTデイスプレイの垂直座標V1
0を指定するまで同様の動作が行なわれる。
The address counter 13 resets its count value during the period when the vertical blanking signal VB is applied. Therefore, the first address (address 0) of the ROM 12 is designated. In this state, the horizontal frequency division counter 112 sequentially derives horizontal coordinate data H1, H2, . . . H128 in synchronization with the horizontal scanning of the electron beam of the CRT display. Then, at the timing when the horizontal frequency division counter 112 specifies the horizontal coordinate H0 (that is, during the horizontal retrace period), the coincidence circuit 141 detects that the coordinate data H0 of the first address read from the ROM 12 and the output of the horizontal frequency division counter 112 match. This is detected and a coincidence pulse c is derived. Accordingly, the one-pulse generation circuit 141 derives a pulse d having a constant time width from the start of output of the coincidence pulse. The output pulse of this one-pulse generating circuit 142 is given to the address counter 13 as a signal for instructing the count value to increment. Further, the output pulse of the one-pulse generation circuit 141 is given to the CRT display as a dot display command signal. However, the CRT display does not display anything because the horizontal scanning line is in retrace. Thereafter, in the same manner, the horizontal counter 11
The count value of 2 is the vertical coordinate V1 of the CRT display.
Similar operations are performed until 0 is specified.

そして、垂直座標V10が指定された状態すな
わちROM12の9番地が指定された状態におい
て、ROM12の9番地に記憶されている座標デ
ータ(すなわち水平座標H10の座標データ)が
一致回路141に与えられる。この状態におい
て、水平分周カウンタ112の計数値が水平座標
H10を指定したタイミングになると、一致回路
141は両入力の一致状態を検出して一致パルス
cを導出する。応じて、ワンパルス発生回路14
1がワンパルスdを導出する。このワンパルスが
歩進指令信号としてアドレスカウンタ13に与え
られるとともに、点を表示指令すべきキヤラクタ
信号としてNANDゲート143または144のい
ずれか一方を介してCRTデイスプレイに与えら
れる。
Then, in a state in which the vertical coordinate V10 is designated, that is, in a state in which address 9 of the ROM 12 is designated, the coordinate data stored at address 9 in the ROM 12 (that is, the coordinate data of the horizontal coordinate H10) is provided to the matching circuit 141. In this state, when the count value of the horizontal frequency division counter 112 reaches the timing when the horizontal coordinate H10 is specified, the coincidence circuit 141 detects the coincidence state of both inputs and derives the coincidence pulse c. Accordingly, one pulse generation circuit 14
1 derives one pulse d. This one pulse is given to the address counter 13 as a step command signal, and is also given to the CRT display via either NAND gate 143 or 144 as a character signal for commanding a point to be displayed.

なお、ROM12の各番地の最上位ビツト(第
8ビツト)に星またはスクリーンの識別データを
記憶させた場合は、一致検出手段14がNANDゲ
ート143および144を含む。この場合は、ワ
ンパルス発生回路142の出力パルスがNANDゲ
ート143および144のそれぞれの一方入力と
して与えられる。このNANDゲート143には、
ROM12の第8ビツト出力が他方入力として与
えられる。NANDゲート144にはNANDゲート
144の出力が他方入力として与えられる。そし
て、NANDゲート143および144はワンパル
ス発生回路142の出力パルスと番地指定されて
いるROM12の最上位ビツトのデータとに基づ
いて、その出力論理状態を変化させる。従つて、
ROM12の第9番地の第8ビツトで星またはス
クリーンの識別データを記憶させている場合は、
星またはスクリーンに対応するNANDゲート14
3または144の一方からそれを点で表示指令す
る信号が導出される。
Note that when star or screen identification data is stored in the most significant bit (eighth bit) of each address in the ROM 12, the coincidence detection means 14 includes NAND gates 143 and 144. In this case, the output pulse of one-pulse generating circuit 142 is given as one input to each of NAND gates 143 and 144. This NAND gate 143 has
The 8th bit output of ROM 12 is given as the other input. The output of the NAND gate 144 is applied to the NAND gate 144 as the other input. The NAND gates 143 and 144 change their output logic states based on the output pulse of the one-pulse generating circuit 142 and the data of the most significant bit of the ROM 12 designated by the address. Therefore,
If star or screen identification data is stored in the 8th bit of address 9 of ROM 12,
NAND gate 14 corresponding to star or screen
3 or 144 is derived a signal commanding it to be displayed as a point.

同様にして、垂直座標V11において、水平分
周カウンタ112の計数値が水平座標H8を指定
したタイミングになると、再び一致回路141が
一致パルスを導出し、それに応じてワンパルス発
生回路142がワンパルスを発生する。これによ
つて、CRTデイスプレイの垂直座標V11であ
りかつ水平座標H8に対応する部分の画素が点
(または星の色)で表示される。そして、水平分
周カウンタ112の計数値が水平座標H15に対
応する値になると、同様にして点が表示される。
Similarly, at the vertical coordinate V11, when the count value of the horizontal frequency division counter 112 reaches the timing when the horizontal coordinate H8 is specified, the coincidence circuit 141 again derives a coincidence pulse, and the one-pulse generation circuit 142 generates one pulse accordingly. do. As a result, pixels in a portion of the CRT display whose vertical coordinate is V11 and which corresponds to the horizontal coordinate H8 are displayed as dots (or star colors). Then, when the count value of the horizontal frequency division counter 112 reaches a value corresponding to the horizontal coordinate H15, a point is displayed in the same manner.

ところで、CRTデイスプレイの画面上に線を
表示する場合は、点を表示する水平方向の走査順
次の各画素のデータを番地順次に記憶させておく
ことによつて、同様にして点の連続すなわち線を
表示することができる。
By the way, when displaying a line on the screen of a CRT display, by storing the data of each pixel in the horizontal scanning order in which the points are displayed in address order, it is possible to display a series of points, that is, a line. can be displayed.

上述のように、この実施例によれば、CRTデ
イスプレイの画面上に点を表示させる場合、水平
座標データのみを水平走査線の垂直方向順におけ
る水平走査方向順次に記憶させておき、メモリか
ら読出された水平座標データと電子ビームの水平
座標位置との一致状態に基づいてメモリのアドレ
スを走進するようにしているため、水平座標デー
タのみで点を表示すべきデータを記憶することが
でき、メモリ容量を少なくとも1/2以上低減でき
る利点がある。
As described above, according to this embodiment, when displaying a point on the screen of a CRT display, only the horizontal coordinate data is stored sequentially in the horizontal scanning direction in the vertical order of the horizontal scanning lines, and then read out from the memory. Since the address of the memory is moved based on the coincidence between the horizontal coordinate data and the horizontal coordinate position of the electron beam, it is possible to store the data for displaying a point using only the horizontal coordinate data. This has the advantage of reducing memory capacity by at least 1/2.

ところで、前述の実施例では、点の連続によつ
て線を表示する場合、すなわち1水平走査線の走
査方向に連続する水平座標データを順次記憶させ
る場合について述べたが、メモリ容量をさらに少
容量化するために以下のようにしてもよい。
By the way, in the above embodiment, a case was described in which a line is displayed by a series of points, that is, a case in which horizontal coordinate data that is continuous in the scanning direction of one horizontal scanning line is stored sequentially, but the memory capacity can be further reduced. In order to do this, you can do the following.

たとえば、1水平走査線のある期間の水平座標
位置で線を表示させる場合であれば、線の始端を
表わす座標データと線の終端を表わす座標データ
のみを順次メモリに記憶させておき、始端を表わ
す座標データから終端を表わす座標データまでの
期間中連続的に1つのパルスを発生させるように
してもよい。その場合の具体的な構成は、第4図
に示される。すなわち、第4図ではワンパルス発
生回路142の出力端にトリガ端子付フリツプフ
ロツプ145を接続したものである。そして、ワ
ンパルス発生回路142がワンパルスを発生して
から次のパルスを発生するまでの期間中、トリガ
端子付フリツプフロツプ145のセツト出力端か
ら連続的にハイレベルを導出させる。これによつ
て、メモリ容量を最小にして点の連続すなわち線
を表示できる。
For example, if you want to display a line at a horizontal coordinate position during a certain period of one horizontal scanning line, only the coordinate data representing the starting end of the line and the coordinate data representing the ending end of the line are sequentially stored in memory, and the starting end is One pulse may be generated continuously during the period from the coordinate data representing the coordinate data to the coordinate data representing the end. A specific configuration in that case is shown in FIG. That is, in FIG. 4, a flip-flop 145 with a trigger terminal is connected to the output terminal of the one-pulse generating circuit 142. During the period from when the one-pulse generation circuit 142 generates one pulse to when it generates the next pulse, a high level is continuously derived from the set output terminal of the flip-flop with trigger terminal 145. This allows a series of points, or a line, to be displayed while minimizing memory capacity.

また、線を表示するその他の例としては、水平
走査線の始端から所望の水平座標位置までの期間
中線を表示したい場合であれば、所望の水平座標
位置すなわち終端の水平座標データをメモリに記
憶させておき、かつトリガ端子付フリツプフロツ
プ145に替えてRSフリツプフロツプを用い
る。そして、水平走査線の始端を表わす座標位置
H0のタイミングにおいてRSフリツプフロツプ
をセツトさせかつ終端を表わす水平座標データの
一致検出パルスでRSフリツプフロツプをリセツ
トさせるように構成する。このようにすれば、よ
り一層メモリの容量を低減できる。
As another example of displaying a line, if you want to display a line during the period from the start of a horizontal scanning line to a desired horizontal coordinate position, store the horizontal coordinate data of the desired horizontal coordinate position, that is, the end, in memory. In addition, an RS flip-flop is used in place of the flip-flop 145 with a trigger terminal. The RS flip-flop is set at the timing of the coordinate position H0 representing the start end of the horizontal scanning line, and the RS flip-flop is reset at the coincidence detection pulse of the horizontal coordinate data representing the end. In this way, the memory capacity can be further reduced.

これとは逆に、水平座標のある位置から水平走
査線の終端位置すなわちH128まで線を表示さ
せたい場合は、ワンパルス発生回路142の出力
パルスでRSフリツプフロツプをセツトさせかつ
水平座標位置H0を表わす信号でRSフリツプフ
ロツプをリセツトさせるように回路構成すればよ
い。このように、CRTデイスプレイの水平方向
の左端からある座標位置またはある座標位置から
右端までの期間中、連続的に線を表示しかつ垂直
座標毎にそれを繰返すことによつて、画面を見た
ときCRTデイスプレイの画面上を色分けまたは
濃淡によつて仕切つているごとく見える。
On the contrary, if you want to display a line from a certain horizontal coordinate position to the end position of the horizontal scanning line, that is, H128, set the RS flip-flop with the output pulse of the one-pulse generation circuit 142, and generate a signal representing the horizontal coordinate position H0. The circuit can be configured so that the RS flip-flop is reset by In this way, the screen can be viewed by continuously displaying a line from the left edge of the CRT display in the horizontal direction to a certain coordinate position or from a certain coordinate position to the right edge, and repeating it for each vertical coordinate. At times, the screen of a CRT display appears to be divided by color or shading.

なお、前述の点の表示および線の表示の組合わ
せによつて、文字などの各種固定キヤラクタを表
示するのに応用できる。
Note that the above-described combination of point display and line display can be applied to display various fixed characters such as characters.

以上のように、この発明によれば、画面全体の
規模で各種キヤラクタを描く場合、メモリ容量を
低減でき、部品点数を低減でき、かつしたがつて
大幅に安価にでき、しかもメモリを取付ける基板
の面積を小形化できるなどの特有の効果が奏され
る。
As described above, according to the present invention, when drawing various characters on the scale of the entire screen, the memory capacity can be reduced, the number of parts can be reduced, and the cost can be significantly reduced. Unique effects such as the ability to reduce the area are achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の走査形デイスプ
レイの表示制御装置の回路図である。第2図は走
査形デイスプレイの表示状態を図解的に示した図
である。第3図はメモリ(ROM)12の記憶内
容を図解的に示した図である。第4図は一致検出
手段14の他の実施例を示す回路図である。 図において、11は同期信号発生回路、12は
水平座標データ記憶用メモリ(ROM)、13はア
ドレスカウンタ、14は一致検出手段を示す。
FIG. 1 is a circuit diagram of a display control device for a scanning type display according to an embodiment of the present invention. FIG. 2 is a diagram schematically showing the display state of the scanning display. FIG. 3 is a diagram schematically showing the storage contents of the memory (ROM) 12. FIG. 4 is a circuit diagram showing another embodiment of the coincidence detection means 14. In the figure, 11 is a synchronizing signal generation circuit, 12 is a horizontal coordinate data storage memory (ROM), 13 is an address counter, and 14 is a coincidence detection means.

Claims (1)

【特許請求の範囲】 1 走査形デイスプレイの画面上に点または線を
表示するための表示制御装置であつて、 前記走査形デイスプレイは、1走査線の走査方
向が複数の画素に分割されかつ走査方向の各画素
毎に座標が定められ、 複数番地の記憶領域を含み、かつ前記走査形デ
イスプレイの画面上に少なくとも点を表示させる
べき座標位置に対応する座標データを走査線順に
おける1走査線の走査方向順序で番地順次に予め
設定記憶する記憶手段、 前記走査形デイスプレイの電子ビームを走査方
向へ各画素順次に走査させるべき座標位置を表わ
す座標データを発生する座標位置データ発生手
段、 前記記憶手段から読出された座標データと前記
座標位置データ発生手段出力の座標データとが一
致したことを検出する一致検出手段、および 前記一致検出手段が一致状態を検出する毎にそ
の計数値を歩進しかつその計数値によつて前記記
憶手段の読出番地を指定するアドレスカウンタを
備えた、走査形デイスプレイの表示制御装置。 2 前記走査形デイスプレイは、電子ビームを水
平方向へ走査しかつ水平走査を垂直方向の一定間
隔毎に繰返して表示駆動されるものであり、1画
面における水平走査の一定数毎に垂直ブランキン
グ信号が与えられ、 前記アドレスカウンタは、前記垂直ブランキン
グ信号が与えられる毎にその計数値をリセツトす
る、特許請求の範囲第1項記載の走査形デイスプ
レイの表示制御装置。 3 前記記憶手段は、前記走査形デイスプレイの
画面上における水平方向への点の集合による線を
表示させるべき線座標に対応する始端または終端
の少なくともいずれか一方の座標データを番地順
次に記憶する、特許請求の範囲第1項または第2
項記載の走査形デイスプレイの表示制御装置。 4 前記一致検出手段は、前記記憶手段に記憶さ
れている始端の座標データに対応する座標位置か
ら水平走査を終了するまでの期間にパルスを導出
するパルス発生手段を含む、特許請求の範囲第3
項記載の走査形デイスプレイの表示制御装置。 5 前記一致検出手段は、前記水平走査の開始時
から前記記憶手段に記憶されている後端の座標デ
ータに対応する座標位置までの期間にパルスを導
出するパルス発生手段を含む、特許請求の範囲第
3項記載の走査形デイスプレイの表示制御装置。 6 前記一致検出手段は、一致検出から予め定め
る一定時間の間だけ1つのパルスを発生するパル
ス発生手段を含む、特許請求の範囲第1項記載の
走査形デイスプレイの表示制御装置。
[Scope of Claims] 1. A display control device for displaying dots or lines on the screen of a scanning type display, wherein the scanning type display has a scanning direction in which one scanning line is divided into a plurality of pixels, and a scanning line is divided into a plurality of pixels. Coordinates are determined for each pixel in the direction, the coordinate data includes a storage area of multiple addresses, and the coordinate data corresponding to the coordinate position where at least a point is to be displayed on the screen of the scanning display is stored in one scanning line in the scanning line order. Storage means for presetting and storing addresses in order in the scanning direction; coordinate position data generation means for generating coordinate data representing coordinate positions at which each pixel should be sequentially scanned by the electron beam of the scanning display in the scanning direction; and the storage means. coincidence detection means for detecting a coincidence between the coordinate data read from the coordinate position data generating means and the coordinate data output from the coordinate position data generating means; A display control device for a scanning type display, comprising an address counter that specifies a read address of the storage means based on the counted value. 2. The scanning type display is driven by scanning an electron beam in the horizontal direction and repeating the horizontal scanning at regular intervals in the vertical direction, and a vertical blanking signal is sent every fixed number of horizontal scans on one screen. 2. A display control device for a scanning display according to claim 1, wherein the address counter resets its count each time the vertical blanking signal is applied. 3. The storage means stores coordinate data of at least one of the starting end and the ending end corresponding to the line coordinates at which a line formed by a collection of points in the horizontal direction on the screen of the scanning display is to be displayed, in address order. Claim 1 or 2
A display control device for a scanning display as described in Section 1. 4. The coincidence detecting means includes a pulse generating means for deriving a pulse during a period from the coordinate position corresponding to the coordinate data of the starting end stored in the storage means to the end of horizontal scanning.
A display control device for a scanning display as described in Section 1. 5. The scope of claim 5, wherein the coincidence detection means includes a pulse generation means for deriving a pulse during a period from the start of the horizontal scanning to a coordinate position corresponding to the rear end coordinate data stored in the storage means. 4. A display control device for a scanning display according to claim 3. 6. The display control device for a scanning display according to claim 1, wherein the coincidence detection means includes pulse generation means that generates one pulse only for a predetermined period of time after coincidence detection.
JP56013507A 1981-01-30 1981-01-30 Indication controller for scanning display Granted JPS57128386A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56013507A JPS57128386A (en) 1981-01-30 1981-01-30 Indication controller for scanning display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56013507A JPS57128386A (en) 1981-01-30 1981-01-30 Indication controller for scanning display

Publications (2)

Publication Number Publication Date
JPS57128386A JPS57128386A (en) 1982-08-09
JPS6132677B2 true JPS6132677B2 (en) 1986-07-28

Family

ID=11835046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56013507A Granted JPS57128386A (en) 1981-01-30 1981-01-30 Indication controller for scanning display

Country Status (1)

Country Link
JP (1) JPS57128386A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0820856B2 (en) * 1986-06-25 1996-03-04 松下電工株式会社 Display device

Also Published As

Publication number Publication date
JPS57128386A (en) 1982-08-09

Similar Documents

Publication Publication Date Title
US4425559A (en) Method and apparatus for generating line segments and polygonal areas on a raster-type display
US3396377A (en) Display data processor
US4814756A (en) Video display control system having improved storage of alphanumeric and graphic display data
US4288809A (en) Television receiver apparatus for selectively displaying a video picture or alphanumeric data information
CA1222063A (en) Crt display control system
US4324401A (en) Method and system for generating moving objects on a video display screen
JPS58184993A (en) Video signal generation system
EP0139932B1 (en) Apparatus for generating the display of a cursor
US3593310A (en) Display system
GB1579696A (en) Chroma control for television control apparatus
WO1983002510A1 (en) Method and apparatus for filling polygons displayed by a raster graphic system
US4399435A (en) Memory control unit in a display apparatus having a buffer memory
US3982065A (en) Combined television/data receivers
EP0004797A2 (en) Video display control apparatus
JPS6132677B2 (en)
EP0247710B1 (en) Data display apparatus
EP0130247B1 (en) Programmable timing circuit for cathode ray tube
JPH0244078B2 (en)
JPS58225B2 (en) Hiyojisouchi
JPS6140997B2 (en)
JP2591064B2 (en) Teletext broadcast receiver
EP0163177B1 (en) Window borderline generating circuit for crt display
SU1539826A1 (en) Device for displaying information on crt screen
SU1108486A1 (en) Device for displaying information onto screen of television receiver
US5412403A (en) Video display control circuit