JPS6129950A - Displaying method of water's going-out and coming-in - Google Patents

Displaying method of water's going-out and coming-in

Info

Publication number
JPS6129950A
JPS6129950A JP14973484A JP14973484A JPS6129950A JP S6129950 A JPS6129950 A JP S6129950A JP 14973484 A JP14973484 A JP 14973484A JP 14973484 A JP14973484 A JP 14973484A JP S6129950 A JPS6129950 A JP S6129950A
Authority
JP
Japan
Prior art keywords
wafer
symbol
contact
destination information
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14973484A
Other languages
Japanese (ja)
Inventor
Yasushi Morioka
森岡 康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Facom Corp
Original Assignee
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Facom Corp filed Critical Fuji Facom Corp
Priority to JP14973484A priority Critical patent/JPS6129950A/en
Publication of JPS6129950A publication Critical patent/JPS6129950A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To secure combined state between each wafer easily by displaying not only information of its coming-in, but its going-out in case of displaying combined state between wafers. CONSTITUTION:In case the number of a symbol at a point of contact is many, the renewal of display of the symbol at a point of contact, i.e., of the symbol at an input terminal of wafers, of the other party is performed by operation of a scrawl key. Each time when the display of symbols at the point of contact is renewed, a read-out of the part corresponding to a wafer combined file, i.e., to a coming-in information file 19 is performed to display as a new symbol at a point of contact. When making the display of the symbol at a point of contact about an output terminal 101 of a wafer A, the number 101 given from the file 19 is searched, resulting in finding of 19a and 19b. Therefore, it means that BX1 are CX1 corresponding to a symbol 17 at the point of contact of the wafer A are displayed in a form that they are closed. After that, it lasts until the search of other wafer's input terminal is completed, and it can be identified that which output terminal and which input terminal are combined therewith by displaying symbol at a point of contact in closing.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、例えばプロセスコントローラ(以下、単に
PCともいう。)のソフトウェアの基本構成単位である
ウェハ(制御ブロック)間の接続また拡結合態様をキー
ボードディスプレイ装置の如きマンマシンインタフェイ
ス装置にて表示する表示方式に関する。
[Detailed Description of the Invention] [Technical Field to which the Invention Pertains] This invention relates to connection and expansion connection modes between wafers (control blocks), which are basic structural units of software of, for example, a process controller (hereinafter simply referred to as a PC). The present invention relates to a display method for displaying information on a man-machine interface device such as a keyboard display device.

[従来技術とその問題点〕 第3図紘一般的なプルグラムコントローラの概略を示す
構成図である。同図において、1は主メモリ、2拡演算
処理装置、3はプロセス入出力装置(PIO)、4はキ
ーボードおよびCRT表示装置等からなるマンマシンイ
ンタフェイス装置(M処理装置2、PIO3およびMM
I4は共通パス5を介して互いに接続されている。この
ような構成において、そのソフトウェアを以下の如き手
順にて作成する試みがなされている。
[Prior Art and its Problems] FIG. 3 is a block diagram schematically showing a general program controller. In the figure, 1 is a main memory, 2 is an expanded arithmetic processing unit, 3 is a process input/output unit (PIO), and 4 is a man-machine interface device (M processing unit 2, PIO 3 and MM
I4 are connected to each other via a common path 5. In such a configuration, attempts have been made to create the software using the following procedure.

1)全体の制御処理内容を把握し、それを複数個の制(
!l1機能に分割する。
1) Understand the overall control processing content and apply it to multiple controls (
! Divide into l1 functions.

2)各々の制御機能に対し、1つずつ制御ブロック(ウ
ェハ)を割当てる。
2) Allocate one control block (wafer) to each control function.

3)制御ブロック間結線テーブルを作成してブロック間
のデータ受渡しを指定する。
3) Create an inter-control block connection table and specify data transfer between blocks.

4)各制御ブロック(ウエノ・)の処理内容を各々の処
理に最適な記述言語を選択し、記述していく。
4) Select and describe the processing content of each control block (Ueno) by selecting the most appropriate description language for each process.

例えば、比較的単純なシーケンス制御の場合にはシーケ
ンステーブルを、複雑な判定を多く含んだシーケンス制
御には問題向言語を、フィードバック制御、アナログ演
算を主体とした処理には機能モジュールの組み合せを、
さらに非常に特異な制御処理にはアセンブラ言語を選ん
でいく。
For example, a sequence table is used for relatively simple sequence control, a problem-oriented language is used for sequence control that involves many complex decisions, and a combination of function modules is used for feedback control or processing that mainly involves analog calculations.
Furthermore, we choose assembler language for very specific control processing.

このような手順でソフトウェアの作成が終了するが、こ
のソフトウェア作成の概念図を第4図に示す。すなわち
、第4図に示すよ5に、各制御機能毎に割当てられた制
御ブロックA、B、C,Dにそれぞれ処理すべき入力デ
ータを格納しておく入力データ部(入力端子)11aな
いし11d、入力データを処理した結果を格納しておく
出力データ部(出力端子)12aないし12a1人カデ
ータを処理する内容を各種の記述言語で記述し格納して
13dを設け、かつ各制御ブロックの入力端子11aな
いしlidと出力端子12aないし12dとを制御処理
内容に対応させてソフトウェア上で結線することにより
、全体の制御処理内容を実現するのである。そして、第
4図に示すような複数の制御ブロック(なお、第4図に
おいては4つの制御ブロックが示されているが、この数
に限定されないことは勿論でおる。)が1つのシェルフ
内に格納されてプロセス制御装置が構成される。なお、
以上の各ウェハまたは制御ブロックは、具体的に社第3
図に示す主メモリ1に格納される。
Software creation is completed through these steps, and a conceptual diagram of this software creation is shown in FIG. That is, as shown in FIG. 4, input data sections (input terminals) 11a to 11d store input data to be processed in control blocks A, B, C, and D assigned to each control function, respectively. , an output data section (output terminal) 12a for storing the results of processing input data; By connecting the output terminals 11a to 11a to lid and the output terminals 12a to 12d on software in correspondence with the control processing content, the entire control processing content is realized. Then, a plurality of control blocks as shown in FIG. 4 (although four control blocks are shown in FIG. 4, it is of course not limited to this number) can be stored in one shelf. are stored to configure a process control device. In addition,
Each of the above wafers or control blocks is specifically
It is stored in the main memory 1 shown in the figure.

ところで、以上の如く構成されるPCにおいて、そのソ
フトウェアである各ウェハを検証する等の目的から、各
ウェハの結合態様をCRT表示装置等を介して表示する
ことが要求される。第5図はこのような場合の一般的な
表示例を説明するための説明図である。
By the way, in the PC configured as described above, for the purpose of verifying each wafer, which is the software, it is required to display the bonding state of each wafer through a CRT display device or the like. FIG. 5 is an explanatory diagram for explaining a typical display example in such a case.

第5図は、CRT表示装置の1画面上に3つのウェハA
、B、Cをシンボリックに表示した例であり、ここでは
第4図で説明した入力端子11a〜llc、出力端子1
2a〜12c1機能記述部14a〜14c、機能記述N
語種別格納部13a〜13cの他に、さらにウェハコー
ド表示部15a〜15cおよびウェハプログラムの実行
順序を示す実行順序表示部16a〜16c等が設けられ
ている。なお、出力端子には、ウェハ実行順序にしたが
い’100″〜”IOB”の如き通し番号が付与される
。ここで、例えばウェハAの出力端子101がウェハB
の入力端予力端子X1およびウェハCの入力端子X1に
それぞれ接続されるものとすると、ウェハBお番号10
1がそれぞれ表示され、この関係はウェハAの他の出力
端子100,102,103 についても同様である。
Figure 5 shows three wafers A on one screen of a CRT display device.
, B, and C symbolically, and here the input terminals 11a to llc and the output terminal 1 explained in FIG.
2a to 12c1 function description parts 14a to 14c, function description N
In addition to the word type storage units 13a to 13c, wafer code display units 15a to 15c, execution order display units 16a to 16c indicating the execution order of wafer programs, and the like are provided. Note that the output terminals are given serial numbers such as '100'' to 'IOB' according to the wafer execution order.Here, for example, output terminal 101 of wafer A is assigned to wafer B.
Assuming that the input end preload terminal X1 of wafer B is connected to the input terminal X1 of wafer C and the input terminal
1 is displayed respectively, and this relationship is the same for the other output terminals 100, 102, and 103 of wafer A.

つまり、ウェハBおよびCの各入力端子には、どのウェ
ハの出力端子がつながるかを示す来光出力端子番号(未
完情報)が表示されることになる。したがって、成るウ
ェハの出力端子にどのウェハの入力端子がつながってい
るかを知るためには、人為的に一覧表を作る等して目的
とするウェハの出力端子につながる入力端子番号、すな
わち行先情報を探し出さなければならないという煩雑さ
があるばかりでなく、各ウェハ間の結合態様が把握し難
いとい5問題点がある。
That is, each of the input terminals of wafers B and C displays the next light output terminal number (unfinished information) indicating which wafer's output terminal is connected. Therefore, in order to know which wafer's input terminal is connected to the output terminal of the target wafer, it is necessary to artificially create a list and calculate the input terminal number connected to the target wafer's output terminal, that is, the destination information. There are five problems: not only is it complicated to have to search for the wafers, but it is also difficult to understand the bonding pattern between each wafer.

〔発明の目的〕[Purpose of the invention]

この発明はかかる事情のもとになされたもので、各ウェ
ハ間の結合態様を表示するに当たりその表示内容をより
充実させ、各ウェハ間の結合態様を容易に把握し得るよ
うにすることを目的とする。
This invention was made under such circumstances, and an object of the present invention is to enrich the display contents when displaying the bonding mode between each wafer, and to make it easier to understand the bonding mode between each wafer. shall be.

〔発明の要点〕[Key points of the invention]

この発明は、各ウェハの来先情報を表示するだこれを表
示するようにしたものであり、より具体的には、行先と
なり得る相手ウェハの入力端子を全て接点シンボルを用
いて表示するとともに、実際に接続される接点7ンポル
についてはこれを閉状態にして表示するものである。
This invention displays destination information for each wafer, and more specifically, all input terminals of potential destination wafers are displayed using contact symbols, and The 7 contacts that are actually connected are displayed in a closed state.

〔発明の実施例〕[Embodiments of the invention]

第1図はこの発明の詳細な説明するためのフローチャー
ト、第2図は第1図にもとづく表示例を説明するための
説明図、第2A図は来先情報ファイル例を示す構成図で
ある。
FIG. 1 is a flowchart for explaining the present invention in detail, FIG. 2 is an explanatory diagram for explaining a display example based on FIG. 1, and FIG. 2A is a configuration diagram showing an example of a destination information file.

結論から先に述べると、この発明の特徴は来先情報と合
わせて行先情報を表示するよ5にした点にあり、ここで
は第2図の如(成るウェハの出力端子100〜103の
各々に、これと関連する全ウェハの各入力端子を表わす
、図示の如き接点シンボル17a〜17dを対応させて
表示するとともに、実際に結合される接点シンボル17
a〜17dは閉じた形で表示するようにしたものである
。このとき、複数個ある接点シンボル17a〜17dが
どのウェハのどの入力端子に対応するものであるかをB
XI〜BX3.CXI〜CX3 の如く所定の記号2番
号等を付して表示する(例えば、「BXl」はウェハB
の入力端子X1であることを示す。)。
To begin with the conclusion, the feature of this invention is that the destination information is displayed together with the destination information, and here, as shown in FIG. , contact symbols 17a to 17d as shown in the figure representing each input terminal of all related wafers are displayed in correspondence with each other, and contact symbols 17 to be actually connected are displayed in correspondence with each other.
A to 17d are displayed in a closed form. At this time, B determines which input terminal of which wafer the plurality of contact symbols 17a to 17d correspond to.
XI-BX3. It is displayed with predetermined symbols 2 numbers, etc., such as CXI to CX3 (for example, "BXl" indicates wafer B
This indicates that the input terminal is X1. ).

なお、表示すべき接点シンボルの数が多くて1度に表示
できない場合は、スクロールキーと呼ばれるキーを操作
することにより接点シンボル、すなわち、行先相手ウェ
ハの入力端子シンボル表示を更新する。これが、第1図
■のステップであり、上記スクロールキーの押下が同じ
く■のステップにて判断される。そして、接点シンボル
の表示が更新される毎K、第2A図の如きウェハ結線フ
ァイル(来先情報ファイル)19の、行先相手ウェハに
対応する部分の読出しが行なわれ(第1図■参照)、新
たな接点シンボルとして表示される。
If the number of contact symbols to be displayed is too large to be displayed at one time, the display of the contact symbols, that is, the input terminal symbols of the destination wafer, is updated by operating a key called a scroll key. This is the step (2) in FIG. 1, and the depression of the scroll key is also determined in the step (2). Then, every time the display of the contact symbol is updated, the portion of the wafer connection file (destination information file) 19 shown in FIG. 2A that corresponds to the destination wafer is read (see FIG. 1). Displayed as a new contact symbol.

このとき、ファイル19から読出される内容が第2A図
の如くであり、例えばウェハAの出力端子101につい
て接点シンボルの表示を行な5ものとすると、第2A図
のファイル19からrl 01Jが付された番号のサー
チが行なわれ(第1図■参照)、その結果、ここでは第
2A図の19a、19bの如く見つかるので(第1図■
参照)、第2図(イ)の如く接点シンボル17bの対応
する部分BXI。
At this time, if the contents read from the file 19 are as shown in FIG. 2A, and for example, if the contact symbol is displayed for the output terminal 101 of wafer A and 5 is displayed, rl 01J is read from the file 19 in FIG. 2A. A search is performed for the specified number (see ■ in Figure 1), and as a result, the numbers 19a and 19b in Figure 2A are found here (see ■ in Figure 1).
), and the corresponding portion BXI of the contact symbol 17b as shown in FIG. 2(a).

CXIが閉じた形で表示されることになる(第1図■参
照)。なお、上記■以降の操作は、行先相手ウェハの入
力端子を全てサーチし終る迄続けられる(第1図■参照
)。このようにして、接点シンボルを閉表示することに
より、どの出力端子とどの入力端子が結線されているか
を一目で識別することが可能となる。
The CXI will be displayed in a closed form (see Figure 1 ■). Note that the operations from (1) onwards are continued until all input terminals of the destination wafer are searched (see (2) in FIG. 1). By displaying the contact symbol as closed in this manner, it becomes possible to identify at a glance which output terminal and which input terminal are connected.

なお、上記ではPCのソフトウェアの基本単位となるウ
ェハの結合状態を表示する場合について説明したが、一
般の機器または装置の端子間を所定の態様で結線する場
合にも同様にして適用し得ることは云5迄もない。
In addition, although the case where the bonding state of wafers, which is the basic unit of PC software, is displayed is explained above, it can be similarly applied to the case where the terminals of general equipment or devices are connected in a predetermined manner. It doesn't even go until 5th.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、ウェハ間の結合態様を表示するに当
たり、その来先情報だけでなく行先情報をも合わせて表
示するようKしたので、ウェハ間の結合状態を一目で把
握することができ、したがって、成るウェハの出力端子
がどのウェハの入力端子に接続されているかを探すため
の手間が省けるという利点がもたらされるものである。
According to this invention, when displaying the bonding state between wafers, not only the destination information but also the destination information is displayed, so that the bonding state between the wafers can be grasped at a glance. Therefore, there is an advantage that the effort required to find out which wafer's input terminal the output terminal of the wafer is connected to is saved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の詳細な説明するためのフローチャー
ト、第2図は第1図にもとづ(嚢示例を説明するための
説明図、第2A図は来先情報ファイル例を示す構成図、
第3図は一般的なプロセスコン)o−ラの概略構成を示
す構成図、第4図はプロセスコントローラのソフトウェ
アs成t−説明するための概念図、第5図は従来のウェ
ハ結合態様の表示例を説明するための説明図である。 符号説明 1・・・・・・主メモリ、2・・・・・・演算処理装置
、3・・・・・・7” ロセス入出力装置(PLO)、
4・・・・・・マンマシンインタフェイス装置(MMI
)、5・・・・・・共通バス、A−D・・・・・・ウェ
ハ、11a〜lid・・・・・・入力端子、12a〜1
2d・・・・・・出力端子、13a〜13d・・・・・
・機能記述言語種別格納部、14a〜14d・・・・・
・機能記述部、15a〜15c・・・・・・ウェハコー
ド表示部、16a〜16c・・・・・・実行順序表示部
、17a〜17d・・・・・・接点シンボル表示部、1
9・・・・・・来先情報ファイル。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎    清 第1図 第2図    、。、 (イ) 第3図 第4図
FIG. 1 is a flowchart for explaining the present invention in detail, FIG. 2 is an explanatory diagram for explaining an example of a package based on FIG. 1, and FIG. 2A is a configuration diagram showing an example of a destination information file. ,
Fig. 3 is a block diagram showing the general configuration of a general process controller, Fig. 4 is a conceptual diagram for explaining the software configuration of the process controller, and Fig. 5 is a diagram of a conventional wafer bonding mode. FIG. 3 is an explanatory diagram for explaining a display example. Description of symbols 1...Main memory, 2...Arithmetic processing unit, 3...7" Process input/output unit (PLO),
4...Man-machine interface device (MMI)
), 5...Common bus, A-D...Wafer, 11a-lid...Input terminal, 12a-1
2d...Output terminal, 13a-13d...
・Function description language type storage section, 14a to 14d...
・Function description section, 15a to 15c...Wafer code display section, 16a to 16c...Execution order display section, 17a to 17d...Contact symbol display section, 1
9...Destination information file. Agent: Patent Attorney Akio NamikiRepresentative: Patent Attorney Kiyoshi Matsuzaki Figure 1, Figure 2. , (a) Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 1)データの受け渡しのための入出力端子をそれぞれ有
し所定の態様で複数個組み合わされて所定のプログラム
を形成する個々のウェハの各入力端子がどのウェハのど
の出力端子と結合されるかを示す来先情報を記憶する情
報ファイルと、該情報ファイルから来先情報を取り出す
とともにこれにもとづいてウェハ間のデータの受け渡し
処理を実行する演算処理手段と、該来先情報を個々のウ
ェハのシンボルと対応させて表示する表示手段とを備え
てなる表示方式において、前記情報ファイルから各ウェ
ハの各出力端子がどのウェハのどの入力端子と結合され
るかを表わす行先情報を抽出する抽出手段を設け、該行
先情報を来先情報とともに表示することを特徴とするウ
ェハの行先、来先表示方式。 2)前記行先情報は結合の対象となる全ウェハの各入力
端子に対応する接点シンボルとその端子番号とを含み、
結合される入力端子に対応する接点シンボルは閉成して
表示することを特徴とする特許請求の範囲第1項に記載
のウェハの行先、来先表示方式。
[Claims] 1) Each input terminal of each wafer has an input/output terminal for data exchange and is combined in a predetermined manner to form a predetermined program. an information file that stores destination information indicating whether the wafers are to be combined; an arithmetic processing means that extracts the destination information from the information file and executes data transfer processing between the wafers based on the destination information; and a display means for displaying a symbol of each wafer in correspondence with a symbol of each wafer, the destination information representing which output terminal of each wafer is connected to which input terminal of which wafer is obtained from the information file. A method for displaying wafer destinations and destinations, characterized in that an extraction means is provided to extract the destination information, and the destination information is displayed together with the destination information. 2) The destination information includes contact symbols and terminal numbers corresponding to each input terminal of all wafers to be bonded,
2. The wafer destination and destination display method according to claim 1, wherein the contact symbols corresponding to the input terminals to be coupled are displayed as closed.
JP14973484A 1984-07-20 1984-07-20 Displaying method of water's going-out and coming-in Pending JPS6129950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14973484A JPS6129950A (en) 1984-07-20 1984-07-20 Displaying method of water's going-out and coming-in

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14973484A JPS6129950A (en) 1984-07-20 1984-07-20 Displaying method of water's going-out and coming-in

Publications (1)

Publication Number Publication Date
JPS6129950A true JPS6129950A (en) 1986-02-12

Family

ID=15481642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14973484A Pending JPS6129950A (en) 1984-07-20 1984-07-20 Displaying method of water's going-out and coming-in

Country Status (1)

Country Link
JP (1) JPS6129950A (en)

Similar Documents

Publication Publication Date Title
JPS6129950A (en) Displaying method of water's going-out and coming-in
JP2579996B2 (en) Core state prediction device
KR880000817B1 (en) Data processing apparatus and method
JPS6129940A (en) Arithmetic unit
JP2702416B2 (en) Method of generating operation button for computer processing and method of storing selected state of operation button
JPS5860361A (en) Real time system available for on-line debugging
JP2672899B2 (en) Screen program creation processing method
JP3385790B2 (en) Language converter
JPH03105504A (en) Programmable controller
JPS61251966A (en) Image processor
JPH03116223A (en) Screen control system for input of variable length data
JPS6029804A (en) Program input device
JPS58149571A (en) Processing system of vector operation in information processing device
JPH0575305B2 (en)
JPH0119167B2 (en)
JPS5949609A (en) Programmable controller equipped with simulation performing function
JPS5971556A (en) Data collection system
JPS62216036A (en) Program deciding system
JPH08166935A (en) Evaluating method for transition of state transition model
JPH06187208A (en) Index file processor
JPH04175903A (en) Programmable controller
JPH0312739A (en) Program link control system
JPH03188569A (en) Analysis system for fan-in/out designing rule of logic circuit
JPH01189702A (en) Programmable sequence controller
JPS61123929A (en) Data retrieval system