JPS61296892A - Multi processor system - Google Patents

Multi processor system

Info

Publication number
JPS61296892A
JPS61296892A JP13817885A JP13817885A JPS61296892A JP S61296892 A JPS61296892 A JP S61296892A JP 13817885 A JP13817885 A JP 13817885A JP 13817885 A JP13817885 A JP 13817885A JP S61296892 A JPS61296892 A JP S61296892A
Authority
JP
Japan
Prior art keywords
processing
processor
traffic
processors
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13817885A
Other languages
Japanese (ja)
Inventor
Kunihiko Taya
多屋 邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13817885A priority Critical patent/JPS61296892A/en
Publication of JPS61296892A publication Critical patent/JPS61296892A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)

Abstract

PURPOSE:To flexibly respond the increase of the quantity of a traffic in a digital exchange by providing one or plural second processors assisting the processing performed by respective processors belonging to the first processor groups processing load in a dispersion in accordance with the increase of the quantity of the processing. CONSTITUTION:When the quantity of the traffic of respective networks N1-N4 can be processed only by all function processors P1-P4, assisting processors P5 and P6 stand by in preparation of the generation of a high traffic and engage in the processing except for the traffic processing in accordance with the necessity. When the traffic is increased and the quantity required for the processing exceeds a processing capacity, the quantity of the processing of a local processor LP part is increased and the quantity of the processing of a main processor MP part is decreased. The processor P5 assists the processing in the main processor MP part of the all function processor in which the above mentioned processing rate is changed. When the quantity of the traffic is further increased and only the processor P5 cannot assist the all function processors P1-P4, the processor P6 starts to assist the processor P5.

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、ディジタル交換機内のネットワークなどを制
御するマルチプロセッサ・システムに関するものである
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a multiprocessor system for controlling a network within a digital exchange.

従来の技術 一般に、大型システムにまで拡張可能なディジタル交換
機内のネットワークの制御は、マルチプロセッサ・シス
テムによって行われている。
BACKGROUND OF THE INVENTION In general, control of networks within digital exchanges, which can be expanded to large systems, is performed by multiprocessor systems.

従来、上記マルチプロセッサ方式の一つとして、第2図
に示すように、プロセッサをローカルプロセッサLPと
メインプロセッサMPで構成する機能分散型システム(
例えば、ATT Technology No。
Conventionally, as one of the above-mentioned multiprocessor systems, there has been a functionally distributed system (as shown in FIG.
For example, ATT Technology No.

I ESS )が知られている。IESS) is known.

また、第3図に示すように、複数のネットワークを配置
し、各ネットワークNl、N2をそれぞれがローカルプ
ロセッサLP部とメインプロセッサMP部から成るプロ
セッサP1とP2で制御する負荷分散型システム(例え
ば、■77 M6taconta10C)も知られてい
る。
In addition, as shown in FIG. 3, a load distribution type system (for example, a load distribution type system (for example, ■77 M6taconta10C) is also known.

さらに、第4図に示すように、複数のネットワークを配
置して各ネットワークN1〜N4対応にローカルプロセ
ッサLPI〜LP4を配置することにより負荷分散を図
ると同時に、各ローカルプロセッサLPI〜Lp4と異
なる機能を分担するメインプロセッサMPI、MP2を
設置する負荷分散−機能分散併用システム(例えば、N
TT 070)も知られている。
Furthermore, as shown in FIG. 4, by arranging multiple networks and arranging local processors LPI to LP4 corresponding to each network N1 to N4, load distribution is achieved, and at the same time, each local processor LPI to Lp4 has a different function. A combined load distribution and function distribution system (for example, N
TT 070) is also known.

発明が解決しようとする問題点 第2図乃至第4図に示した従来のマルチプロセッサ・シ
ステムは、トラフィックの予想外の一時的増加への対処
や、後発的な処理能力の拡大などに関し柔軟性が低く、
またトラフィックが小さな期間内にメインプロセッサ等
一部のプロセッサをトラフィック処理以外の用途に振り
向ける場合などの融通性に欠けるという問題もある。
Problems to be Solved by the Invention The conventional multiprocessor systems shown in Figures 2 to 4 lack flexibility in dealing with unexpected temporary increases in traffic and subsequent expansion of processing capacity. is low;
Another problem is that there is a lack of flexibility in the case where some processors, such as the main processor, are assigned to purposes other than traffic processing during a period when traffic is small.

発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明のマルチプロセ
ッサ・システムは、負荷を分散処理する第1のプロセッ
サ群と、この第1のプロセッサ群に属する各プロセッサ
が行う処理を処理量の増大に応じて支援する1又は複数
の第2のプロセッサを備えるように構成されている。
Means for Solving the Constituent Problems of the Invention A multiprocessor system of the present invention that solves the problems of the prior art described above includes a first processor group that distributes the load, and each processor belonging to the first processor group. The device is configured to include one or more second processors that support the processing performed by the processor as the amount of processing increases.

以下、本発明の作用を実施例と共に詳細に説明する。Hereinafter, the operation of the present invention will be explained in detail together with examples.

実施例 第1図は本発明の一実施例のマルチプロセッサ・システ
ムの構成を示すブロック図である。
Embodiment FIG. 1 is a block diagram showing the configuration of a multiprocessor system according to an embodiment of the present invention.

複数のネットワークNl、N2.N3及びN4を配置し
、各ネットワークN1〜N4対応にプロセッサP1〜P
4を設置する。各プロセッサP1〜P4は、上記従来例
におけるローカルプロセッサLP部とメインプロセッサ
MP部を備えた全機能プロセッサとして機能し、各ネッ
トワークにおいてトラフィックを分散処理する。
A plurality of networks Nl, N2 . N3 and N4 are arranged, and processors P1 to P correspond to each network N1 to N4.
Install 4. Each of the processors P1 to P4 functions as a full-function processor including the local processor LP section and the main processor MP section in the conventional example, and performs distributed processing of traffic in each network.

一方、残りのプロセッサP5とP6は、プロセッサP1
〜P4を支援する機能を有している。但し、プロセッサ
P5とP6は、主として従来のメインプロセッサMPの
機能を分担する。
On the other hand, the remaining processors P5 and P6 are processor P1
- It has a function to support P4. However, the processors P5 and P6 mainly share the functions of the conventional main processor MP.

各ネットワークN1〜N4のトラフィック量がそれほど
大きくなく、全機能プロセッサP1〜P4だけで処理可
能な場合には、第3図に示す従来の負荷分散型システム
に類似の構成となる。この状態においては、全機能プロ
セッサP1〜P4のの稼働率は高く、支援用のプロセッ
サP5とP6は高トラフィツクの発生に備えて待機し、
必要に応じてトラフィック処理以外の処理に専念できる
If the amount of traffic in each network N1-N4 is not so large that it can be processed by only the full-function processors P1-P4, the configuration will be similar to the conventional load-balanced system shown in FIG. In this state, the utilization rate of full-function processors P1 to P4 is high, and support processors P5 and P6 are on standby in preparation for the occurrence of high traffic.
You can concentrate on processing other than traffic processing as needed.

各ネットワークN1〜N4のトラフィックが増加し、全
機能プロセッサP1〜P4の一部に対する処理要求量が
その処理能力を越えたものとする。
Assume that the traffic on each network N1-N4 increases and the amount of processing required for some of the full-function processors P1-P4 exceeds its processing capacity.

この場合、処理能力を越えた全機能プロセッサ内のロー
カルプロセッサLP部の処理量が増加され、この増加の
分だけメインプロセッサMP部の処理量が減少される。
In this case, the processing amount of the local processor LP section in the full-function processor that exceeds its processing capacity is increased, and the processing amount of the main processor MP section is reduced by this increase.

そして、そのような処理比率の変更が行われた全機能プ
ロセッサのメインプロセッサMP部における処理がプロ
セッサP5によって支援される。この状態でも、プロセ
ッサP6はトラフィック処理以外の処理に専念できる。
Then, the processing in the main processor MP section of the full-function processor in which the processing ratio has been changed is supported by the processor P5. Even in this state, the processor P6 can concentrate on processing other than traffic processing.

あるいは、支援用プロセッサP6に、支援用プロセッサ
P5と同一のトラフィック処理を実行させることにより
待機予備として機能させ、信頼性の向上を図ることもで
きる。
Alternatively, reliability can be improved by having the support processor P6 perform the same traffic processing as the support processor P5 to function as a standby backup.

トラフィック量が更に増加して、プロセッサP5だけで
は全機能プロセッサP1〜P4を支援出来なくなると、
プロセッサP6がプロセッサP5の支援を開始する。
When the amount of traffic increases further and processor P5 alone cannot support all the functional processors P1 to P4,
Processor P6 begins assisting processor P5.

プロセッサP5やP6によって支援される全機能プロセ
ッサP1〜P4のメインプロセッサMP部の処理は、特
定の機能であってもよいし、また全機能についての負荷
の一部であってもよい。
The processing of the main processor MP section of the full-function processors P1 to P4 supported by the processors P5 and P6 may be a specific function or may be part of the load for all functions.

以上、ネットワーク対応に設置されるプロセッサP1〜
P4が全機能プロセッサである場合を例示したが、メイ
ンプロセッサMP部の機能や負荷の一部をトラフィック
量に関係なくプロセッサP5とP6の一方に支援させる
ような構成であってもよい。
The above is the processor P1 installed for network support.
Although the case in which P4 is a full-function processor has been exemplified, a configuration may be adopted in which one of processors P5 and P6 supports part of the functions and loads of the main processor MP section regardless of the amount of traffic.

また、プロセッサP5とP6が、ネットワーク対応に設
置されたプロセッサP1〜P4のメインプロセッサMP
部による処理のみを支援する構成を例示したが、ローカ
ルプロセッサLP部による処理の一部を支援する構成と
することもできる。
In addition, the processors P5 and P6 are connected to the main processor MP of the processors P1 to P4 installed for network support.
Although a configuration has been exemplified in which only the processing by the local processor LP unit is supported, a configuration may also be adopted in which a part of the processing by the local processor LP unit is supported.

また、4つのネットワークを配置する構成を例示したが
、それ以外の適宜数に対して本発明のマルチプロセッサ
・システムを適用できる。
Further, although a configuration in which four networks are arranged is illustrated, the multiprocessor system of the present invention can be applied to any other suitable number.

また、ディジタル交換機におけるトラフィック処理の場
合を例示したが、処理対象を異にする各種のマルチプロ
セッサ・システムに本発明を適用できる。
Furthermore, although the case of traffic processing in a digital exchange is illustrated, the present invention can be applied to various multiprocessor systems that handle different processing targets.

発明の詳細 な説明したように、本発明のマルチプロセッサ・システ
ムは、負荷を分散処理する第1のプロセッサ群と、この
第1のプロセッサ群に属する各プロセッサが行う処理を
処理量の増大に応じて支援する1又は複数の第2のプロ
セッサを備える構成であるから、ディジタル交換機内の
トラフィック量の増加に柔軟に対応できるという効果が
奏される。
As described in detail, the multiprocessor system of the present invention includes a first processor group that distributes the load, and a process that is performed by each processor belonging to the first processor group in accordance with an increase in the amount of processing. Since the configuration includes one or a plurality of second processors that provide support, it is possible to flexibly respond to an increase in the amount of traffic within the digital exchange.

すなわち、第2図乃至第4図に示した従来のマルチプロ
セッサ・システムでは、ネットワークごとのトラフィッ
ク処理量がネットワーク対応に設置されたローカルプロ
セッサLP又はLP部の処理能力を越えた場合には直ち
に対処不能となるが、本発明のマルチプロセッサ・シス
テムでは、メインプロセッサMP部の処理をプロセッサ
P5とP6で支援すると共にローカルプロセッサLP部
の処理量を増加させることによりトラフィック量の増加
に円滑に対処できる。
In other words, in the conventional multiprocessor system shown in FIGS. 2 to 4, if the amount of traffic processed by each network exceeds the processing capacity of the local processor LP or LP unit installed to support the network, it is necessary to take immediate action. However, in the multiprocessor system of the present invention, the processing of the main processor MP section is supported by the processors P5 and P6, and the processing amount of the local processor LP section is increased, thereby making it possible to smoothly cope with the increase in traffic volume. .

また、本発明のマルチプロセッサ・システムでは、プロ
セッサP5.P6と同様の支援用プロセッサを追加し、
これに各全機能プロセッサP1〜P4におけるメインプ
ロセッサMP部の処理の一部を肩代わりさせることによ
り、マルチプロセッサ・システム全体の処理能力を後発
的に容易に拡大することができる。
Further, in the multiprocessor system of the present invention, processor P5. Added a support processor similar to P6,
By having this take over a part of the processing of the main processor MP section in each of the full-function processors P1 to P4, the processing capacity of the entire multiprocessor system can be easily expanded later.

これに対して、第2図に示した従来のマルチプロセッサ
・システムでは、上述の処理能力の拡大を行う場合、ロ
ーカルプロセッサLPとメインプロセッサMPの双方の
追加が必要になる。また、第3図と第4図のマルチプロ
セッサ・システムでは、処理能力の拡大を図ろうとすれ
ば、ネットワークごとにローカルプロセッサLP又はL
P部とメインプロセッサMP又はMP部を追加したり、
ネットワーク数を増加させたりするという複雑なシステ
ム構成の変更が必要になる。
In contrast, in the conventional multiprocessor system shown in FIG. 2, when expanding the processing capacity as described above, it is necessary to add both a local processor LP and a main processor MP. In addition, in the multiprocessor systems shown in Figures 3 and 4, if you want to expand the processing capacity, it is necessary to use a local processor LP or L for each network.
Adding P section and main processor MP or MP section,
This requires complex system configuration changes such as increasing the number of networks.

また、従来のマルチプロセッサ・システムでは、追加す
るプロセッサを既存のプロセッサと同一の構成とし、従
って同一の処理能力とすれば、この追加による処理能力
拡大直後の各プロセッサの稼働率は50%程度に低下す
る。
In addition, in conventional multiprocessor systems, if the added processor has the same configuration as the existing processor and therefore has the same processing capacity, the utilization rate of each processor will be about 50% immediately after the processing capacity is expanded due to this addition. descend.

また、本発明のマルチプロセッサ・システムでは、トラ
フィックの増加に対処するための予備の処理能力を支援
用のプロセッサに集中的に保有させる構成であるから、
トラフィック量が少ない期間には、支援用のプロセッサ
をトラフィック処理以外の用途に振り向けることができ
るという利点がある。
Furthermore, since the multiprocessor system of the present invention has a configuration in which the support processor has a reserve processing capacity to deal with an increase in traffic,
During periods of low traffic volume, the advantage is that the supporting processor can be used for purposes other than traffic processing.

これに対して、第2図乃至第4図の従来のマルチプロセ
ッサ・システムでは、予備の処理能力を全てのプロセッ
サに分散させて保有させる構成であるから、そのいずれ
をも他の用途に振り向けることが困難である。
On the other hand, in the conventional multiprocessor systems shown in Figures 2 to 4, the spare processing capacity is distributed among all the processors, so any of them can be used for other purposes. It is difficult to do so.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のマルチプロセッサ・システ
ムの構成をディジタル交換機内のトラフィック処理を例
にとって示すブロック図、第2図乃至第4図は従来のマ
ルチプロセッサ・システムの構成をディジタル交換機内
のトラフィック処理の場合について示すブロック図であ
る。 N1〜N4・・ネットワーク、PI〜P4・・トラフィ
ック(負荷)を分散処理するプロセッサ。 P5.P6・・プロセッサP1〜P4の処理を支援する
プロセッサ。
FIG. 1 is a block diagram showing the configuration of a multiprocessor system according to an embodiment of the present invention, taking traffic processing in a digital exchange as an example, and FIGS. 2 to 4 show the configuration of a conventional multiprocessor system in a digital exchange. FIG. 3 is a block diagram showing the case of traffic processing in the FIG. N1 to N4...Network, PI to P4...Processors that perform distributed processing of traffic (load). P5. P6: A processor that supports the processing of the processors P1 to P4.

Claims (1)

【特許請求の範囲】[Claims] 負荷を分散処理する第1のプロセッサ群と、この第1の
プロセッサ群に属する各プロセッサが行う処理を処理量
の増大に応じて支援する1又は複数の第2のプロセッサ
を備えたことを特徴とするマルチプロセッサ・システム
It is characterized by comprising a first processor group that distributes the load, and one or more second processors that support the processing performed by each processor belonging to the first processor group in accordance with an increase in processing amount. multiprocessor system.
JP13817885A 1985-06-25 1985-06-25 Multi processor system Pending JPS61296892A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13817885A JPS61296892A (en) 1985-06-25 1985-06-25 Multi processor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13817885A JPS61296892A (en) 1985-06-25 1985-06-25 Multi processor system

Publications (1)

Publication Number Publication Date
JPS61296892A true JPS61296892A (en) 1986-12-27

Family

ID=15215871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13817885A Pending JPS61296892A (en) 1985-06-25 1985-06-25 Multi processor system

Country Status (1)

Country Link
JP (1) JPS61296892A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259759A (en) * 1987-04-17 1988-10-26 Nippon Telegr & Teleph Corp <Ntt> Distributed data processing system
JPH06208520A (en) * 1993-01-11 1994-07-26 Nec Corp Multiprocessor system
JPH08202667A (en) * 1995-01-26 1996-08-09 Nec Commun Syst Ltd Processing capability decentralization system
US5590328A (en) * 1991-07-25 1996-12-31 Mitsubishi Denki Kabushiki Kaisha Protocol parallel processing apparatus having a plurality of CPUs allocated to process hierarchical protocols
JPH0993627A (en) * 1995-09-26 1997-04-04 Nec Commun Syst Ltd Overload suppression system for multi-processor exchange

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259759A (en) * 1987-04-17 1988-10-26 Nippon Telegr & Teleph Corp <Ntt> Distributed data processing system
US5590328A (en) * 1991-07-25 1996-12-31 Mitsubishi Denki Kabushiki Kaisha Protocol parallel processing apparatus having a plurality of CPUs allocated to process hierarchical protocols
JPH06208520A (en) * 1993-01-11 1994-07-26 Nec Corp Multiprocessor system
JPH08202667A (en) * 1995-01-26 1996-08-09 Nec Commun Syst Ltd Processing capability decentralization system
JPH0993627A (en) * 1995-09-26 1997-04-04 Nec Commun Syst Ltd Overload suppression system for multi-processor exchange

Similar Documents

Publication Publication Date Title
CN101482829A (en) Cluster system, processing equipment and its redundancy method
JPS61296892A (en) Multi processor system
CN112987900B (en) Multi-path server and multi-path server signal interconnection system
JPH02308357A (en) Processor network
JPH04311251A (en) Multiprocessor system
WO2012009930A1 (en) Method and apparatus for slot arrangement in synchronous digital hierarchy equipment
JP2002055840A (en) Redundant constitution switching system
US5778193A (en) Multi-node data processing system
JPS58217060A (en) Backup system of decentralized computer system
JPH05108848A (en) Data transmission system
CN100334554C (en) A method of standby and controlling load in distributed data processing system
JPS5925503B2 (en) System switching method
JPS63118860A (en) Back-up method for decentralized system
CN117411928A (en) Distributed micro-service cluster migration method and device, storage medium and electronic equipment
KR100404547B1 (en) Call Processing Method for Processor Duplications in Wireless Communication System
JP3383940B2 (en) Crossbar network
JPH0275055A (en) Master-slave switching method for multi-computer system
JPH03194641A (en) Application program sharing system
AU2524900A (en) Autonomous coordinated distributed processing management information system
US20030174698A1 (en) NXN switch fabric partitioning
JPH07113916B2 (en) Complex computer system
JP2881234B2 (en) Loosely coupled multiprocessor system
Dugar et al. A fault-tolerant interconnection network supporting the Fetch-and-Add primitive
JPH04208036A (en) Signal processor
JPS6364115A (en) Network system rise system