JPS61294960A - Switchboard controller - Google Patents

Switchboard controller

Info

Publication number
JPS61294960A
JPS61294960A JP13559485A JP13559485A JPS61294960A JP S61294960 A JPS61294960 A JP S61294960A JP 13559485 A JP13559485 A JP 13559485A JP 13559485 A JP13559485 A JP 13559485A JP S61294960 A JPS61294960 A JP S61294960A
Authority
JP
Japan
Prior art keywords
switchboard
host processor
information
processor
monitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13559485A
Other languages
Japanese (ja)
Inventor
Naohisa Oguchi
小口 尚久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13559485A priority Critical patent/JPS61294960A/en
Publication of JPS61294960A publication Critical patent/JPS61294960A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To prevent the reduction in processing capability of a host processor and the delay in response time by constituting the titled controller of a reception buffer, a transmission buffer, a switchboard interface circuit, a switchboard state memory and a processor having switchboard monitor and control functions. CONSTITUTION:The switchboard controller PCTL1 is provided with information transmission functions between a host processor including a main storage device and plural switch boards POSo30-POSm3m and pattern display functions displaying the pattern of a desired switchboard by the key operation of the operator. The PCTL1 consists of a reception buffer R10, a transmission buffer S11, a switchboard interface circuit I12 transmitting/receiving information to/ from each of the POSo30-POSm3m, a switchboard state memory PM13 stores in the information displayed on each pattern of the POSo30-POSm3m and the state of lighting/extinguishing of a lamp and a processor 14 controlling the R10, S11, I12 and PM13 and identifying the switchboard monitor.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は交換台制御装置に関し、特に交換台モニタ機能
を備える交換台制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a switchboard control device, and more particularly to a switchboard control device having a switchboard monitor function.

〔従来の技術〕[Conventional technology]

従来、この種の交換台制御装置は、ホス1〜プロセツサ
と交換台との間の情報の転送を司る機能およびホストプ
ロセッサは関与せずオペレータのキー操作に伴う交換台
画面表示を行う機能しかなかった。
Conventionally, this type of switchboard control device only had the function of controlling the transfer of information between the host 1 to the processor and the switchboard, and the function of displaying the switchboard screen in response to the operator's key operations without involving the host processor. Ta.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の交換台制御装置では、ある交換台から池
の交換台をモニタする場合、被モニタ台の画面が変化し
たことを交換台制御装置からの通知によりホストプロセ
ッサが認識したとき、ホストプロセッサおよび交換台制
御装置は以下に示す処理を行っていた。
In the above-mentioned conventional switchboard controller, when a switchboard monitors another switchboard, when the host processor recognizes a change in the screen of the monitored board by a notification from the switchboard controller, the host processor And the switchboard control device performed the following processing.

すなわち、ホストプロセッサは交換台制御装置に対して
被モニタ台の画面上の全印出文字の読取り指示を送出す
る。この読取り指示を受信した交換台制御装置は被モニ
タ台の全画面情報を読取ってホストプロセッサへ全画面
データを転送する。
That is, the host processor sends an instruction to the switching board control device to read all printed characters on the screen of the monitored board. Upon receiving this reading instruction, the switching console controller reads the entire screen information of the monitored console and transfers the entire screen data to the host processor.

次いでホストプロセ・・ノサは読取り指示によって返送
された全画面データをモニタ台に送出するために、交換
台制御装置に対して全画面書込み指示を行う。この書込
み指示を受信した交換台制御送置は、モニタ台に対して
全画面データを送出する。
Next, the host processor issues a full-screen write instruction to the switchboard control device in order to send the full-screen data returned by the read instruction to the monitor stand. The switching board control station that receives this write instruction sends full screen data to the monitor board.

このようにモニタを遂行する上で、ホストプロセッサは
上記の全印出文字の読取り指示および全画面書込み指示
を行う必要があるので、その処理能力に影響を与えるこ
とになる欠点がある。また交換台制御装置および交換台
を遠隔に設置する場合には、ホストプロセッサと交換台
制御装置間の情報転送速度がモニタ台の応答遅延に影響
を与える要因になる欠点がある。
In order to perform the monitoring in this way, the host processor needs to instruct the above-mentioned reading of all printed characters and write the entire screen, which has the drawback of affecting its processing performance. Furthermore, when the switchboard control device and the switchboard are installed remotely, there is a drawback that the information transfer speed between the host processor and the switchboard control device is a factor that affects the response delay of the monitor stand.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の交換台制御装置は、主記憶装置を含むホストプ
ロセッサと交換台との間の情報転送機能および前記ホス
トプロセッサの関与なしにオペレータの交換台キー操作
に伴う交換台画面表示機能を有する交換台制御装置にお
いて、前記ホストプロセッサからの情報を受信する受信
バッファと、前記ホストプロセッサへ情報を送信する送
信バッファと、前記各交換台と情報の送受信を行う交換
台インタフェース回路と、前記各交換台の画面に表示さ
れている情報およびランプの点滅火状況を記憶する交換
台状況メモリと、前記交換台のモニタ識別を行う交換台
モニタ制御機能を備えるプロセッサとから成る。
The switchboard control device of the present invention has an information transfer function between a host processor including a main storage device and a switchboard, and a switchboard screen display function in response to an operator's switchboard key operation without the involvement of the host processor. In the platform control device, a reception buffer that receives information from the host processor, a transmission buffer that transmits information to the host processor, a switchboard interface circuit that transmits and receives information to and from each of the switchboards, and each of the switchboards. The switchboard status memory stores the information displayed on the screen and the flashing status of the lamps, and the processor has a switchboard monitor control function that identifies the monitor of the switchboard.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の交換台制御装置の一実施例を示すブロ
ック図である。
FIG. 1 is a block diagram showing an embodiment of the switching board control device of the present invention.

同図において、交換台制御装置(以下PCTL)1は主
記憶装置(図示していない)を含むホストプロセッサ(
以下CC)2と複数の交換台(以下PO3o 、 〜P
O3−)30.〜3mとの間の情報転送機能およびCC
2の関与なしにオペレータのキー操作によってPO3,
30,〜PO3,3mのうち所望の交換台の画面を表示
する画面表示機能を備えている。PCTLIはCC2か
らの情報を受信する受信バ・ソファ(以下R)10と、
CC2へ情報を送信する送信バッファ(以下5)11と
、PO3,30,〜PO3,3mのそれぞれと情報の送
受信を行う交換台インタフェース回路(以下■)12と
、Po8o30.〜PO3ll13mの各画面に表示さ
れている情報およびランプの点火滅火の状況を記憶する
交換台状況メモリ(以下PM>13と、RIO,Sll
、112.PM13の所定の制御および交換台モニタの
識別を行うプロセッサ(以下P)14とから成る。
In the figure, a switchboard controller (hereinafter referred to as PCTL) 1 includes a host processor (not shown) including a main memory (not shown).
Hereinafter CC) 2 and multiple switchboards (hereinafter PO3o, ~P
O3-)30. Information transfer function and CC between ~3m
PO3, by operator's key operation without involvement of PO2,
It is equipped with a screen display function that displays the screen of a desired switchboard among the switches 30, 3, and 3m. The PCTLI includes a reception bar sofa (hereinafter referred to as R) 10 that receives information from the CC2;
A transmission buffer (hereinafter referred to as 5) 11 that transmits information to the CC2, a switchboard interface circuit (hereinafter referred to as ■) 12 that transmits and receives information to and from each of PO3, 30, to PO3, 3m, and Po8o30. ~ Switchboard status memory (hereinafter referred to as PM>13, RIO, Sll
, 112. The processor (hereinafter referred to as P) 14 performs predetermined control of the PM 13 and identifies the switchboard monitor.

続いて第2図を用いて本実施例の動作について説明する
Next, the operation of this embodiment will be explained using FIG. 2.

第2図(a)、(b)、(c)、は第1図における交換
台制御装置の動作を説明するためのブロック図で、モニ
タ台のpos、31から被モニタ台のPo8゜30をモ
ニタする際のP M 13とPI3の動作経過を示して
いる。なおPM13にはPO8o用メモリエリア(以下
Ao>130とpos、用メモリエリア(以下A+)1
31が設けられている。
FIGS. 2(a), (b), and (c) are block diagrams for explaining the operation of the switchboard control device in FIG. 1. It shows the progress of the operations of P M 13 and PI 3 during monitoring. Note that PM13 has a memory area for PO8o (hereinafter referred to as Ao>130 and a memory area for pos (hereinafter referred to as A+) 1
31 are provided.

PCTLI (第1図に図示)はオペレータによりPO
3n30のキー操作によって被モニタ台としてPO3n
30が指定されたことを認知すると、PI3が前述の交
換台モニタ識別機能により内蔵するメモリ(図示してい
ない)にPO3n30の交換台番号を記憶する。次に、
第2図(a)示すように、PO3,31の画面表示およ
びランプ表示内容をPO3,30のそれと一致させるた
めに、PI3はA。130の内容をA、131へ転送す
る。その後P14はA1131の内容を読み出して11
2を介してPo5t 31へ転送する。従ってこの時点
でPO3n30とPO3l31の画面表示およびランプ
の点火滅火状況は一致することになる。またPI3はS
llを介してCC2(第1図に図示)へ、モニタ台PO
3+31が被モニタ台poso 30を指定した旨を前
記メモリから読み出して通知する。なおPCTLlはオ
ペレータによる各交換台のキー操作に伴う情報を112
を介して常に監視しており、その情報のうちCC2へ通
知する必要があるちのをSllを介して転送する。CC
2はこの情報の分析および処理を行い、必要があれば処
理結果のデータを交換台に表示するためにpCTLlに
送出する。
The PCTLI (shown in Figure 1) is
PO3n can be used as a monitored stand by key operation of 3n30.
When PI3 recognizes that PO3n30 has been designated, it stores the switchboard number of PO3n30 in a built-in memory (not shown) using the switchboard monitor identification function described above. next,
As shown in FIG. 2(a), in order to match the screen display and lamp display contents of PO3, 31 with those of PO3, 30, PI3 is A. The contents of 130 are transferred to A and 131. After that, P14 reads the contents of A1131 and
2 to Po5t 31. Therefore, at this point, the screen displays of PO3n30 and PO3l31 and the lighting/flashing status of the lamps match. Also, PI3 is S
ll to CC2 (shown in Figure 1), monitor stand PO
3+31 specifies the monitored stand poso 30, which is read from the memory and notified. Note that PCTLl stores information associated with key operations on each switchboard by the operator at 112.
CC2 is constantly monitored via Sll, and the information that needs to be notified to CC2 is transferred via Sll. C.C.
2 analyzes and processes this information and, if necessary, sends the processed data to pCTLl for display on the switchboard.

ここで表示すべき交換台が被モニタ台のPO8゜30で
ある場合は、第2図(b)に示すように、RIOがCC
2の処理結果のデータを受信し、PI3はRIOの内容
を読み取った後112を介してposo 30に送出す
るとともに、A0130にこの内容を書き込む。その後
p14は前記交換台モニタ識別機能により表示すべき交
換台がPO3030であるか否かを判断し、POSo 
30に表示すべきと判断したときは、PI3はAo13
0の内容をA113.1に転送した後、A、1:31の
内容を112を介してPO3+31へ送出する。
If the switchboard to be displayed here is PO8°30 of the monitored board, as shown in Figure 2(b), if the RIO is the CC
After receiving the data of the processing result of step 2, PI3 reads the contents of RIO and sends it to poso 30 via 112, and writes this contents to A0130. After that, p14 determines whether the switchboard to be displayed is PO3030 using the switchboard monitor identification function, and
When it is determined that it should be displayed on Ao13, PI3
After transferring the contents of 0 to A113.1, A sends the contents of 1:31 to PO3+31 via 112.

更に、PCTLlが112を介して受信した各交換台の
キー操作に伴う情報をCC2に転送する必要がない場合
は、第2図(c)に示すように、PO3,30における
キー操作情報を画面にエコーバックする必要があれば1
12を介してPO8゜30にエコーバックした後、PI
3はA。130にその画面データを書き込む。その後、
PI3は前記交換台モニタ識別機能によってposo 
30に表示すべきと判断したときは、第2図(b)にお
けると同様にAo130の内容をA+131に転送した
後、A1131の内容を112を介してPO3+31へ
送出する。
Furthermore, if it is not necessary for PCTLl to transfer the information associated with the key operations of each switchboard received via 112 to CC2, the key operation information at PO3, 30 is transferred to the screen as shown in FIG. 1 if you need to echo back to
After echoing back to PO8°30 via PI
3 is A. The screen data is written to 130. after that,
PI3 uses the switchboard monitor identification function to identify poso.
When it is determined that the content should be displayed on PO3+30, the content of Ao130 is transferred to A+131 as in FIG. 2(b), and then the content of A1131 is sent to PO3+31 via 112.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、交換台制御装置内の処理
によって被モニタ台の状態をモニタ台に転写表示できる
ので、ホストプロセッサの処理能力の低下を防止すると
ともに、モニタ台はその表示により直ちに応答できるの
で応答時間の遅延を防止できる効果がある。
As explained above, in the present invention, the status of the monitored board can be transferred and displayed on the monitor board through the processing within the switching board control device, so that the processing capacity of the host processor is prevented from decreasing, and the monitor board can immediately Since it is possible to respond, it has the effect of preventing delays in response time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の交換台制御装置の一実施例を示すブロ
ック図、第2図(a)、(b)、(c)は第1図におけ
る交換台制御装置の動作を説明するためのブロック図で
ある。 1・・・交換台制御装置(PCTL)、2・・・ホスト
プロセッサ(CC)、10・・・受信バッファ(R)1
1・・・送信バッファ(S)、12・・・交換台インタ
フェース回路(I)、13・・・交換台状況メモリ(P
M)、14・・・プロセッサ(P)、30,31゜〜3
m・・・交換台状況(poso、pos、、 〜pOS
、) 、13O−PO3,用メモリエリア(Ao ) 
、131・−PO3I用メモツメモリエリア )。 茅 111!I 竿 2 淵
FIG. 1 is a block diagram showing one embodiment of the switchboard control device of the present invention, and FIGS. 2(a), (b), and (c) are diagrams for explaining the operation of the switchboard control device in FIG. It is a block diagram. 1... Switchboard control device (PCTL), 2... Host processor (CC), 10... Reception buffer (R) 1
1... Sending buffer (S), 12... Switchboard interface circuit (I), 13... Switchboard status memory (P
M), 14... Processor (P), 30, 31°~3
m...Switchboard status (poso, pos, ... pOS
,), 13O-PO3, memory area (Ao)
, 131・-PO3I memo memory area). Kaya 111! I rod 2 deep

Claims (1)

【特許請求の範囲】[Claims] 主記憶装置を含むホストプロセッサと交換台との間の情
報転送機能および前記ホストプロセッサの関与なしにオ
ペレータの交換台キー操作に伴う交換台画面表示機能を
有する交換台制御装置において、前記ホストプロセッサ
からの情報を受信する受信バッファと、前記ホストプロ
セッサへ情報を送信する送信バッファと、前記各交換台
と情報の送受信を行う交換台インタフェース回路と、前
記各交換台の画面に表示されている情報およびランプの
点滅火状況を記憶する交換台状況メモリと、前記交換台
のモニタ識別を行う交換台モニタ制御機能を備えるプロ
セッサとから成ることを特徴とする交換台制御装置。
In a switchboard control device having an information transfer function between a host processor including a main storage device and a switchboard, and a switchboard screen display function in response to an operator's switchboard key operation without involvement of the host processor, a reception buffer that receives information from the host processor; a transmission buffer that sends information to the host processor; a switchboard interface circuit that sends and receives information to and from each of the switchboards; and information displayed on the screen of each switchboard. 1. A switchboard control device comprising: a switchboard status memory for storing lamp blinking conditions; and a processor having a switchboard monitor control function for identifying monitors of the switchboard.
JP13559485A 1985-06-21 1985-06-21 Switchboard controller Pending JPS61294960A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13559485A JPS61294960A (en) 1985-06-21 1985-06-21 Switchboard controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13559485A JPS61294960A (en) 1985-06-21 1985-06-21 Switchboard controller

Publications (1)

Publication Number Publication Date
JPS61294960A true JPS61294960A (en) 1986-12-25

Family

ID=15155468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13559485A Pending JPS61294960A (en) 1985-06-21 1985-06-21 Switchboard controller

Country Status (1)

Country Link
JP (1) JPS61294960A (en)

Similar Documents

Publication Publication Date Title
JPS62282328A (en) Multiple picture control system
JPS5897944A (en) Data transfer system among microprocessors
JPS61294960A (en) Switchboard controller
JPS6042980B2 (en) Multi-work station processing system
JPH10222324A (en) Network system
JPS6320523A (en) Personal computer and printer connector
JPH0769882B2 (en) Input / output control system having cross-call function and dynamic configuration change method in the system
JPH0479733A (en) Information processing equipment
JPH0349075A (en) Information terminal equipment
JPS60205668A (en) Centralized supervisory system
JP2755795B2 (en) Multiport console controller
JP2731461B2 (en) Terminal control method and terminal device
JPH0784914A (en) Link unit
JPH01244561A (en) On-line picture editor
JPS60169937A (en) Data processing system
JPH0436639B2 (en)
EP0184587A1 (en) Robot operator for a computer Terminal
JP2001100811A (en) Display device for control and recording medium with program recorded therein
JPH05173902A (en) Small computer system interface information monitor device
JPS59140537A (en) Device connecting system
JP2000308161A (en) Pattern group setter for multiplex transmission system
JPH04107607A (en) Sequence controller
JPS63304348A (en) Control system for connecting device
JPH0281087A (en) Display controller
JPH03268106A (en) Control system