JPS61293179A - Protecting device for gto thyristor inverter - Google Patents

Protecting device for gto thyristor inverter

Info

Publication number
JPS61293179A
JPS61293179A JP60133947A JP13394785A JPS61293179A JP S61293179 A JPS61293179 A JP S61293179A JP 60133947 A JP60133947 A JP 60133947A JP 13394785 A JP13394785 A JP 13394785A JP S61293179 A JPS61293179 A JP S61293179A
Authority
JP
Japan
Prior art keywords
voltage
gto
thyristor
circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60133947A
Other languages
Japanese (ja)
Inventor
Kenji Kosaka
高坂 憲司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP60133947A priority Critical patent/JPS61293179A/en
Publication of JPS61293179A publication Critical patent/JPS61293179A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PURPOSE:To reduce the size and to enhance the reliability of a protecting device of a GTO thyristor inverter by providing means for monitoring a voltage between a gate and a cathode of a GTO thyristor according to the conduction or nonconduction of the thyristor. CONSTITUTION:Snubber diodes SD1, SD2, snubber capacitors C11, C12 and snubber resistors R1, R2 are connected with an inverter main circuit having GTO thyristors G11, G12 and feedback diodes D11, D12 for the purpose of controlling dV/dt of a voltage between an anode and a cathode when the GTOs are turned OFF. High voltage side circuits 2A, 2B are provided corresponding to the GTO thyristors G11, G12. Voltage detectors 22a... are connected between the gates and the cathodes of the thyristors G11, G12, thereby detecting the conduction or nonconduction of the thyristors G11, G12.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ゲート信号によって導通・非導通状態の制
御が可能な、いわゆるゲートターンオフサイリスタ(以
下、単にGTOともいう。)を用いたインバータの保護
装置に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an inverter using a so-called gate turn-off thyristor (hereinafter also simply referred to as GTO) whose conduction/non-conduction state can be controlled by a gate signal. Regarding protective devices.

〔従来技術番えH鳳瀘〕         1人 かかるインバータ保護装置について、出願人は以下の如
きものを提案している(特願昭59−40515号参照
)。
[Prior Art No. H Fenglu] Regarding an inverter protection device that requires one person, the applicant has proposed the following (see Japanese Patent Application No. 59-40515).

第6図は、提案済みのインバータ保護装置を示す構成図
、第7A図は、第6図の構成図におけるアーム短絡事故
の回避機能を説明するためのタイムチャート、第7B図
は、同じく第6図におけるアーム短絡事故発生時の保護
動作を説明するためのタイムチャートである。
FIG. 6 is a block diagram showing the proposed inverter protection device, FIG. 7A is a time chart for explaining the arm short circuit accident avoidance function in the block diagram of FIG. It is a time chart for explaining the protective operation when the arm short-circuit accident occurs in the figure.

第6図におい、て、1は低圧側論理演算回路、2A、2
Bは高圧側回路、5は制御回路である。GTOサイリス
タGll、12および帰還ダイオードDll、12から
なるインバー′夕主回路には、各GTOのターンオフ時
のアノード、カソード(A−K)間型圧のdV/dt(
オフ電圧上昇率)を抑制する目的でスナバダイオードS
DI 、Sn2)スナバコンデンサC1l、12および
スナバ抵抗R1,2が接続されている。高圧側回路2A
In Fig. 6, 1 is the low voltage side logic operation circuit, 2A, 2
B is a high voltage side circuit, and 5 is a control circuit. The inverter main circuit consisting of the GTO thyristor Gll, 12 and the feedback diode Dll, 12 has a dV/dt (
Snubber diode S is used to suppress the off-voltage rise rate).
DI, Sn2) A snubber capacitor C1l, 12 and a snubber resistor R1, 2 are connected. High voltage side circuit 2A
.

2BはそれぞれGTOサイリスタGll、12に対応し
て設けられ、ゲート駆動回路、電圧検出器および比較回
路等より構成される。例えば、高圧側回路2人における
ゲート駆動回路21aはGTOサイリスタGllにゲー
ト電流を供給し、電圧検出器22aはGTOサイリスタ
011のA−に間型圧に相当するコンデンサC1lの端
子電圧を検出し、また、比較器M 23 aはこの検出
器22aの出力をGTOサイリスタGllのON、OF
F状態に対応する論理信号に変換する。なお、高圧側回
路2Bの詳細は省略されているが、′これと同様に構成
されるものである。低圧側論理演算回路1は、高圧側回
路2A、2Bからの比較回路出力C1,2)制御回路5
からの点弧指令pio、p20およびオアゲートOR3
を介するアーム短絡時の全点弧信号S等を入力として6
.ゲート駆動信号Q1.2およびアーム短絡検出信号O
Uを出力するもので、オアゲー)011,1 、2)ア
ントゲ−)ANI、2およびノアゲー) N O11(
、等より構成されている。なお、第6Vにおける3、4
は短絡サイリスタとその点弧ユニットである。
2B are provided corresponding to the GTO thyristors Gll and 12, respectively, and are composed of a gate drive circuit, a voltage detector, a comparison circuit, and the like. For example, the gate drive circuit 21a in the two high-voltage side circuits supplies a gate current to the GTO thyristor Gll, and the voltage detector 22a detects the terminal voltage of the capacitor C1l corresponding to the voltage between A- of the GTO thyristor 011, Also, the comparator M23a converts the output of this detector 22a into the ON/OFF state of the GTO thyristor Gll.
Convert to a logic signal corresponding to the F state. Although the details of the high-voltage side circuit 2B are omitted, it is constructed in the same way. The low-voltage side logic operation circuit 1 has the comparison circuit outputs C1, 2) from the high-voltage side circuits 2A, 2B, and the control circuit 5.
Ignition command pio, p20 and OR gate OR3 from
6 by inputting the full firing signal S etc. at the time of arm short circuit via
.. Gate drive signal Q1.2 and arm short circuit detection signal O
It outputs U, or game) 011, 1, 2) anime game) ANI, 2 and Noah game) NO11 (
, etc. In addition, 3 and 4 in the 6th V
is the short circuit thyristor and its ignition unit.

ここで、第7A図を参照して、そのアーム短絡回避動作
について説明する。なお、同図の信号AI、2)C1,
2)PIo、20.Ql、2およびSはそれぞれ第6図
のそれと対応するもので、A1e2はコンデンサC1l
、12の端子電圧で、GTOのA−に間型圧に比例する
Here, the arm short circuit avoidance operation will be described with reference to FIG. 7A. In addition, the signals AI, 2) C1,
2) PIo, 20. Ql, 2 and S respectively correspond to those in FIG. 6, and A1e2 is the capacitor C1l.
, 12, which is proportional to the die pressure between A- and GTO.

いま、時刻tfにおいて、G’l’0サイリスタG12
がターンオ7不可能となった場合、つまり、同図のA2
で示される如く、本来ならば点線の如くオフ(なお、信
号A1,2はGTOがオフのときハイレベルである。)
になるべきところ、これがオンのま−であると、それに
対応する比較回路出力C2もローレベル(なお、信号C
1,2はGTOがオンのときローレベルである。)のま
まである。したがって、第6図において、制御回路5か
らGTOサイリスタGI IK対して点弧指令P10が
出されても、高圧側回路2Bからの比較回路出力C2に
よってアントゲ−)ANlが開かれないため、これがブ
ロックされ、サイリスタGllに対するゲート駆動信号
Q1もローレベルのま\となり、アーム短絡事故が未然
に回避される。なお、この関係は、点弧していたサイリ
スタGllがターンオフに失敗した場合も同様であって
、この場合は、点弧指令P20が、アントゲ−)AN2
に与えられる高圧側回路2人からの比較回路出力C1に
よってブロックされることになる。
Now, at time tf, G'l'0 thyristor G12
If the turn-off becomes impossible, that is, A2 in the same figure
As shown, it should normally be off as shown by the dotted line (signals A1 and A2 are at high level when the GTO is off).
However, if this remains on, the corresponding comparator output C2 will also be at a low level (signal C
1 and 2 are at low level when the GTO is on. ) remains the same. Therefore, in FIG. 6, even if the control circuit 5 issues the firing command P10 to the GTO thyristor GI IK, the comparator circuit output C2 from the high voltage side circuit 2B does not open the ant gate AN1, so this is blocked. The gate drive signal Q1 for the thyristor Gll also remains at a low level, and an arm short-circuit accident is avoided. Note that this relationship is the same even when the firing thyristor Gll fails to turn off, and in this case, the firing command P20 is
is blocked by the comparator circuit output C1 from the two high-voltage side circuits.

次に、第7B図を参照して、アーム短絡発生時の保護動
作について説明する。なお、この場合の各種信号も、第
7A図の場合と同じく第6図のそれと対応する。
Next, with reference to FIG. 7B, a protective operation when an arm short circuit occurs will be described. Note that the various signals in this case also correspond to those in FIG. 6, as in the case of FIG. 7A.

いま、同図のA1の如くサイリスタGllが点弧してい
る時刻tsにおいて、サイリスタG12の誤点弧または
故障等により、そのコンデンサ電圧A2が図の如く放電
し、その電圧レベルが比較器の動作レベルに達したもの
とする。これてより、比較回路出力C2は同図の如く時
刻tsから所定の時間後にローレベルとなるが、このと
き、高圧側回路2人の比較回路出力CIも同図の如くロ
ーレベルであるので、これらローレベルの信号CI。
Now, at time ts when the thyristor Gll is firing as shown by A1 in the figure, due to erroneous firing or failure of the thyristor G12, the capacitor voltage A2 is discharged as shown in the diagram, and the voltage level changes to the operation of the comparator. It is assumed that the level has been reached. As a result, the comparison circuit output C2 becomes low level after a predetermined time from time ts as shown in the figure, but at this time, the comparison circuit output CI of the two high voltage side circuits is also low level as shown in the figure. These low level signals CI.

2が陪6図のノアゲートNORに与えられ、その出力か
らはハイレベルの信号OUが出力される。
2 is applied to the NOR gate NOR in FIG. 6, and a high level signal OU is output from its output.

この信号OUはオアゲートOR3を介して全点弧信号S
となり、オアゲートORI 、2を介して各サイリスタ
Gll、12を点弧するとともに、点弧ユニット4を介
して短絡サイリスタ3を点弧し、これにより短絡電流を
分流して保護動作全行なう。
This signal OU is passed through the OR gate OR3 to the total firing signal S.
Then, each thyristor Gll, 12 is fired via the OR gate ORI, 2, and the short-circuit thyristor 3 is fired via the firing unit 4, thereby dividing the short-circuit current and performing the entire protection operation.

なお、以上の関係は、サイリスタG12が点弧中に、サ
イリスタGll側が何らかの原因で誤点弧した場合も同
様であることは云う迄もない。
It goes without saying that the above relationship holds true even if the thyristor Gll side is erroneously fired for some reason while the thyristor G12 is firing.

第8図は提案済みのインバータ保護装置の他の実施例を
示す構成図である。同図からも明らかなように、この例
は、短絡サイリスタが無い点、および低圧側回路11に
オアゲートのかわりにアントゲ−)AN3,4が設けら
れている点で第6図に示されるものと具なっている。し
たがって、短絡事故発生時には、アンドゲートAN3,
4を介するゲート駆動信号Q1,2によりGTOをター
ンオフさせて短絡電流をしゃ断し、その保勃を図るもの
である。この場合、大きな短絡電流が流れないので、ヒ
ユーズが溶断されることもなく、シたがってその変換を
必要としないものである。
FIG. 8 is a block diagram showing another embodiment of the proposed inverter protection device. As is clear from the same figure, this example is different from that shown in FIG. 6 in that there is no short-circuit thyristor and that the low-voltage side circuit 11 is provided with ant gates AN3, AN4 instead of the OR gate. It's full of ingredients. Therefore, in the event of a short circuit accident, AND gate AN3,
The GTO is turned off by the gate drive signals Q1 and Q2 via the circuit 4, thereby cutting off the short circuit current and thereby preventing the short circuit from occurring. In this case, since a large short-circuit current does not flow, the fuse is not blown and therefore no conversion is required.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、第6図に示すものによると、高圧側回路2A、
2Bに用いられる電圧検出器22aは、GTOサイリス
タG11のA−に間電圧に相当するコンデンサC1lの
端子電圧を直接検出しているため、電圧検出器22aの
発生損失が大きくなる難点がある。すなわち、電圧検出
器22aは例えば第9図に示すような抵抗器R11,、
R12による分圧回路で実現されるが、その消費電力は
例えば、耐圧2500Vクラスの大容量GTOの場合の
直流中間回路電圧は約1000V位で使用されるため、
R11+Rtz=100KQとすると約10Wの消費電
力となり、このため30〜40W程度の大形の抵抗器が
必要となり、装置が大形化するという問題点がある。ま
た、電圧検出器22aには、コンデンサC1lによる高
圧の端子電圧が直接引き込まれるため、電圧検出器22
a内の機器に対して絶縁を図るための長い沿面距離が必
要となり、これによっても装置が大形化するという問題
点がある。したがって、この発明は電圧検出器における
消費電力の低減化および沿面距離の短縮化を図り、小形
で信頼性の高いこの種装置を提供することを目的とする
However, according to what is shown in FIG. 6, the high voltage side circuit 2A,
Since the voltage detector 22a used in the GTO thyristor G11 directly detects the terminal voltage of the capacitor C1l, which corresponds to the voltage between A- and GTO thyristor G11, the voltage detector 22a has a disadvantage in that the loss generated by the voltage detector 22a becomes large. That is, the voltage detector 22a includes resistors R11, . . . as shown in FIG. 9, for example.
This is realized by a voltage divider circuit using R12, but its power consumption is, for example, in the case of a large capacity GTO with a withstand voltage class of 2500V, the DC intermediate circuit voltage is used at about 1000V, so
If R11+Rtz=100KQ, the power consumption will be about 10W, which will require a large resistor of about 30 to 40W, resulting in a problem that the device will become larger. In addition, since the high voltage terminal voltage from the capacitor C1l is directly drawn into the voltage detector 22a, the voltage detector 22a
A long creepage distance is required to insulate the equipment inside a, which also causes the problem of increasing the size of the device. Therefore, it is an object of the present invention to reduce power consumption and creepage distance in a voltage detector, and to provide a small and highly reliable device of this type.

〔問題点を解決するための手段〕[Means for solving problems]

qTOサイリスタの導通、非導通の検出をそのゲート、
カソード間電圧を利用して行なう監視手段を設ける。
Detection of conduction and non-conduction of the qTO thyristor by its gate,
A monitoring means is provided that utilizes the voltage between the cathodes.

〔作用〕[Effect]

第5図はGTOサイリスタの電圧、電流の関係を示す波
形図である。以下、第5図を参照して、特にGTOサイ
リスタのゲート、カソード間電圧の推移について説明す
る。
FIG. 5 is a waveform diagram showing the relationship between voltage and current of the GTO thyristor. Hereinafter, with reference to FIG. 5, the transition of the voltage between the gate and cathode of the GTO thyristor will be explained in particular.

同図に示されるように、その推移は以下の如き7つの期
間に分けて考えることができる。
As shown in the figure, the transition can be divided into the following seven periods.

(1)期間7(時刻t。以前):このときゲート(G)
〜カソード(K)間には負の逆バイアス電圧が印加され
、GTOは遮断状態にある。
(1) Period 7 (before time t): At this time gate (G)
A negative reverse bias voltage is applied between the cathode (K) and the GTO is in a cutoff state.

(2)期間1:ゲート順電流IQがそのピーク値の10
%に達した時刻t。から、アノード(A)〜カソード間
電圧VAKが90%に下降する時刻t□までの期間。こ
の期間は、一般に遅れ時間と呼ばれている。
(2) Period 1: Gate forward current IQ is 10 of its peak value
% is reached at time t. to time t□ when the voltage VAK between the anode (A) and the cathode drops to 90%. This period is generally called the delay time.

(3)期間2ニアノ一ド〜カソード間電圧VAKが90
%に下降した時刻t1から、その電圧が10%に下降す
る時刻t2までの期間。この期間は、一般に立上り時間
と呼ばれている。
(3) Period 2 near node-cathode voltage VAK is 90
The period from time t1 when the voltage drops to 10% to time t2 when the voltage drops to 10%. This period is commonly called the rise time.

なお、前記の遅れ時間と立上り時間の和は、一般にター
ンオン時間と呼ばれている。
Note that the sum of the delay time and rise time is generally called turn-on time.

(4)  期間3:GTOは導通状態にあり、そのアノ
−ドルカソード間電圧VAKは数ボルト以下、アノード
電流は負荷回路の定数で決まる所定の電流が流れる。
(4) Period 3: The GTO is in a conductive state, the anode-cathode voltage VAK is several volts or less, and a predetermined anode current determined by the constants of the load circuit flows.

′(5)期間4:ゲート逆電流iGがそのピーク値の1
0%に達した時刻t3から、アノード電流■Aがそのピ
ーク値の90%に下降する時    ・刻t4までの期
間。この期間は、一般に蓄積時間と呼ばれている。
'(5) Period 4: The gate reverse current iG is 1 of its peak value.
Period from time t3 when it reaches 0% to time t4 when the anode current ■A drops to 90% of its peak value. This period is generally called the accumulation time.

(6)期間5ニアノード電流IAがそのピーク値090
%に下降した時刻t4から、その電流が10チに下降す
る時刻t5までの期間。
(6) Period 5 near-node current IA has its peak value 090
The period from time t4 when the current drops to 10% to time t5 when the current drops to 10%.

この期間は、一般に下降期間と呼ばれている。This period is generally referred to as the downturn period.

(7)期間6:アノード電流IAがそのピーク値の10
%に下降した時刻t5から、その電流が更に減少して保
持電流となるまでの期間。この期間は、一般にテイル期
間と呼ばれている。
(7) Period 6: Anode current IA is 10 of its peak value
The period from time t5 when the current drops to % until the current further decreases to the holding current. This period is generally called the tail period.

(8)期間7(時刻t6以降):ゲート、カソード間に
1負の逆バイアス電圧が印加され、 GTO44遮断状
態にある。
(8) Period 7 (after time t6): A negative reverse bias voltage of 1 is applied between the gate and the cathode, and the GTO 44 is in a cutoff state.

以上のように、GTOサイリスタのゲートルカソード間
電圧VGKは期間1,2.3および4、すなわち非導通
状態から導通状態へ移行するターンオン過程、導通期間
および導通状態から非導通状態へ移行するターンオフ過
程の一部(蓄積期間)の期間では約+0.7V〜+1.
5V程度になり、一方期間5.6および7、すなわち前
記ターンオフ過程の一部(下降期間及びテイル期間)お
よび非導通期間では負の電圧が印加されている。そして
、この負の電圧の大きさは、−2V〜−18V程度のい
ずれかに選定されるのが一般的である。なお、第5図に
おいて、期間6の開始直後からゲート電流IGが急峻に
零に近付くまでの短時間のゲートルカソード開型圧VG
Kが、他の期間に印加されている負の電圧より高いのは
、ゲートのリード線のインダクタンスに誘起される電圧
によりゲート。
As described above, the gate cathode voltage VGK of the GTO thyristor is maintained during periods 1, 2, 3, and 4, that is, the turn-on process in which the non-conducting state changes to the conducting state, the conductive period, and the turn-off process in which the conductive state changes to the non-conducting state. During a part (accumulation period) of approximately +0.7V to +1.
On the other hand, a negative voltage is applied during periods 5.6 and 7, that is, a part of the turn-off process (falling period and tail period) and a non-conducting period. The magnitude of this negative voltage is generally selected to be approximately -2V to -18V. In addition, in FIG. 5, the gate cathode opening pressure VG for a short period of time from immediately after the start of period 6 until the gate current IG steeply approaches zero.
The reason why K is higher than the negative voltage applied during other periods is due to the voltage induced in the inductance of the gate lead wire.

カソード間電圧が、そのアバランシェ電圧まで上昇して
いるためである。このように、GTOサイリスタのゲ→
〜カソード間電圧VGKは、GTOが正常である限りは
、導通時には約+0.7V〜+1.5V程度に、また、
非導通時には成る負の電圧が印加されている。従って、
この電圧を監視することによりGTOサイリスタが導通
状態にあるのか、または非導通状態にあるのかを検出で
きることがわかる。また、もしGTOサイリスタがター
ンオフ失敗などで破壊した場合には、ゲート、カソード
間は短絡されて負の電圧が印加されないことから、これ
を検出することができる。
This is because the voltage between the cathodes has increased to the avalanche voltage. In this way, the GTO thyristor game →
~ As long as the GTO is normal, the cathode voltage VGK is approximately +0.7V to +1.5V when conducting, and
A negative voltage is applied that is present when non-conducting. Therefore,
It can be seen that by monitoring this voltage it is possible to detect whether the GTO thyristor is conducting or non-conducting. Furthermore, if the GTO thyristor breaks down due to turn-off failure or the like, this can be detected because the gate and cathode are short-circuited and no negative voltage is applied.

〔実施例〕〔Example〕

第1図はこの発明の実施例を示す構成図、第2A図は第
1図におけるアーム短絡事故の回aia能を説明するた
めのタイムチャート、第2B図は同じくアーム短絡事故
発生時の保護動作を説明するためのタイムチャート、縞
3図は第1図に示す低圧側回路の具体例を示す構成図で
ある。
Fig. 1 is a configuration diagram showing an embodiment of the present invention, Fig. 2A is a time chart for explaining the ability to recover from an arm short-circuit accident in Fig. 1, and Fig. 2B is a protective operation when an arm short-circuit accident occurs. A time chart for explaining the above, and FIG. 3 is a configuration diagram showing a specific example of the low-voltage side circuit shown in FIG.

第1図からも明らかなように、この実施例は電圧検出器
(22a、・・・・・・)がサイリスタ(Gll。
As is clear from FIG. 1, in this embodiment, the voltage detector (22a, . . . ) is a thyristor (Gll).

・・・・・・)のゲート、カソード間に接続されている
点を除けば陸6図と全く同様である。つまり、第6図で
はアノード、カソード間電圧を利用しているのに対して
第1図ではゲート、カソード間電圧を利用する点で異な
っている。したがって、その動作1機能は全く同様であ
るので、詳細は省略する。
It is exactly the same as Figure 6 except that it is connected between the gate and cathode of . That is, the difference is that the voltage between the anode and the cathode is used in FIG. 6, whereas the voltage between the gate and the cathode is used in FIG. Therefore, since the operation 1 function is completely the same, the details will be omitted.

た丈、第2A図、第2B図では波形AI、A2がゲート
、カソード間電圧を示していることから、”第7A図、
第7B図のそれと異なっており、また、へ−第3図の高
圧側回路2人も電圧検出器22aがサイリスタGllの
ゲート、カソード間に接続されている点で、第9図に示
すものと異なっている。
In Figures 2A and 2B, waveforms AI and A2 indicate the voltage between the gate and the cathode, so we can conclude that "Figure 7A,
It is different from that shown in FIG. 7B, and the two high-voltage side circuits shown in FIG. 3 are also different from the one shown in FIG. It's different.

なお、第3図の比較回路23aは比較器231゜フォト
カプラ232等から成るものとして具体的に示されてい
るが、これは第9図では省略されているに過ぎないもの
である。
Although the comparison circuit 23a in FIG. 3 is specifically shown as comprising a comparator 231 and a photocoupler 232, these are simply omitted in FIG.

第4図はこの発明の他の実施例を示す構成図である。こ
れは先に説明した第8図に対応するものであるが、第1
図に示すものと同じ<GTOサイリスタのゲート、カソ
ード間電圧を監視する以外は全く同様なので、これ以上
の説明は省略する。
FIG. 4 is a block diagram showing another embodiment of the present invention. This corresponds to Figure 8 explained earlier, but it is similar to Figure 1.
Since it is the same as that shown in the figure except that the voltage between the gate and cathode of the GTO thyristor is monitored, further explanation will be omitted.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、GTOのG−に間室圧によって導通
、非導通状態を判別するようにしたので、A−に間室圧
にて判別する方式に比べて電圧検出器の入力電圧が低く
なるので、電圧検出器における消費電力の低減化および
沿面距離の短縮化が可能となり、したがって小形で信頼
性の高い保護装置とすることができる。また、ゲート駆
動回路の出力線を電圧検出器の入力線として共用するこ
とができるので、配線が簡略化される利点がもたらされ
るものである。
According to this invention, since the conduction or non-conduction state is determined based on the interchamber pressure at G- of the GTO, the input voltage of the voltage detector is lower than that in the method of determining based on the interchamber pressure at A-. Therefore, it is possible to reduce the power consumption and the creepage distance in the voltage detector, and therefore it is possible to provide a small and highly reliable protection device. Furthermore, since the output line of the gate drive circuit can be shared as the input line of the voltage detector, there is an advantage that the wiring can be simplified.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の実施例を示す構成図、第2A図は第
1図におけるアーム短絡事故の回避機能を説明するため
のタイムチ↑−)、第2B図ハ同じくアーム短絡事故発
生時の保護動作を説明するためのタイムチャート、第3
図は第1図に示す高圧側回路の具体例を示す構成図、鋳
4図はこの発明の他の実施例を示す構成図、第5図はG
TOサイリスタの電圧、電流の関係を示す波形図、第6
図は提案済みのGTOサイリスタインバータの保護装置
を示す構成図、第7A図は第6図におけるアーム短絡事
故の回避機能を説明するためのタイムチャー)、l1i
7BIJは同じくアーム短絡事故発生時の保護動作を説
明するためのタイムチャート、第8図は提案済みのGT
Oサイリスタインバータ保護装置の他の例を示す構成図
、第9図は第6図または第8図に示す高圧側回路の具体
例を示す構成図である。 符号説明 1.11・・・・・・低圧側論理演算回路、2A、2B
・・・・・・高圧側回路、3・・・・・・短絡サイリス
タ、4・・・・・・点弧ユニット、訃・・・・・制御回
路、21a・・・・・・ゲート駆動回路、22a・・・
・・・電圧検出器、23a・・・・・・比較回路、23
1・・・・・・比較器、232・・・・・・フォトカプ
ラ、R4,R2,R11,R12s几21゜几22・・
・・・・抵抗、G11〜G22・・・・・・GTOサイ
リスタ、ANI〜AN4・・・・・・アンドゲート、0
几1〜OR3・・・・・・オアゲー)、NOR・・・・
・・ノアゲート。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎    清 (:)       ()            (
:b        ()O N     へ、      トー     ヘ   
  トーX     ”T:、       (J  
    (J      0−へ    −    へ (θ     G     勉 、−+    へ     N    〜    N7
      ”C(J      (J      C
5−へへへ
Fig. 1 is a configuration diagram showing an embodiment of the present invention, Fig. 2A is a time chart for explaining the arm short-circuit avoidance function in Fig. 1, and Fig. 2B is the same protection when an arm short-circuit accident occurs. Time chart for explaining the operation, Part 3
The figure is a block diagram showing a specific example of the high voltage side circuit shown in Figure 1, Figure 4 is a block diagram showing another embodiment of the present invention, and Figure 5 is a block diagram showing a specific example of the high voltage side circuit shown in Figure 1.
Waveform diagram showing the relationship between voltage and current of TO thyristor, No. 6
The figure is a configuration diagram showing the proposed protection device of the GTO thyristor inverter, and Figure 7A is a time chart for explaining the arm short circuit accident avoidance function in Figure 6).
7BIJ is also a time chart to explain the protective operation in the event of an arm short circuit accident, and Figure 8 is the proposed GT.
FIG. 9 is a block diagram showing another example of the O-thyristor inverter protection device. FIG. 9 is a block diagram showing a specific example of the high voltage side circuit shown in FIG. 6 or FIG. 8. Symbol explanation 1.11...Low voltage side logic operation circuit, 2A, 2B
...High voltage side circuit, 3 ... Short circuit thyristor, 4 ... Ignition unit, End ... Control circuit, 21a ... Gate drive circuit , 22a...
... Voltage detector, 23a... Comparison circuit, 23
1...Comparator, 232...Photocoupler, R4, R2, R11, R12s㇠21゜㇠22...
...Resistance, G11-G22...GTO thyristor, ANI-AN4...AND gate, 0
几1~OR3・・・・・・Or game), NOR・・・・
...Noah Gate. Agent Patent Attorney Akio Namiki Agent Patent Attorney Kiyoshi Matsuzaki (:) () (
:b ()ON to, to he
To X ”T:, (J
(J 0- to - to (θ G Tsutomu, -+ to N ~ N7
"C(J(JC)
5-Hehehe

Claims (1)

【特許請求の範囲】 1)多相インバータを構成する個々のゲートターンオフ
(GTO)サイリスタの導通、非導通を監視し、各相を
構成する2個のGTOサイリスタのうちの一方がターン
オフ不能のときは他方のGTOサイリスタをターンオン
させないようにしてアーム短絡事故を未然に回避するG
TOサイリスタインバータの保護装置であつて、GTO
サイリスタの導通、非導通をそのゲート、カソード間電
圧により監視する監視手段を備えてなることを特徴とす
るサイリスタインバータの保護装置。 2)特許請求の範囲第1項に記載の保護装置において、
前記回避動作にもかゝわらずアーム短絡事故が発生した
ときは、インバータを構成する全てのGTOサイリスタ
をターンオンさせるか、または短絡電流がGTOサイリ
スタの最大可制御電流に達する前にこれをターンオフし
てインバータの保護を図ることを特徴とするGTOサイ
リスタインバータの保護装置。
[Claims] 1) Monitoring conduction and non-conduction of individual gate turn-off (GTO) thyristors constituting a multi-phase inverter, and when one of the two GTO thyristors constituting each phase cannot be turned off. G prevents the other GTO thyristor from turning on to avoid an arm short-circuit accident.
TO thyristor inverter protection device, GTO
A protection device for a thyristor inverter, comprising a monitoring means for monitoring conduction or non-conduction of a thyristor using a voltage between its gate and cathode. 2) In the protection device according to claim 1,
If an arm short circuit accident occurs despite the above avoidance actions, turn on all the GTO thyristors that make up the inverter, or turn them off before the short circuit current reaches the maximum controllable current of the GTO thyristors. A protection device for a GTO thyristor inverter, which is characterized in that it protects an inverter.
JP60133947A 1985-06-21 1985-06-21 Protecting device for gto thyristor inverter Pending JPS61293179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60133947A JPS61293179A (en) 1985-06-21 1985-06-21 Protecting device for gto thyristor inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60133947A JPS61293179A (en) 1985-06-21 1985-06-21 Protecting device for gto thyristor inverter

Publications (1)

Publication Number Publication Date
JPS61293179A true JPS61293179A (en) 1986-12-23

Family

ID=15116786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60133947A Pending JPS61293179A (en) 1985-06-21 1985-06-21 Protecting device for gto thyristor inverter

Country Status (1)

Country Link
JP (1) JPS61293179A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58112479A (en) * 1981-12-25 1983-07-04 Toshiba Corp Power converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58112479A (en) * 1981-12-25 1983-07-04 Toshiba Corp Power converter

Similar Documents

Publication Publication Date Title
US5200878A (en) Drive circuit for current sense igbt
US5375029A (en) Overcurrent protection circuit of power device and semiconductor integrated circuit device
EP0431492B1 (en) Bridge type power converter with improved efficiency
JPH0340517A (en) Driving/protecting circuit for power device
CN109599845B (en) Protection circuit, upper bridge driving chip and IPM module
US4641231A (en) Apparatus and method for failure testing of a control turn-off semiconductor
US4589051A (en) Second breakdown protection circuit for X-ray generator inverter
JPS61293179A (en) Protecting device for gto thyristor inverter
JPH10337046A (en) Power conversion device
US5235487A (en) Inverter with overload current protection
JP3661813B2 (en) Drive circuit for voltage-driven semiconductor element
JPH0821861A (en) Fault detecting circuit for power converting device
JP7326762B2 (en) Semiconductor modules and drive circuits
KR890004975B1 (en) Gto thyristor snubber circuit
JP6622405B2 (en) Inverter drive
JP3191661B2 (en) Semiconductor element overload protection circuit
JP3764259B2 (en) Inverter device
JP6919486B2 (en) DC cutoff device
JPH0685496B2 (en) Gate drive circuit for electrostatic induction type self-extinguishing device
JPS60187229A (en) Device for protecting gto thyristor inverter
ITMI942266A1 (en) OVERCURRENT PROTECTION SYSTEM FOR ELECTRONIC GTO POWER CONVERTER
JP2022122594A (en) Power conversion equipment
JPH0438597Y2 (en)
JPS63220762A (en) Protecting device for gate turn-off thyristor
CN115622472A (en) Straight-through discharge control circuit, vehicle driving module and automobile