JPS61290734A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPS61290734A JPS61290734A JP13186585A JP13186585A JPS61290734A JP S61290734 A JPS61290734 A JP S61290734A JP 13186585 A JP13186585 A JP 13186585A JP 13186585 A JP13186585 A JP 13186585A JP S61290734 A JPS61290734 A JP S61290734A
- Authority
- JP
- Japan
- Prior art keywords
- fuse circuit
- probe
- circuit
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置の製造に適用して有効な技術に関
する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a technique that is effective when applied to the manufacture of semiconductor devices.
(背景技術〕
半導体装置は、通常半導体ペレットをパッケージ内に収
納する等により製造される。(Background Art) Semiconductor devices are usually manufactured by housing semiconductor pellets in a package.
その際に搭載される半導体ペレットは、完全なものでな
ければならない。そのため、半導体ペレットが形成され
る前のウェハの段階で、半導体ペレットの単位である回
路ブロックの欠陥のチェックを行い、ダイシング後に良
品ペレットのみを選別することが行われる。そのチェッ
クの結果をウェハにおける回路ブロックの一部にインキ
等でマ−りを付け、ダンシング後に該マークにより半導
体ペレットの良否の判断を行うことができる。The semiconductor pellets loaded at this time must be perfect. Therefore, at the wafer stage before semiconductor pellets are formed, circuit blocks, which are units of semiconductor pellets, are checked for defects, and only good pellets are selected after dicing. The result of the check is marked with ink or the like on a part of the circuit block on the wafer, and after dancing, it is possible to judge the quality of the semiconductor pellet based on the mark.
その結果、良品の数を知ることができるため、歩留りの
計算をした上で、半導体装置の製造を行うことができ、
製造工程の管理等が可能となる。As a result, it is possible to know the number of non-defective products, so semiconductor devices can be manufactured after calculating the yield.
It becomes possible to manage the manufacturing process.
ところで、半導体ペレットの種類によってはプローブ検
査を2回以上必要とするものがある。たとえば、アナロ
グ回路とデジタル回路とが、その制限電圧が大きく異な
る場合等である。この場合は、各回路ごとに適切な電圧
のテスタを用いて別々にプローブ検査を行わなければな
らない。By the way, some types of semiconductor pellets require probe inspection more than once. For example, there is a case where an analog circuit and a digital circuit have significantly different limit voltages. In this case, each circuit must be probed separately using a tester with an appropriate voltage.
上記のように複数回のプローブ検査を必要とする半導体
ペレットにおいて、プローブ検査の結果を前記のように
マークを付して行う場合は、各検査ごとにマークが付さ
れるために、複数個のマークが付されたものも出現する
。すなわち、一つの回路に欠陥が発見された場合に一つ
のマークを付するとすれば、二つの回路に欠陥がある場
合には二つのマークが付されたものが存在することにな
る。For semiconductor pellets that require multiple probe tests as described above, if the results of the probe test are marked as described above, the marks will be added for each test. Items with marks will also appear. That is, if one mark is attached when a defect is found in one circuit, then if two circuits are defective, there will be circuits with two marks attached.
したがって、良品の半導体ペレットの数は、上記マーク
の数を光学的に読み取らせて欠陥品の数を算出する方法
によっては、両方の回路に欠陥があるペレットを二重算
出してしまうため、正確に算出できないという問題があ
る。Therefore, depending on the method of optically reading the number of marks and calculating the number of defective semiconductor pellets, the number of good semiconductor pellets is not accurate because pellets with defects in both circuits may be counted twice. There is a problem that it cannot be calculated.
上記算出を可能とするためには、大がかりな装置が必要
になり、簡単に出来ないことが本発明者により見い出さ
れた。The inventors have discovered that in order to make the above calculation possible, a large-scale device is required and it cannot be easily performed.
なお、半導体装置の検査については、昭和58年11月
28日、サイエンスフォーラム社発行、!ILsIデバ
イスハンドブックJP254〜P277に゛詳細に説明
されている。Regarding inspection of semiconductor devices, published by Science Forum, November 28, 1980,! It is explained in detail in ILsI Device Handbook JP254-P277.
本発明の目的は、複数のプローブ検査を必要とする半導
体ペレットの選別を容易に行うことができる技術を提供
することにある。An object of the present invention is to provide a technique that allows easy selection of semiconductor pellets that require multiple probe inspections.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、ウェハの複数回のプローブ検査が必要な回路
ブロックに、プローブ検査識別用のヒユーズ回路を形成
し、プローブ検査の良否の結果をヒユーズ回路の切断ま
たは非切断として記録することにより、該ヒユーズ回路
の導通試験によって欠陥の有無を判別できるので、半導
体ペレットの正確な選別を容易に行うことができる。That is, by forming a fuse circuit for probe test identification in a circuit block that requires multiple probe tests on a wafer, and recording the pass/fail result of the probe test as whether the fuse circuit is disconnected or not, the fuse circuit can be identified. Since the presence or absence of defects can be determined by the continuity test, accurate sorting of semiconductor pellets can be easily performed.
第1図falは、本発明による実施例1である半導体装
置に搭載されたベレットに形成されているヒユーズ回路
を示す概略平面図であり、第1図伽)は上記ヒユーズ回
路の断面図である。FIG. 1 fal is a schematic plan view showing a fuse circuit formed in a bullet mounted on a semiconductor device according to a first embodiment of the present invention, and FIG. 1 fal is a sectional view of the fuse circuit. .
上記ヒユーズ回路は、半導体ペレットのシリコン基板1
の上のフィールド絶縁層(SiO□)2にポリシリコン
層3を形成し、そのポリシリコン層3上に該ポリシリコ
ン層3の一部が露出された開口部4を有する第1パフシ
ベーシヨン層(Si20)5を形成し、その第1パッシ
ベーション層5上に配線層(AI)6を形成し、さらに
その配線層6上に、パッド7用の開口部8を有する第2
パフシベーシヨン膜9を形成して構成されているもので
ある。その平面形状は第1図(alに示すものであり、
ポリシリコン層3のくびれ部がヒユーズ10である。こ
のポリシリコン層3は、ウェハの回路素子のゲートを形
成する場合に同時に形成することができる。The above fuse circuit consists of a silicon substrate 1 of a semiconductor pellet.
A polysilicon layer 3 is formed on the field insulating layer (SiO□) 2 on top of the polysilicon layer 3, and a first puffing layer (SiO□) having an opening 4 through which a part of the polysilicon layer 3 is exposed is formed on the polysilicon layer 3. ) 5, an interconnect layer (AI) 6 is formed on the first passivation layer 5, and a second layer (AI) having an opening 8 for the pad 7 is formed on the interconnect layer 6.
It is constructed by forming a puffiness film 9. Its planar shape is shown in Figure 1 (al),
The constriction of polysilicon layer 3 is fuse 10 . This polysilicon layer 3 can be formed simultaneously when forming the gates of circuit elements on the wafer.
上記ヒユーズ回路の一端はパッド7に導通されているが
、他端部は第1図tc)に概略を示すようにグランド1
1に接続されているものである。One end of the fuse circuit is electrically connected to pad 7, while the other end is connected to ground 1 as schematically shown in FIG.
1.
本実施例1の半導体装置に搭載されている半導体ペレッ
トは、ウニハエ程の回路ブロックの段階において、該回
路ブロックが良品か否かを判別するために2回のプロー
ブ検査を必要とするものであり、前記ヒユーズ回路は該
プローブ検査の結果を記録するために使用されるもので
ある。すなわち、2回のプローブ検査を行った結果、い
ずれかに回路の電気的欠陥が発見された場合には、パッ
ド7とグランドとの間に過剰電流を流して切断ずること
により、不良品を識別することができるものである。The semiconductor pellet mounted on the semiconductor device of Example 1 requires two probe inspections at the stage of a circuit block as large as a sea urchin fly to determine whether the circuit block is a good product or not. , the fuse circuit is used to record the results of the probe test. In other words, if an electrical defect in one of the circuits is found as a result of two probe tests, the defective product can be identified by passing an excessive current between the pad 7 and the ground and disconnecting it. It is something that can be done.
この方法によれば、バフドアとグランド11との間の導
通がとれるものだけが良品であり、この良品を容易に電
気的手段により判別することが可能となり、良品計数の
自動化が可能となる。According to this method, only non-defective products are those that can establish continuity between the buff door and the ground 11, and these non-defective products can be easily identified by electrical means, making it possible to automate the counting of non-defective products.
また、この場合は、初めのプローブ検査の段階で欠陥が
発見された場合は、その段階で不良品としての情報が記
録されるため、この記録を読み取らせることにより次の
プローブ検査を省略することも可能となる。In addition, in this case, if a defect is discovered during the first probe inspection, information as a defective product is recorded at that stage, so the next probe inspection can be omitted by reading this record. is also possible.
本実施例1の半導体装置は、上記方法により良品として
選別された回路ブロックをグイシングして形成された良
品の半導体ペレットを用いて、通常の製造工程を経て製
造されるものである。The semiconductor device of Example 1 is manufactured through normal manufacturing steps using semiconductor pellets of good quality formed by guising circuit blocks selected as good by the method described above.
本実施例1の半導体装置は、以上説明した如く、ウニハ
エ程におけるプローブ検査が合理的に行われ、また良品
ペレットの自動計数により組立工程等の工程管理の自動
化が推進されるため、コスト低減が達成されるものであ
る。As explained above, in the semiconductor device of Example 1, the probe inspection at the sea urchin fly level is carried out rationally, and the automation of process control such as the assembly process is promoted by automatic counting of good pellets, resulting in cost reduction. It is something that can be achieved.
なお、第2図は本実施例1の半導体装置の一例を示す断
面図である。この半導体装置は、いわゆる樹脂封止型半
導体装置であり、ペレット取付部であるタブ12に上記
ヒユーズ回路を備えた半導体ペレット13が取り付けら
れている。この半導体ペレット13の電極(図示せず)
とリード14の内端部とは金等のワイヤ15を介して電
気的に接続された状態で樹脂パンケージ16でモールド
封止されてなるものである。Note that FIG. 2 is a cross-sectional view showing an example of the semiconductor device of the first embodiment. This semiconductor device is a so-called resin-sealed semiconductor device, and a semiconductor pellet 13 provided with the fuse circuit described above is attached to a tab 12 that is a pellet attachment portion. Electrodes of this semiconductor pellet 13 (not shown)
The inner ends of the leads 14 are electrically connected to each other via wires 15 made of gold or the like, and are molded and sealed with a resin pan cage 16.
〔実施例2〕
本実施例2は、前記実施例1と同様の半導体装置である
が、搭載されているペレットに、ウニハエ程におけるプ
ローブ検査の回数に対応する二つのヒユーズ回路が形成
されているものである。[Example 2] This example 2 is a semiconductor device similar to the above-mentioned example 1, but two fuse circuits corresponding to the number of probe inspections in a sea urchin fly are formed on the mounted pellet. It is something.
すなわち、ペレットの一部に前記実施例1の場合とほぼ
同様にして形成された二つのヒユーズ回路が形成されて
いるものである。第3図にその概略を示す如く、上記ヒ
ユーズ10はその両端にバッド7および7aが接続され
ているものである。That is, two fuse circuits formed in substantially the same manner as in the first embodiment are formed in a part of the pellet. As shown schematically in FIG. 3, the fuse 10 has pads 7 and 7a connected to both ends thereof.
本実施例2の半導体装置に搭載されている半導体ペレッ
トは、そのウニハエ程における2回プローブ検査の結果
のそれぞれを二つのヒユーズ回路の切断として記録す4
ことにより、容易に良品ペレットの判別が可能となるも
のである。The semiconductor pellet mounted on the semiconductor device of Example 2 records the results of two probe tests at the same time as the disconnection of two fuse circuits.
This makes it possible to easily identify good pellets.
たとえば、欠陥がない場合にヒユーズ10を切断するこ
とにした場合、第1および第2の両プローブ検査におい
て欠陥が発見されない場合が良品であるため、二つのヒ
ユーズ10が切断され、電気的導通が取れないものだけ
が良品ということになる。For example, if it is decided to cut the fuse 10 when there is no defect, the product is good if no defect is found in both the first and second probe inspections, so the two fuses 10 are cut and electrical continuity is established. Only those that cannot be removed are considered to be of good quality.
したがって、一箇所でもヒユーズの導通が取れるものは
不良品として排除できるため、良品数を正確に算出可能
となり、計数の自動化も達成される。Therefore, if the fuse is conductive at even one point, it can be excluded as a defective product, so the number of non-defective products can be accurately calculated, and counting can be automated.
(1)、ウェハにおいて複数回のプローブ検査が必要な
回路ブロックに、プローブ検査識別用のヒユーズ回路を
形成し、プローブ検査の良否の結果をヒユーズ回路の切
断または非切断として記録することにより、該ヒユーズ
回路の導通試験により欠陥の育無を判別できる。(1) By forming a fuse circuit for probe test identification in a circuit block that requires multiple probe tests on a wafer, and recording the pass/fail result of the probe test as whether the fuse circuit is disconnected or not. It is possible to determine whether a defect has developed or not by testing continuity of the fuse circuit.
(2)、前記(11により、半導体ペレットの正確な選
別を容易に行うことができるので、良品計数の自動化が
達成できる。(2) According to the above-mentioned (11), accurate sorting of semiconductor pellets can be easily performed, so automation of counting of non-defective products can be achieved.
(3)、前記(2)により、製造工程の管理の自動化が
達成される。(3) Through (2) above, automation of manufacturing process management is achieved.
(4)、一つのヒユーズ回路を形成し、遂次プローブ検
査を行い、回路に欠陥が発見された時点で該ヒユーズを
切断することにより、後のプローブ検査を省略しても不
良品を正確に判別できるため検査工程の短縮が可能とな
る。(4) By forming one fuse circuit, performing successive probe inspections, and cutting the fuse when a defect is discovered in the circuit, defective products can be accurately identified even if subsequent probe inspections are omitted. Since it can be distinguished, the inspection process can be shortened.
(5)、前記(3)および(4)により、半導体装置の
コスト低減が達成できる。(5) Through (3) and (4) above, cost reduction of semiconductor devices can be achieved.
(6)、プローブ検査の回数に相当する数のヒユーズ回
路を形成し、各プローブ検査で欠陥が発見されない場合
に対応するヒユーズを切断することにより、全ヒユーズ
が切断されているもののみが良品であるため、ダイシン
グ後に未検査品が混入した場合でも良品のみを選別する
ことができるので、未検査品混入に起因する不良半導体
装置の発生を有効に防止することができる。(6) By forming a number of fuse circuits corresponding to the number of probe inspections, and cutting the corresponding fuses when no defects are found in each probe inspection, only those with all fuses cut are considered to be non-defective. Therefore, even if uninspected products are mixed in after dicing, only non-defective products can be sorted out, so it is possible to effectively prevent the occurrence of defective semiconductor devices due to uninspected products mixed in.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.
たとえば、2回のプローブ検査の例について説明したが
、3回以上必要とする場合にも適用できることはいうま
でもない。For example, although an example of two probe tests has been described, it goes without saying that the probe test can also be applied to cases where three or more probe tests are required.
また、2回のプローブ検査もデジタル回路とアナログ回
路の検査の例を説明したが、これに限るものでない。Furthermore, although an example of two probe tests for a digital circuit and an analog circuit has been described, the present invention is not limited to this.
さらに、実施例1では欠陥があつた場合に、実施例2で
は欠陥がなかった場合に、ヒユーズを切断する例につい
て説明したが、これらに限るものでなく反対の組み合わ
せであってもよいことはいうまでもない。Further, in the first embodiment, an example was explained in which the fuse is cut when there is a defect, and in the second embodiment, when there is no defect, the fuse is cut, but the invention is not limited to these, and the opposite combination may be used. Needless to say.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である樹脂封止型半導体装
置に適用した場合について説明したが、それに限定され
るものではなく、たとえば、パッケージの型式に関係な
くあらゆる種類の半導体装置に適用して有効な技術であ
る。In the above explanation, the invention made by the present inventor was mainly applied to a resin-sealed semiconductor device, which is the background field of application, but the invention is not limited thereto. It is an effective technique that can be applied to all types of semiconductor devices, regardless of the type of semiconductor device.
第1図(a)は、本発明による実施例1である半導体装
置に搭載されたベレットに形成されているヒユーズ回路
を示す概略平面図、
第1図(blは、上記ヒユーズ回路の断面図、第1図(
C)は、上記ヒユーズ回路の接続状態を示す概略説明図
、
第2図−は、本実施例1の半導体装置の一例を示す断面
図、
第3図は、本発明による実施例2である半導体装置に搭
載されたベレットに形成されているヒユーズ回路の接続
状態を示す概略説明図である。
1・・・シリコン基板、2・・・フィールド絶縁層、3
・・・ポリシリコン層、4・・・開口部、5・・・第1
バンシベーシヨン層、6・・・配線層、7・・・パッド
、8・・・・開口部、9・・・第2パフシベーシッン膜
、10・・・ヒユーズ、11・・・グランド、12・・
・タブ、13・・・半導体ベレット、14・・・リード
、15・・・ワイヤ、16・・・樹脂パッケージ。
第 1 図
(α)
り
(C)FIG. 1(a) is a schematic plan view showing a fuse circuit formed in a bullet mounted on a semiconductor device according to a first embodiment of the present invention; FIG. 1(bl is a cross-sectional view of the fuse circuit); Figure 1 (
C) is a schematic explanatory diagram showing the connection state of the fuse circuit, FIG. 2 is a sectional view showing an example of the semiconductor device of the first embodiment, and FIG. FIG. 2 is a schematic explanatory diagram showing a connection state of a fuse circuit formed in a pellet mounted on the device. 1... Silicon substrate, 2... Field insulating layer, 3
... Polysilicon layer, 4... Opening, 5... First
Vanishing layer, 6... Wiring layer, 7... Pad, 8... Opening, 9... Second puffy basin film, 10... Fuse, 11... Ground, 12...
- Tab, 13... Semiconductor pellet, 14... Lead, 15... Wire, 16... Resin package. Figure 1 (α) Ri (C)
Claims (1)
た半導体装置であって、ペレットにプローブ検査識別用
のヒューズ回路が形成されてなる半導体装置。 2、ヒューズ回路が独立して形成されていることを特徴
とする特許請求の範囲第1項記載の半導体装置。 3、ヒューズ回路が回路の一部に形成されていることを
特徴とする特許請求の範囲第1項記載の半導体装置。 4、ウェハに形成された複数回のプローブ検査を必要と
する回路ブロックに、プローブ検査識別用のヒューズ回
路を形成し、プローブ検査の結果を該ヒューズ回路の切
断または非切断として記録することにより、その後の工
程では前記ヒューズ回路の切断の有無に応じて良品ペレ
ットのみを選別して行う半導体装置の製造方法。 5、ヒューズ回路を独立して形成することを特徴とする
特許請求の範囲第4項記載の半導体装置の製造方法。 6、ヒューズ回路を回路の一部に形成することを特徴と
する特許請求の範囲第4項記載の半導体装置の製造方法
。[Scope of Claims] 1. A semiconductor device mounted with a pellet that requires multiple probe tests, the semiconductor device having a fuse circuit for probe test identification formed on the pellet. 2. The semiconductor device according to claim 1, wherein the fuse circuit is formed independently. 3. The semiconductor device according to claim 1, wherein the fuse circuit is formed as a part of the circuit. 4. By forming a fuse circuit for probe test identification in a circuit block formed on a wafer that requires multiple probe tests, and recording the result of the probe test as whether the fuse circuit is disconnected or not, In the subsequent process, only good pellets are selected depending on whether the fuse circuit is blown or not. 5. The method of manufacturing a semiconductor device according to claim 4, wherein the fuse circuit is formed independently. 6. The method of manufacturing a semiconductor device according to claim 4, wherein the fuse circuit is formed as a part of the circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13186585A JPS61290734A (en) | 1985-06-19 | 1985-06-19 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13186585A JPS61290734A (en) | 1985-06-19 | 1985-06-19 | Semiconductor device and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61290734A true JPS61290734A (en) | 1986-12-20 |
Family
ID=15067933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13186585A Pending JPS61290734A (en) | 1985-06-19 | 1985-06-19 | Semiconductor device and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61290734A (en) |
-
1985
- 1985-06-19 JP JP13186585A patent/JPS61290734A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100466984B1 (en) | Integrated circuit chip having test element group circuit and method of test the same | |
JP3555859B2 (en) | Semiconductor production system and semiconductor device production method | |
KR100230118B1 (en) | Method and apparatus for manufacturing semiconductor device | |
US6448783B1 (en) | Method of inspecting semiconductor chip with projecting electrodes for defects | |
US5696404A (en) | Semiconductor wafers with device protection means and with interconnect lines on scribing lines | |
US6426516B1 (en) | Kerf contact to silicon redesign for defect isolation and analysis | |
JPH0580824B2 (en) | ||
JPS61290734A (en) | Semiconductor device and manufacture thereof | |
US5998853A (en) | Methods and apparatus for electrical marking of integrated circuits to record manufacturing test results | |
US11830828B2 (en) | System and method for detection of defects in semiconductor devices | |
JP3495835B2 (en) | Semiconductor integrated circuit device and inspection method thereof | |
JPH07169806A (en) | Method of inspecting semiconductor integrated circuit | |
JPH08330368A (en) | Semiconductor circuit device group and its probe test | |
JPS6142829B2 (en) | ||
JPH02216475A (en) | Inspecting method for semiconductor device | |
JPH05129384A (en) | Semiconductor device and manufacture thereof | |
JPH0325948A (en) | Semiconductor integrated circuit | |
JPS60107853A (en) | Integrated circuit pellet and integrated circuit element | |
JPH1187198A (en) | Semiconductor integrated circuit with memory for storing manufacture information, method for recording manufacturing state in the circuit and method for managing the circuit recorded with the information | |
JPS59175739A (en) | Selecting method of semiconductor element | |
KR100203930B1 (en) | Semiconductor chip having a metal wiring | |
JPS61263116A (en) | Semiconductor device | |
JPS60192344A (en) | Inspecting method for wafer of semiconductor device | |
JP2005203435A (en) | Semiconductor device and its screening method | |
JPH01238134A (en) | Evaluating method of electro-migration |