JPS6128993B2 - - Google Patents
Info
- Publication number
- JPS6128993B2 JPS6128993B2 JP11069877A JP11069877A JPS6128993B2 JP S6128993 B2 JPS6128993 B2 JP S6128993B2 JP 11069877 A JP11069877 A JP 11069877A JP 11069877 A JP11069877 A JP 11069877A JP S6128993 B2 JPS6128993 B2 JP S6128993B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- buffer
- signal
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 20
- 239000004973 liquid crystal related substance Substances 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
従来、液晶表示式の電子時計に於いては、液晶
の性質より、長寿命化を計るため、駆動電圧は交
流パルス電圧を印加していた。そして、該駆動パ
ルスは、液晶の電圧応答性等の特性により、現在
では32Hzのパルス電圧であることが多い。第１図
に示すパル波形が液晶駆動パルスである。また、
パルス電圧の波高値は、一般に3V程度であつ
た。第２図に従来の駆動回路例を示す。DETAILED DESCRIPTION OF THE INVENTION Conventionally, in liquid crystal display type electronic watches, an alternating current pulse voltage has been applied as the driving voltage in order to extend the lifespan due to the properties of the liquid crystal. The drive pulse is now often a pulse voltage of 32 Hz due to characteristics such as voltage responsiveness of the liquid crystal. The pulse waveform shown in FIG. 1 is the liquid crystal driving pulse. Also,
The peak value of the pulse voltage was generally about 3V. FIG. 2 shows an example of a conventional drive circuit.
第２図の駆動回路は、公知の回路であるため、
詳細な説明は避けるが、破線で囲んだ部分が選択
回路の働きをし、共通電極（以下、COMM）の
32Hzと同相、あるいは逆相の駆動パルスをセグメ
ントへ印加させていた。COMMと同相パルスが
印加されたセグメントは消灯、逆相パルスが印加
されたセグメントは点灯であつた。 Since the drive circuit in FIG. 2 is a known circuit,
Although a detailed explanation will be avoided, the part surrounded by the broken line functions as a selection circuit, and the common electrode (hereinafter referred to as COMM)
Driving pulses with the same or opposite phase of 32Hz were applied to the segments. The segment to which the in-phase pulse with COMM was applied was off, and the segment to which the opposite-phase pulse was applied was lit.
なお、１はデコーダ、１３は選択回路、６はバ
ツフア、２０は液晶である。 Note that 1 is a decoder, 13 is a selection circuit, 6 is a buffer, and 20 is a liquid crystal.
ここで、従来の駆動能力の検査法を第３図に示
す。まず、駆動能力の検査のポイントとしては、
セグメント２１、あるいはCOMMへ印加される
パルスをドライブするバツフア６について、注目
しなければならない（第２図参照）。第３図で
は、第２図のバツフア６は、Ｃ−MOSのインバ
ータとして示される。第３図に示すように、イン
バータのゲート側へは、第２図の選択回路１３の
出力である32Hz、あるいは32Hzが印加される。イ
ンバータ６は、該ゲート電圧に応じて、Ｐチヤン
ネルMOS−FET６１をONさせたり、Ｎチヤンネ
ルMOS−FET６２をONさせたりする。ここで、
インバータ６の出力へはＲLという適当な負荷抵
抗を接続し、オシロスコープでMOS−FET６１
あるいは６２による電圧降下分を肉眼で読み取
り、インバータ６の合否の判定に使つていた。こ
こで、接続される負荷抵抗ＲLは、液晶の凝似抵
抗分として考えられる。 Here, a conventional method for testing driving ability is shown in FIG. First, the key points in testing driving ability are:
Attention must be paid to the buffer 6 that drives the pulses applied to the segment 21 or COMM (see Figure 2). In FIG. 3, the buffer 6 of FIG. 2 is shown as a C-MOS inverter. As shown in FIG. 3, 32 Hz, which is the output of the selection circuit 13 in FIG. 2, or 32 Hz is applied to the gate side of the inverter. The inverter 6 turns on the P-channel MOS-FET 61 or turns on the N-channel MOS-FET 62 depending on the gate voltage. here,
Connect a suitable load resistance called R L to the output of inverter 6, and use an oscilloscope to check the MOS-FET61.
Alternatively, the voltage drop caused by the inverter 62 was read with the naked eye and used to determine whether the inverter 6 was acceptable or not. Here, the connected load resistance R L can be considered as a condensed resistance of the liquid crystal.
第４図にＲLを接続した時のセグメント電圧を
示す。仮に、セグメントの電圧降下分が0.1v以下
であれば、バツフア６のセグメント２１のドライ
ブ能力が合格ということになる。 Figure 4 shows the segment voltage when R L is connected. If the voltage drop of the segment is 0.1v or less, the drive ability of the segment 21 of the buffer 6 passes the test.
ところが、第４図に示すように、バツフア６の
出力は32Hzのパルス波形であるため、直流電圧計
あるいは交流電圧計では測定不可能であり、オシ
ロスコープ等の波形観測に頼り、肉眼判別してい
たのが現状であつた。 However, as shown in Figure 4, the output of the buffer 6 is a 32 Hz pulse waveform, so it cannot be measured with a DC or AC voltmeter, and it has been necessary to rely on waveform observation using an oscilloscope or other means to distinguish it with the naked eye. was the current situation.
本発明は、以上の欠点をなくし、MOS−FET
６１あるいは６２のオン抵抗による電圧降下分を
直流的に取り出し、直流電圧計により正確に合否
の判定を行なうことを目的とする。 The present invention eliminates the above-mentioned drawbacks and enables MOS-FET
The purpose is to take out the voltage drop due to the on-resistance of 61 or 62 as a direct current, and accurately judge pass/fail using a DC voltmeter.
以下、第５図に本発明の回路を示し、説明を行
なう。まず、選択回路１３とバツフア６は、各セ
グメントが同様に作られているため、１セグメン
トについてのみ説明する。 The circuit of the present invention is shown in FIG. 5 and will be explained below. First, since each segment of the selection circuit 13 and buffer 6 is made in the same way, only one segment will be described.
１はデコーダであり、２はインバータであり、
３と４はアンド回路であり、５は３入力オア回路
であり６はバツフアである。以上、１から６まで
は、駆動回路であり、従来と変わりない。 1 is a decoder, 2 is an inverter,
3 and 4 are AND circuits, 5 is a 3-input OR circuit, and 6 is a buffer. As mentioned above, 1 to 6 are drive circuits, which are the same as the conventional ones.
７と８はトランスミツシヨンゲートであり、９
と１０はインバータであり、１１と１２はテスト
端子１４と１５のプルダウン抵抗である。 7 and 8 are transmission gates, and 9
and 10 are inverters, and 11 and 12 are pull-down resistors for test terminals 14 and 15.
また、アンド回路３と４と３入力オア回路５で
構成される回路は、選択回路１３である。 Further, a circuit composed of AND circuits 3 and 4 and 3-input OR circuit 5 is a selection circuit 13.
以下、接続と、動作を説明する。 The connection and operation will be explained below.
通常状態では、テスト端子１４と１５は、オー
プンであるため、選択回路１３の３入力オア回路
６は、２入力オア回路として動作し、トランスミ
ツシヨンゲート７は、32Hzを出力しアンド回路３
の一方へ入力する。またトランスミツシヨンゲー
ト８は32Hzを出力し、アンド回路４の一方へ入力
する。 In the normal state, the test terminals 14 and 15 are open, so the 3-input OR circuit 6 of the selection circuit 13 operates as a 2-input OR circuit, the transmission gate 7 outputs 32Hz, and the AND circuit 3
input to one side. Furthermore, the transmission gate 8 outputs 32 Hz and inputs it to one side of the AND circuit 4.
ここで、デコーダ１の出力のレベルにより、選
択回路１３は、32Hz、あるいは32Hzを出力する。
例えば、デコーダ１の出力レベルが、論理“１”
であれば、アンド回路３を開き、オア回路５を介
し、インバータ６を32Hzで駆動する。セグメント
出力としては、32Hzとなり、仮りCOMM出力が
32Hzであれば点灯となる。（なお、COMM出力は
第５図では省略している。）以上は、通常動作で
ある。 Here, depending on the level of the output of the decoder 1, the selection circuit 13 outputs 32 Hz or 32 Hz.
For example, the output level of decoder 1 is logic “1”
If so, the AND circuit 3 is opened and the inverter 6 is driven at 32Hz via the OR circuit 5. The segment output is 32Hz, and the temporary COMM output is
If it is 32Hz, it will turn on. (The COMM output is omitted in FIG. 5.) The above is the normal operation.
次に、駆動能力をテストする場合の説明をす
る。まず、バツフア６のＮチヤンネルFET６２
のオン抵抗による電圧降下分をテストする場合、
テスト端子１４に＋3vを印加する。テスト端子
１４はオア回路５の一方へ入力しており、強制的
にオア回路５の出力を論理“１”とする。該論理
“１”はバツフア６のＮチヤンネルFET６２を
ONし、以下第３図に示すような測定回路に構成
すれば、バツフア６の出力端子からは直流電圧が
得られるので直流電圧計で電圧降下分を測定する
ことができる。 Next, a description will be given of the case where the driving ability is tested. First, N-channel FET62 of Batsuhua 6
When testing the voltage drop due to the on-resistance of
Apply +3v to test terminal 14. The test terminal 14 is input to one side of the OR circuit 5, and the output of the OR circuit 5 is forcibly set to logic "1". The logic “1” is the N-channel FET62 of the buffer 6.
If it is turned on and the measurement circuit is configured as shown in FIG. 3 below, a DC voltage can be obtained from the output terminal of the buffer 6, so the voltage drop can be measured with a DC voltmeter.
また、ＰチヤンネルFET６１をテストする場
合は、テスト端子１５に＋3vを印加する。この
時、テスト端子１４はオープンである。テスト端
子１５が論理“１”であることにより、トランス
ミツシヨンゲート７と８が0vを出力する。トラ
ンスミツシヨンゲート７と８の出力は、それぞれ
アンド回路３と４の一方へ入力しているため、デ
コーダ１の出力がいかなるレベルであろうと、オ
ア回路５の出力が論理“０”となる。したがつて
バツフア６はＰチヤンネルFET６１をオンす
る。以下、ＮチヤンネルFET６２と同様のテス
トをすればよい。このように本発明では、従来、
バツフア６が32Hzのパルス波形を出力していたた
め、バツフア６の駆動能力のテスト時に電圧計等
の計測器が使用できなかつたのに比べ、テスト端
子１４と１５を操作することにより、直流レベル
の電圧（この場合、バツフア６の電源である3V
と0V）を発生させるので、直流レベルの電圧を
電圧計で測定したり、あるいは規定の電流を流す
能力があるかどうかの出力電流特性を容易にテス
トできる。 Further, when testing the P channel FET 61, +3V is applied to the test terminal 15. At this time, the test terminal 14 is open. Since the test terminal 15 is logic "1", the transmission gates 7 and 8 output 0V. Since the outputs of transmission gates 7 and 8 are input to one of AND circuits 3 and 4, respectively, the output of OR circuit 5 becomes logic "0" regardless of the level of the output of decoder 1. Therefore, the buffer 6 turns on the P channel FET 61. Hereinafter, the same test as for the N-channel FET62 may be performed. In this way, in the present invention, conventionally,
Since the buffer 6 outputs a 32Hz pulse waveform, it was not possible to use measuring instruments such as a voltmeter when testing the driving ability of the buffer 6. However, by operating the test terminals 14 and 15, the DC level can be measured. Voltage (in this case, 3V, which is the power supply for buffer 6)
and 0V), it is easy to measure DC level voltage with a voltmeter, or easily test the output current characteristics to see if it has the ability to flow a specified current.
以上、述べてきたように、本発明をICへ内蔵
すれば、バツフア６の駆動能力を任意に、かつ正
確に判定することができる。 As described above, by incorporating the present invention into an IC, the driving ability of the buffer 6 can be determined arbitrarily and accurately.
将来、液晶の材質等が変更された場合、液晶の
抵抗分が問題となり、ICのドライブ能力につい
ての正確な測定が必要になつてくるかも知れず、
また、現在の正確な合否の判定に応用すれば、効
果大である。 In the future, if the material of the liquid crystal is changed, the resistance of the liquid crystal may become a problem, and accurate measurement of the drive ability of the IC may become necessary.
Furthermore, if applied to current accurate pass/fail judgments, it would be highly effective.
第１図は、従来の液晶駆動パルスを示す図、第
２図は、従来の液晶駆動回路の一例を示す図、第
３図は、駆動能力の測定の一例を示す図、第４図
は、第３図に於ける観測波形を示す図、第５図
は、本発明の回路図である。
１……デコーダ、２，６，９，１０，……イン
バータ、３，４……アンド回路、５……３入力オ
ア回路、７，８……トランスミツシヨンゲート、
１１，１２……プルダウン抵抗、１３……選択回
路、１４，１５……テスト端子。
FIG. 1 is a diagram showing a conventional liquid crystal driving pulse, FIG. 2 is a diagram showing an example of a conventional liquid crystal driving circuit, FIG. 3 is a diagram showing an example of measurement of driving ability, and FIG. 4 is a diagram showing an example of a conventional liquid crystal driving circuit. A diagram showing observed waveforms in FIG. 3 and FIG. 5 are circuit diagrams of the present invention. 1... Decoder, 2, 6, 9, 10,... Inverter, 3, 4... AND circuit, 5... 3-input OR circuit, 7, 8... Transmission gate,
11, 12... Pull-down resistor, 13... Selection circuit, 14, 15... Test terminal.
Claims (1)
交流信号を出力する駆動信号発生回路と、前記液
晶表示装置の表示状態を制御するデコーダと、前
記デコーダからの制御信号により前記駆動用交流
信号を選択し出力する選択回路と、前記選択的に
出力された駆動用交流信号を前記液晶表示装置に
加えるバツフアを有するドライバー回路におい
て、ゲート回路を前記駆動信号発生回路と前記選
択回路の間に設けると共に、テスト端子を前記ゲ
ート回路と前記選択回路に設け、前記テスト端子
に所定の直流電圧を加える事により前記選択回路
に入力される駆動用交流信号、もしくは前記選択
回路を制御し、前記バツフアの出力を直流電圧出
力のみに切り換える事により前記バツフアの機能
をテストすることを特徴とする液晶駆動回路の検
査回路。1 A liquid crystal display device, a drive signal generation circuit that outputs an AC signal for driving the liquid crystal display device, a decoder that controls the display state of the liquid crystal display device, and a control signal that outputs the AC signal for driving according to a control signal from the decoder. In a driver circuit having a selection circuit that selects and outputs the selected signal, and a buffer that adds the selectively output driving AC signal to the liquid crystal display device, a gate circuit is provided between the drive signal generation circuit and the selection circuit; , a test terminal is provided in the gate circuit and the selection circuit, and by applying a predetermined DC voltage to the test terminal, a driving AC signal input to the selection circuit or the selection circuit is controlled, and the output of the buffer is controlled. A test circuit for a liquid crystal drive circuit, characterized in that the function of the buffer is tested by switching the buffer to only direct current voltage output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11069877A JPS5444497A (en) | 1977-09-14 | 1977-09-14 | Inspection circuit of liquid crystal driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11069877A JPS5444497A (en) | 1977-09-14 | 1977-09-14 | Inspection circuit of liquid crystal driving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5444497A JPS5444497A (en) | 1979-04-07 |
| JPS6128993B2 true JPS6128993B2 (en) | 1986-07-03 |
Family
ID=14542176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11069877A Granted JPS5444497A (en) | 1977-09-14 | 1977-09-14 | Inspection circuit of liquid crystal driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5444497A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217642A (en) * | 1975-07-31 | 1977-02-09 | Matsushita Electric Works Ltd | Heat-proofing processed power board |
| JPS5217637A (en) * | 1975-07-31 | 1977-02-09 | Matsushita Electric Works Ltd | Heat-proffing processed power board |
-
1977
- 1977-09-14 JP JP11069877A patent/JPS5444497A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5444497A (en) | 1979-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1258019A (en) | ||
| JPS6128993B2 (en) | ||
| EP0544121B1 (en) | A device for measuring the internal resistance of batteries, particularly of motor vehicles | |
| US6313656B1 (en) | Method of testing leakage current at a contact-making point in an integrated circuit by determining a potential at the contact-making point | |
| US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
| JP4001538B2 (en) | Overcurrent protection circuit, semiconductor device including overcurrent protection circuit, and method of operation test of overcurrent protection circuit | |
| JP3235132B2 (en) | Semiconductor integrated circuit | |
| KR930002445B1 (en) | Digital multimeter driving system installed barflashing function | |
| US2697814A (en) | Testing apparatus | |
| JPH01321382A (en) | Test circuit for mos transistor | |
| JPS606520B2 (en) | Integrated circuit device with liquid crystal display drive circuit | |
| JPS58111533A (en) | Input circuit | |
| US4551672A (en) | Active probe | |
| JP2752644B2 (en) | Mirror type D / A converter | |
| SU924676A1 (en) | Device for testing relay working life | |
| JP3057847B2 (en) | Semiconductor integrated circuit | |
| EP0216276A2 (en) | Semiconductor logic tester with fast-recovery power supply | |
| JP2963234B2 (en) | High-speed device test method | |
| JPS6138576A (en) | Semiconductor integrated circuit | |
| SU1191847A1 (en) | Apparatus for checking logic circuits | |
| SU1718127A1 (en) | Pulsing current meter | |
| SU1045178A1 (en) | Integrated circuit contacting checking device | |
| SU1122983A1 (en) | Device for measuring transistor current gain | |
| RU1780043C (en) | Apparatus for prestarting control of resistors | |
| KR900010355A (en) | Characteristic test method and device of liquid crystal module |