JPS61285538A

JPS61285538A - 情報処理装置

Info

Publication number: JPS61285538A
Application number: JP12706385A
Authority: JP
Inventors: Koji Saito; 康治斉藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-06-13
Filing date: 1985-06-13
Publication date: 1986-12-16
Also published as: JPH0527893B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は情報処理装置に関し、特にパイプライン制御方
式の情報処理装置に関する。

〔従来の技術〕

従来、この種の情報処理装置では、パイプラインのステ
ージ数は少なく、ハードウェアによる例外情報のステー
ジ管理は必要なかった。

〔発明が解決しようとする問題点〕

しカルながら、近年、クロックサイクルの高速化に伴っ
てパイプラインのステージ数を増加すると、命令とこの
命令の例外情報との同期がとれなくなり例外情報の管理
ができなくなるという問題が発生してきた。このため、
この問題を解決し。

例外のタイプを複数のグループに分類・コード化し、例
外情報をステージ管理することにより効率よく例外割出
制御を行う情報処理装置の出現が要請されていた。

〔問題点を解決するための手段〕

このような問題点を解決するために本発明は、例外情報
を検出する先行制御ユニットと、この先行制御ユニット
の指示により動作しうる制御記憶ユニットと、演算例外
を検出する演算ユニットと、パイプラインの複数のステ
ージで検出される例外の種類を複数のグループに分類し
てコード化し。

例外情報をステージに同期して管理することにより例外
を発生した命令に後続する命令のレジスタ更新動作ある
いは例外を発生した命令およびその命令に後続する命令
とのレジスタ更新動作を選択的に無効とし、制御記憶ユ
ニットの特定の例外処理ルーチンを起動する例外割出制
御ユニットとを設けるようにしたものである。

〔作用〕

本発明においては、パイプラインのステージ数を増加し
ても、命令とこの命令の例外情報との同期をみだすこと
がない。

〔実施例〕

次に本発明に係わる情報処理装置の一実施例について図
面を参照して詳細に説明する。第１図はその一実施例を
示す系統図である。第１図において、１は先行制御ユニ
ット、２は制御記憶ユニット、３は演算ユニット、２０
は制御記憶、２１はアドレスレジスタ、２２は制御記憶
レジスタ、４０．４１はエンコーダ、５０〜５９はレジ
スタ、６０．６１は選択器、７０はフリップフロップ、
１００〜１０２，２００，２０１，２１０，２２ｏ、ａ
ｏｏ〜３０３，４００〜４０３，４１０〜４１２．４２
０，４２１．５００〜５０２，５１０．５２０，５３０
，５４０，５５０．５６０〜５６３．５７０，５７１，
５８０，５９０，６００．６１０，７００，８００，８
１０，８１１゜８２０．８３０，８４０，８４１．８５
０は信号線である。

先行制御ユニット１．制御記憶ユニット２．演算ユニッ
ト３および例外割出制御ユニットは、それぞれ、時間的
にずらして一連の複数の命令を重なるように処理してい
くパイプライン方式で構成されている。上記例外割出制
御ユニットは、先行制御ユニット１．制御記憶ユニット
２．演算ユニット３の枠外に描かれている機能を有する
ユニットである。

第１図に示すように、パイプラインのステージは、上段
のステージから順に、Ａステージ、Ｂステージ、Ｃステ
ージ、Ｄステージ、Ｅステージ。

Ｆステージ、Ｃステージ、Ｈステージの８ステージから
構成される。

先行制御ユニット１は、命令のフェッチ、この命令の解
読、この命令のオペランドフェッチ、この命令の命令フ
ェッチとオペランドフェッチに関する例外の検出を行い
、検出した例外を信号線１０２を介して例外割出制御ユ
ニットに報告する。

また先行制御ユニット１は、制御記憶ユニット２に格納
されている上記命令に対応する１ステツプまたは複数の
ステップから成るマイクロプログラムの第１ステツプの
アドレスを信号線１００を介して選択器６０に供給し、
選択器６０の選択信号Ｓ１を信号線１０１を介して送出
し、選択器６０で上記マイクロプログラムの第１ステツ
プのアドレスを選択し、信号線６００を介して制御記憶
ユニット２のアドレスレジスタ２１に与えることにより
、上記命令に対応するマイクロプログラムを起動する。

先行制御ユニット１はＡステージの前のステージとＡス
テージとＢステージとを占有し、信号線１００を介して
選択器６０に与える命令に対応するマイクロプログラム
の第１ステツプのアドレスと信号線１０１を介して送出
する選択器６０の選択信号Ｓ１とはＡステージの前のス
テージに存在し、信号線１０２を介して報告する例外検
出信号はＢステージに存在する。

制御記憶ユニット２は、複数のマイクロ命令を格納する
制御記憶２０とこの制御記憶２０のアドレスを保持する
アドレスレジスタ２１と制御記憶２０に格納されている
マイクロ命令を受けて演算ユニット３を制御する制御記
憶レジスタ２２とから構成される。選択器６０は命令起
動時または例外割出時板外は通常制御記憶２０に格納さ
れているマイクロ命令の分岐先アドレスを信号線２０１
を介して選択し、信号線６００を介してアドレスレジス
タ２１に供給する。アドレスレジスタ２１は選択器６０
で選択されたアドレスを信号線６００を介して受け、制
御記憶２０に信号ｍ２１０を介してアドレスを与える。

制御記憶レジスタ２２はアドレスレジスタ２１の保持す
るアドレスに対応するマイクロ命令の分岐先アドレス以
外を信号線２００を介して受け、信号線２２０を介して
演算ユニット３を制御する。制御記憶ユニット２はＡス
テージとＢステージを占有する。アドレスレジスタ２１
と制御記憶２０はＡステージ、制御記憶レジスタ２２は
Ｂステージに存在する。

演算ユニット３は信号線２２０を介して制御記憶ユニッ
ト２０制御記憶レジスタ２２が保持する制御信号により
演算を実行し、演算によって検出した例外を信号線３０
０，３０１を介して例外割出制御ユニットに報告する。

演算ユニット３はＣステージ、Ｄステージ、Ｅステージ
、Ｆステージの４つのステージを占有し、演算によって
発生した例外は信号［３００，３０１を介してＦステー
ジで報告される。

先行制御ユニット１で検出した例外は信号線１０２を介
してエンコーダ４０に報告される。エンコーダ４０はプ
ライオリティエンコーダで先行制御ユニット１で検出し
た例外をプライオリティをとってコード化し、例外検出
信号を発生する機能をもつ。ここで例外検出信号を例外
代表と称する。

先行制御ユニット１で検出した例外はこのエンコーダ４
０によって先行制御ユニット１検出例外代表と例外コー
ドに変換され、それぞれ、信号線４００と４０１を介し
てレジスタ５０に報告される。

ここで先行制御ユニット１検出例外を「中断タイプの例
外」ともいうことにする。

レジスタ５１〜５５は先行制御ユニット１検出例外代表
をパイプラインのステージに対応して持ち回る１ピツト
のレジスタで、レジスタ５１〜５５はそれぞれＣステー
ジ、Ｄステージ、Ｅステージ、Ｆステージ、Ｇステージ
上に存在する。先行制御ユニットｌ検出例外代表を保持
するレジスタ５１〜５５と選択器６１とはそれぞれ信号
線５１０．５２０，５３０，５４０．５５０を介して接
続しである。

演算ユニット３で検出した例外は信号線３００．３０１
を介してエンコーダ４１．４２に報告される。エンコー
ダ４１．４２はプライオリティエンコーダで、演算ユニ
ット３で検出した例外をプライオリティをとってコード
化し、例外検出信号を発生する機能をもつ。ここでも例
外検出信号を例外代表と称する。

演算ユニット３で検出した例外は抑止タイプと完了タイ
プに分類し、抑止タイプはエンコーダ４１、完了タイプ
はエンコーダ４２によって、それぞれ、抑止例外代表と
抑止例外コード、完了例外代表と完了例外コードに変換
され、抑止例外コードと完了例外コードは、それぞれ、
信号線４１１．４２１を介して選択器６２に接続されて
いる。

選択器６２は信号線４１０を介してエンコーダ４１の発
生する抑止例外代表によって選択される。

選択器６２の出力する例外コードの信号は信号線６２０
を介してレジスタ５６に与えられる。エンコーダ４１と
エンコーダ４２が発生する抑止例外代表と完了例外代表
は論理和をとり信号線４１２を介しレジスタ５６の例外
代表の入力信号となる。

レジスタ５６は演算ユニット３検出例外代表と例外コー
ドを受けるレジスタでＧステージ上に存在する。レジス
タ５７は演算ユニット３検出例外代表を受ける１ビツト
のレジスタでＧステージ上に存在する。

選択器６１はレジスタ５０と５６とをそれぞれ信号線５
０２と５６２を介して接続してあり、レジスタ５６の保
持する例外代表によって信号線５６１を介して選択され
る。選択器６１で選択した例外コードは信号線６１０を
介して演算ユニット３に与えられ、例外処理を行うマイ
クロプログラムが参照できるようにしである。またレジ
スタ５５と５７の保持する例外代表は論理和をとり信号
線５７１を介してレジスタ５８に与えられると同時に演
算ユニット３のＣステージ上に存在する命令またはマイ
クロ命令を無効とする。

レジスタ５８はＨステージ上のレジスタで、レジスタ５
８の保持する例外代表は信号ｖＡ５８０を介して選択器
６０の選択信号ＳＯとなり、選択器６０が例外処理を行
う複数のマイクロ命令から成るマイクロプログラムの第
１ステツプのマイクロ命令のアドレスを選択するよう指
示し、この選択されたアドレスをアドレスレジスタ２１
に設定する。またレジスタ５８の保持する例外代表はレ
ジスタ５９の入力信号ともなる。

レジスタ５９はレジスタ５８の例外代表を信号線５８０
を介して受は取り、さらに、信号線５９０を介してレジ
スタ５８の例外代表がアドレスレジスタ２１に設定した
例外処理を行うマイクロプログラムの第１ステツプのア
ドレスに対応するマイクロ命令を制御記憶レジスタ２２
に設定する。

フリップフロップ７０は制御記憶ユニット２と演算ユニ
ット３のＣステージの動作の有効、無効ヲ示すフリップ
フロップで、「１」の状態で有効；「０」の状態で無効
を示すものである。

信号線３０２．３０３で演算ユニット３と接続しである
Ｃステージ上のレジスタ８０と８１は、演算ユニット３
が更新するＦステージの更新データを受けるレジスタと
Ｆステージの更新指示を受けるレジスタである。

レジスタ８３と８４はレジスタ５７が保持する演算ユニ
ット３検出例外を持ち回る１ビツトのレジスタで、レジ
スタ５７と８３．レジスタ８３と８４はそれぞれ信号線
５７０．８３０で接続されている。

レジスタ８５は、演算ユニット３で抑止タイプの例外ま
たは完了タイプの例外が発生した時に演算ユニット３が
更新しようとする更新データを無効とする信号を保持す
る。

レジスタ８２は演算ユニット３の更新データを格納する
Ｈステージ上のレジスタで、レジスタ８１の更新指示と
レジスタ８５の更新抑止の信号によって更新されるレジ
スタである。

次に先行制御ユニット１または演算ユニット３で例外が
検出され、例外割出制御を行う時の動作を第１図、第２
図、第３図、第４図を参照して説明する。第２図、第３
図、第４図は例外割出制御を示すタイムチャートであり
、第２図は先行制御ユニット１で検出した例外割出を示
すものであり、第３図、第４図は演算ユニット３で検出
した例外割出を示すものである。

第１図において、先行制御ユニット１で検出した例外は
Ｂステージで信号線１０２を介して例外割出制御ユニッ
トのエンコーダ４０に報告される。

ここで先行制御ユニット１で検出する例外の要因数は簡
略のために８要因とする。したがって信号線１０２は８
本必要となる。先行制御ユニット１検出例外要因数は８
であるから、エンコーダ４０は、８要囚のプライオリテ
ィをとり３ビツトのコードに変換し８要因の論理和をと
る機能を有する。

ここで８つの先行制御ユニット１検出例外要因をそれぞ
れプライオリティの高い順にＰｏ”Ｐフと称し、エンコ
ーダ４０の検出する例外検出信号（例外代表）を■、と
すると、Ｖ　Ｂ　””　Ｐ　６　＋　Ｐ　１　＋　Ｐ　ｚ　＋　
Ｐ　３　＋　Ｐ　ａ　＋　Ｐ　５　＋　Ｐ　ｂ　＋Ｐ　
？である。ここで＋は論理和を示す。エンコーダ４０の
発生する例外コードは８要囚を表現できればよいから３
ビツトのコードとなる。この３ビツトのコードＣＩＯ〜
Ｃ０と例外要因Ｐ０〜Ｐ７と例外代表ＶＢとの関係は表
１の真理値表で表わされる。

エンコーダ４０で先行制御ユニット１の例外要因を検出
すると、例外代表ＶＢでセット状態「１」のフリップフ
ロップ７０をリセット状態「０」にする。フリップフロ
ップ７０は制御記憶ユニット２の有効状態を示すもので
、フリップフロップ７０がリセットされると、制御記憶
ユニット２と演算ユニット３のＣステージは無効状態と
なる。

エンコーダ４０で生成された例外代表ｖｌと例外コード
Ｃ３゜〜Ｃ０はレジスタ５０に送られ、例外代表Ｖ、は
同時に微分されレジスタ５１に送られる。ここで微分と
は信号をパルス化することをいう。レジスタ５０が保持
する例外代表をＶＣＨ＋例外コードをＣ６゜〜ＣＣＺと
称する。保持し伝達する信号の内容を次に示す。ただし
ＲＧはレジスタを表わす。

ＲＧ５０：［ｆｉ回■夏７コ、ＣステージＲＧ信号線４
０３を介してレジスタ５１に与えられる例外代表■、を
微分した信号ｄＶｌは、ｄ　Ｖｓ＋　＝　Ｖｍ　・ＶＣ
Ｍである。第２図のタイムチャートで示すように、以後例
外代表はレジスタ５１〜５５にクロックサイクルに対応
して順次伝達されていく。この順次伝達されていく信号
を各レジスタ５１〜５５に対応して、それぞれ、Ｖｃ、
Ｖｎ、Ｖｔ、Ｖｒ、Ｖｅｏと称する。保持し伝達する信
号の内容を次に示す。ただしＲＧはレジスタを表わす。

ＲＧ５１：凹コ、ＣステージＲＧＲＧ５２：Ｅ］、ＤステージＲＧＲＧ５３：凹ロ、ＥステージＲＧＲＧ５４：関口、ＥステージＲＧＲＧ５５：Ｅ口、ＧステージＲＧ第２図でａ　ｗ　ｄは命令またはマイクロ命令ステップ
が、あるステージまたはレジスタ上に存在することを表
わしている。ａは例外を発生せず順次上段のステージか
ら下段のステージへとパイプラインを流れてい（。ｂは
ａに後続する命令またはマイクロ命令ステップであり、
例外を発生し、例外割出制御を受ける。第２図でｂが順
次Ａステージからパイプラインを流れてきて、Ｂステー
ジ上で先行制御ユニット１により例外が報告され、第１
図のエンコーダ４０で例外代表Ｖ、と例外コードＣＩＯ
〜Ｃ０が生成され、第２図のクロックｔ４でフリップフ
ロップ７０をリセットすると共に、例外代表Ｖ、と例外
コードＣＩＯ〜Ｃ！ｌ！をレジスタ５０に伝達する。レ
ジスタ５１が保持する例外代表Ｖ、はクロックｔ、〜ｔ
！ｌに同期して順次レジスタ５２．５３．５４．５５と
ステージを進む。

また第１図の演算ユニット３で検出した例外は抑止タイ
プと完了タイプに分類して、それぞれ、信号線３００．
３０１を介して例外割出制御ユニットのエンコーダ４１
．４２に報告される。ここで演算ユニット３で検出する
例外の要因数は簡略のため抑止タイプ４要因、完了タイ
プ４要囚の合わせて８要囚とする。したがって信号線３
００゜３０１は４本づつ必要となる。抑止タイプと完了
タイプの要因数はそれぞれ４であるから、エンコーダ４
１．４２はそれぞれ４要囚のプライオリティをとり２ビ
ツトのコードに変換し４要因の論理和をとる機能を有す
る。ここで抑止タイプの４つの例外要因をそれぞれプラ
イオリティの高い順に１、〜■、と称し、エンコーダ４
１の検出する例外検出信号（例外代表）をＶ、とし、完
了タイプの４つの例外要因をそれぞれプライオリティの
高い順にＪ０〜Ｊ、と称し、エンコーダ４２の検出する
例外検出信号（例外代表）をｖＪとすると、Ｖ　ｌ”　
Ｉ　ｏ　＋　Ｉ　＋　＋　Ｉ　ｚ　＋　Ｉ　ｓＶ　Ｊ　
＝　Ｊ　ｏ　＋　Ｊ　Ｉ＋　Ｊ　ｔ　＋　Ｊ　ｓである
。ここで＋は論理和を示す。エンコーダ４１．４２の発
生する例外コードはそれぞれ４要囚を表現できればよい
から２ビツトのコードとなる。

この２ビツトのそれぞれのコードＣｌ６１　　Ｃｆｌま
たはＣ４゜ｌ　　ＣＪＩとそれぞれの例外要因Ｉ０〜■
３またはＪ０〜Ｊ、とそれぞれの例外代表ｖ１またはＶ
。

との関係は表２または次頁の表３の真理値表で表わされ
る。

エンコーダ４１または４２で演算ユニット３の例外要因
を検出すると、例外代表Ｖ、またはｖＪでセット状態「
１」のフリップフロップ７０をリセット「０」する。こ
こでは先行制御ユニット１で例外は検出されずフリップ
フロップ７０はセット状態であったとする。エンコーダ
４１または４２で検出された例外コードＣ１゜Ｉ　　Ｃ
１１又はＣ５゜、Ｃ１゜はそれぞれ信号線４１１，４２
１を介して選択器６２に与えられる。選択器６２の選択
信号を８３とすると、ここでＳ　３　”’　Ｖ　Ｉである。

エンコーダ４１と４２のそれぞれの例外代表ｖＩと■、
との論理和をとった演算ユニット３検出例外代表をＶＩ
Ｊとすれば、ｖＩ、−ｖ１＋ｖＪ＋は論理和を示す、この演算ユニット３検出例外代表Ｖ
ＩＪと選択器６２の出力する演算ユニット３検出例外コ
ードＣＩＪ。〜ＣＩＪＩは第３図のタイムチャートで示
すようにクロックｔ、でレジスタ５６に確定する。

レジスタ５６が保持する例外代表と例外コードはそれぞ
れ■。＋Ｃａ。〜Ｃａｔと称する。保持し伝達する信号
の内容を次に示す。ただしＲＧはレジスタを表わす。

ＲＧ　５６　：　ＶｅｎＣｃｏＣａ＋Ｃｃｚ　、　Ｇス
ｆ−’；　ＲＧ第３図でａ　ｗ　ｈは命令またはマイク
ロ命令ステップが、あるステップまたはレジスタ上に存
在することを表わしている。ａは例外を発生せず順次上
段のステージから下段のステージへとパイプラインを流
れていく。ｂはａに後続する命令またはマイクロ命令ス
テップであり、演算例外を発生し、例外割出制御を受け
る。第３図でｂが順次Ａステージからパイプラインを流
れてきて、Ｆステージ上において演算ユニット３により
例外が報告され、第１図のエンコーダ４１または４２で
例外代表■１またはｖＪと例外コードＣ＋ｏ＋　ｃｌｌ
またはＣ４゜。

ＣＪＩが生成され、第２図のｔ８でフリップフロップ７
０をリセットすると共に、例外代表ＶＩＪと例外コード
ＣＩＪ。〜ＣＩＪ！をレジスタ５６に伝達する。例外代
表ＶＩＪは同時に微分されレジスタ５７に送られる。こ
こでレジスタ５７に与えられる例外代表ｖＩＪを微分し
た信号ｄＶｆｘは、ｄＶ＋ａ＝Ｖ＋ａ・Ｖａｎである。レジスタ５７の保持する例外代表信号をｖ、、
と称する。保持し伝達する信号の内容を次に示す。

レジスタ５７　：ｚ、　　Ｇステージレジスタレジスタ
５０が保持する例外コードｃｅｏ〜ｃｅｚとレジスタ５
６が保持する例外コードＣＧ０〜ＣＧｔは選択器６１で
選択される。

選択器６１は、先行制御ユニット１で検出しエンコーダ
４０でコード化した例外コードと演算ユニット３で検出
しエンコーダ４１または４２でコード化した例外コード
とを選択し識別する機能をもつ。選択器６１の選択信号
をＳとすれば、である。ここで選択信号Ｓはレジスタ５
６が保持する例外代表■πである。即ちＳ＝Ｖ品である
。

選択器６１は３ビツトと３ビツトのコードを識別するた
め４ビツトの出力を有する。この４ビツトの最上位ビッ
トは先行制御ユニット１検出例外と演算ユニット３検出
例外とを識別するビットで、ｒＯＪのとき先行制御ユニ
ット１検出例外、「１」のとき演算ユニット３検出例外
とする。選択器６１が出力する４ビツトの例外コードを
００〜Ｃ３と称する。選択器６１の出力する４ビツトの
例外コード００〜Ｃ３と先行制御ユニット１の検出する
例外要因Ｐ０〜Ｐ、と演算ユニット３の検出する例外要
因■。〜１．．Ｊ、〜Ｊ３との関係を次頁の表４に示す
。

選択器６１が出力する４ビツトの例外コード００〜Ｃ３
は信号線６１０を介して演算ユニット３に接続されてい
て例外処理マイクロ命令が参照できるようにしである。

レジスタ５５と５７の保持する例外代表ｖ６．とｖｏは
論理和をとりレジスタ５８の入力信号となる。

レジスタ５８は１ビツトのＨステージ上のレジスタで、
このレジスタ５８の保持する信号をＳＳＳとする。保持
し伝達する信号の内容を次に示す。

レジスタ５　Ｂ　：ｔ＝＋　　、　Ｈステージレジスタ
レジスタ５８が保持する信号ＳＳＳは、選択器６０が選
択する例外処理を行うマイクロ命令ルーチンの第１ステ
ツプの特定のマイクロ命令語のアドレスを選ぶよう指示
し、このアドレスを制御記憶ユニット２のアドレスレジ
スタ２１に与え、またレジスタ５９の入力信号ともなる
。

レジスタ５９は１ビツトのＡステージ上のレジスタで、
このレジスタ５９の保持する信号をｓｓｑとする。保持
し伝達する信号の内容を次に示す。

レジスタ５９　＝ｌ工Ｉ　、Ａステージレジスタレジス
タ５９が保持する信号Ｓ５９は、アドレスレジスタ２１
が保持する例外処理を行うマイクロ命令ルーチンの第１
ステツプの特定のマイクロ命令のアドレスに対応するマ
イクロ命令を制御記憶レジスタ２２に与え、第２ステツ
プのマイクロ命令のアドレスをアドレスレジスタ２１に
与えると共に、リセット状態のフリップフロップ７０を
セット状態にし、制御記憶ユニット２を有効とし、例外
処理マイクロ命令ルーチンを起動し、例外処理を行う。

フリップフロップ７０の保持する信号は制御記憶ユニッ
ト２の有効、無効状態を示し、「１」で有効状態、「０
」で無効状態である。この信号をｒＶＪと称する。フリ
ップフロップ７０のリセット信号をＲ３Ｔとすると、Ｒ３Ｔ＝Ｖ、＋Ｖ、。

であり、例外が検出されるとリセットされる。またフリ
ップフロップ７０のセット信号をＳＥＴとすると、５ＥＴ＝Ｓ％？である、制御記憶レジスタ２２に例外処理を行う第１ス
テツプのマイクロ命令が確定すると同時にフリップフロ
ップ７０はセットされる。

レジスタ５１〜５５．５７．５８．５９のホールド信号
は常に「０」で、０クラツプしである。

アドレスレジスタ２１のホールド信号Ｈ２ｌは、ＨＨ＝
　Ｖ　＋　Ｓ＄１１　＋　５５９である。制御記憶レジ
スタ２２のホールド信号Ｈ０は、Ｈ，、＝　Ｖ　＋　ｓｓ’ｔである。

選択器６０の選択信号を３０，３１とすると、次表のよ
うになる。

先行制御ユニット１から信号線１０１を介して送出され
る命令に対応する第１ステツプのマイクロ命令のアドレ
スを選択指示する信号をｒＦＪとすると、５Ｏ＝ＳｓｓＳＬ＝Ｆである。

上記表示で示している３０，５１＝Ｏ，Ｏのときの分岐
先アドレスとは、アドレスレジスタ２１が保持するマイ
クロ命令アドレスに対応する制御記憶２０に格納されて
いるマイクロ命令の分岐先アドレスで、ｓｏ、５ｉ−ｏ
、ｔのときの命令第１アドレスとは、先行制御ユニット
１が制御記憶ユニット２に送出する命令に対応するマイ
クロ命令の第１ステツプのアドレスであり、Ｓｏ、３１
＝１．０の例外処理第１アドレスとは、例外処理を行う
マイクロプログラムの第１ステツプのマイクロ命令のア
ドレスであり固定値である。

第２図は先行制御ユニット１が検出した中断タイプの例
外割出動作を示す。例外を発生した命令またはマイクロ
命令すはクロックサイクルｔ４からＣステージ上でホー
ルドされ、演算ユニット３のＣステージ上に存在するｂ
はレジスタ５５が保持するＣステージ上の例外代表ＶＧ
Ｏによりクロックサイクルｔ、でクリアされてしまい無
効となる。

またＡステージ、Ｂステージ上のＣとｄは例外処理を行
うマイクロ命令ＥＸＯ，ＥＸＩを強制的に設定すること
により無効となってしまう。第２図は、ａのみ実行され
、ａに後続するｂ以降は全て無効となり例外処理を行う
マイクロ命令に処理が渡ることを示している。

第３図は演算ユニット３が検出した抑止タイプの例外割
出動作を示す。例外を発生した命令またはマイクｄ命令
すはＦステージで検出され、フリップフロップ７０はク
ロックサイクルｔｌＩでリセット状態となる。また制御
記憶ユニット２と演算ユニット３のＣステージは、フリ
ップフロップ７０がリセットされることによりホールド
状態となる。演算ユニット３のＣステージ上に存在する
ｆは、クロックサイクルｔ、でレジスタ５７が保持する
Ｃステージ上の例外代表Ｖｌｉ１により、クロックサイ
クルｔ、でクリアされてしまい無効となる。

またＡステージ、Ｂステージ上のｈとｇは例外処理を行
うマイクロ命令ＥＸＯ，ＥＸＩを強制的に設定すること
により無効となってしまう。

クロックサイクルｔ８のとき演算ユニット３のＤステー
ジ、Ｅステージ、Ｆステージに存在するｅ、ｄ、ｃはホ
ールドされることなくパイプラインを流れてしまう。演
算ユニット３で検出したｂの例外は抑止タイプだから、
例外を発生したｂとｂに後続するｃ、ｄ、ｅは無効とし
なければならない。そこです、　　ｃ、　　ｄ、　　ｅ
がＣステージ上に存在するクロックサイクルｔ、〜ｔｌ
ｌの間レジスタ６１が保持する更新指示を無効にしなけ
ればならない。この信号はレジスタ６５が保持する更新
抑止であり、クロックサイクルｔ、〜ｔ、はレジスタ８
５が更新抑止状態を示すことによりレジスタ６２の更新
を無効とする。この動作によりａに後続するｂ以降を全
て無効とすることができる。

第４図は演算ユニット３が検出した完了タイプの例外割
出動作を示す。例外を発生した命令またはマイクロ命令
すはＦステージで検出される。第３図の抑止タイプの例
外割出動作との違いは、例外を発生したｂの更新動作を
抑止タイプの例外では無効としたが、完了タイプの例外
では有効とすることである。第４図のクロックサイクル
ｔ６においてレジスタ８５の更新抑止信号は無く、ｂの
更新動作は実行され、クロックサイクルｔ９のレジスタ
８２はｂによって更新されたことを示している。すなわ
ち完了タイプの例外では、例外を発生したｂの更新動作
は実行し、ｂに後続するＣ以降を無効とする。

第１図のレジスタ８３．８４．８５は更新抑止のための
１ビツトのレジスタで、レジスタ８３゜８４の保持する
信号をＨｏ、Ｈ＋とすれば、レジスタ８５の入力信号Ｈ
Ｐは、ＨＦ＝Ｈ６＋Ｈ１＋Ｖｔ＋Ｖａ＋である。ただし＋は論理和を示す。レジスタ８５の保持
する更新抑止信号をＳとし、レジスタ８１の保持する更
新指示をＷとすれば、レジスタ８２のホールド信号Ｈ８
□は、Ｈ６２＝τ丁Ｗである。

レジスタ８０，８１．８３〜８５のホールド条件は常に
「０」で、「０」にクランプしである。

レジスタ８０〜８５の形式は、レジスタ８０：　四＝＝口　、Ｇステージレジスタレジ
スタｓｉ：　　口買コ　　、ｃステージレジスタレジス
タ８２：　　匹＝＝口　、Ｈステージレジスタレジスタ
８３：　ロ■「コ　、Ｆステージレジスタレジスタ８４
：　　［亘＝コ　、Ｆステージレジスタレジスタ８５：
　口■＝コ　、Ｇステージレジスタである。ただしレジ
スタ８０．８１のｉは任意値で次る。

〔発明の効果〕

以上説明したように本発明は、例外情報を検出する先行
制御ユニットと、この先行制御ユニットの指示により動
作しうる制御記憶ユニットと、演算例外を検出する演算
ユニットと、パイプラインの複数のステージで検出され
る例外の種類を複数のグループに分類してコード化し９
例外情報をステージに同期して管理することにより例外
を発生した命令に後続する命令のレジスタ更新動作ある
いは例外を発生した命令およびその命令に後続する命令
とのレジスタ更新動作を選択的に無効とし、制御記憶ユ
ニットの特定の例外処理ルーチンを起動する例外割出制
御ユニットとを設けることにより、クロックサイクルの
高速化に伴ってバイブラインのステージ数を増加しても
、命令とこの命令の例外情報との同期を乱すことなく例
外情報を管理し、例外の種類を複数のグループに分類す
ることにより効率よ（特定の例外処理を行うマイクゝ　
ロブログラムを起動し例外処理を行うことができる効果
がある。

【図面の簡単な説明】

第１図は本発明に係わる情報処理装置の一実施例を示す
系統図、第２図は先行制御ユニットで例外を検出した時
の例外割出制御を示すタイムチャート、第３図は演算ユ
ニットで抑止タイプの例外を検出した時の例外割出制御
を示すタイムチャート、第４図は演算ユニットで完了タ
イプの例外を検出した時の例外割出制御を示すタイムチ
ャートである。１・・・・先行制御ユニット、２・・・・制御記憶ユニ
ット、３・・・・演算ユニット、２０・・・・制御記憶
、２１・・・・アドレスレジスタ、２２・・・・制御記
憶レジスタ、４０．４１・・・・エンコーダ、５０〜５
９．８０〜８５・・・・レジスタ、６０〜６２・・・・
選択器、７０・・・・フリップフロップ、１００〜”１
０２，２００、　２０１．　２１０．　２２０．　３０
０〜３０３．４００〜４０３．　４１０〜４１２．　４
２０．　４２１、５００〜５０２．　５１０．　５２０
．　５３０．　５４０、　５５０．　５６０〜５６３．
　５７０．　５７１、　５８０．　５９０．　６００．
　６１０．　７００．　８００、　８１０．　８１１．
　８２０．　８３０．　８４０．８４１．８５０・・・
・信号線。

Claims

【特許請求の範囲】

命令の同じサイクルが重複しないように時間的にずらし
て一連の複数の命令を重なるように処理していくパイプ
ライン制御方式の情報処理装置において、命令のフェッ
チ、この命令の解読、この命令のオペランドフェッチ、
この命令の命令フェッチとオペランドフェッチに関する
例外の検出を行う先行制御ユニットと、この先行制御ユ
ニットの指示により動作しうる制御記憶ユニットと、こ
の制御記憶ユニットによって制御され演算を実行し、そ
の演算により発生する演算例外を検出する演算ユニット
と、前記先行制御ユニットと演算ユニットから報告され
パイプラインの複数のステージで検出される例外の種類
を複数のグループに分類してコード化し、例外情報をス
テージに同期して管理することにより例外を発生した命
令に後続する命令のレジスタ更新動作あるいは例外を発
生した命令およびその命令に後続する命令とのレジスタ
更新動作を選択的に無効とし、前記制御記憶ユニットの
特定の例外処理ルーチンを起動する例外割出制御ユニッ
トとを備え、前記例外処理ルーチンにコード化した例外
情報を与えることを特徴とする情報処理装置。