JPS61283163A - Semiconductor memory device - Google Patents

Semiconductor memory device

Info

Publication number
JPS61283163A
JPS61283163A JP60125544A JP12554485A JPS61283163A JP S61283163 A JPS61283163 A JP S61283163A JP 60125544 A JP60125544 A JP 60125544A JP 12554485 A JP12554485 A JP 12554485A JP S61283163 A JPS61283163 A JP S61283163A
Authority
JP
Japan
Prior art keywords
fuse
memory cell
shape
row
cell column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60125544A
Other languages
Japanese (ja)
Inventor
Shuji Murakami
修二 村上
Hiroshi Shinohara
尋史 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60125544A priority Critical patent/JPS61283163A/en
Publication of JPS61283163A publication Critical patent/JPS61283163A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enhance the melting probability of a fuse even if a melting point is displaced by forming the shape of each fuse in a redundancy circuit in two folded line shape of different angle directions or arcuate shape. CONSTITUTION:The shape of a fuse 11 is formed of at least two or more folded line shape of different angle directions, i.e., formed in folded line shape of fuse links 11a-11d. When the fuse 11 is melted, coordinates is fixed by detecting an alignment mark, melting points 13a-13d disposed at the midpoint of the links 11a-11d are decided and melted. If the positions of the points 13a-13d are, for example, displaced in the direction and at the distance designated by a vector 14 due to the detecting error of the mark, the links 11a-11c are not melted because of not along the direction and distance of the same vector 14 due to the displacement, but the link 11d is melted along this. Thus, the fuse 11 being an object can be always melted without fail.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は冗長回路を含む半導体記憶装置に関し、ざら
に詳しくは不良メモリセルを含む正規メモリセル列(ま
たは行)と予備メモリセル列(または行)との置換を行
なうためのヒユーズの形状改良に係るものである。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a semiconductor memory device including a redundant circuit, and more specifically, a normal memory cell column (or row) including a defective memory cell and a spare memory cell column (or row) including a defective memory cell. This relates to an improvement in the shape of the fuse in order to replace the

〔従来の技術〕[Conventional technology]

従来例によるこの種の冗長回路を含む半導体記憶装置お
よびそのヒユーズの形状を第2図および第3図に示す。
A conventional semiconductor memory device including this type of redundant circuit and the shape of its fuse are shown in FIGS. 2 and 3.

すなわち、これらの第2図および第3図において、符号
1は正規メモリセル列または行C以下。
That is, in FIGS. 2 and 3, the reference numeral 1 indicates the normal memory cell column or row C and below.

列とする)、2は予備メモリセル列または行(以下1列
とする)、3は前記正規メモリセル列1を不活性化する
ためのヒユーズ部、4は前記予備メモリセル列2を活性
化し、かつ前記ヒユーズ部3の切断によって不活性化さ
れた正規メモリセル列のアドレスを設定するための、複
数個のヒユーズ部を含む置換回路、5は周辺回路、8は
アライメント・マークで、予備メモリセル列2.ヒユー
ズ部3および置換回路4によって、いわゆる、冗長回路
を構成しており、また7は冗長回路内でのヒユーズ部3
のヒユーズ、8はその配線、3はその切断ポイント、1
0.10はこれらのコンタクトであって、ヒユーズ7は
コンタクト10.10間を最短距離で結ぶ直線形状に形
成されている。
2 is a spare memory cell column or row (hereinafter referred to as 1 column); 3 is a fuse portion for inactivating the normal memory cell column 1; and 4 is a fuse portion for activating the spare memory cell column 2. , and a replacement circuit including a plurality of fuse parts for setting the address of the regular memory cell column inactivated by cutting the fuse part 3; 5 is a peripheral circuit; 8 is an alignment mark; Cell row 2. The fuse section 3 and the replacement circuit 4 constitute a so-called redundant circuit, and 7 is the fuse section 3 in the redundant circuit.
fuse, 8 is its wiring, 3 is its cutting point, 1
0.10 are these contacts, and the fuse 7 is formed in a straight line shape connecting the contacts 10 and 10 at the shortest distance.

しかしてこの従来例での回路構成においては、正規メモ
リセル列1中に不良メモリセルが発見された場合、この
該当不良メモリセルを含む正規メモリセル列を、これに
直列接続されたヒユーズ部3の切断により不活性化させ
、ついで置換回路4内での少なくとも1本以上のヒユー
ズ部を切断して、予備メモリセル列2を活性化し、かつ
そのアドレスを設定することにより、さきの不活性化さ
れた正規メモリセル列と置換して不良救済をなすように
しているのである。
However, in the circuit configuration of this conventional example, when a defective memory cell is found in the normal memory cell column 1, the normal memory cell column containing this defective memory cell is connected to the fuse section 3 connected in series thereto. Then, by cutting at least one fuse in the replacement circuit 4, activating the spare memory cell column 2, and setting its address, the previous inactivation is performed. This is to replace the defective memory cell column with a normal memory cell column.

そしてこの構成にあって、前記ヒユーズ部3ならびに置
換回路4内のヒユーズ部でのヒユーズ7は、第3図から
明らかなように直線的な形状をしていて、その切断ポイ
ント9は1箇所であり、かつまたこの切断ポイント9は
、第2図でのアライメント・マーク6の検知により、そ
の座標系を固定的に決め得るようになっている。
In this configuration, the fuse section 3 and the fuse 7 in the fuse section in the replacement circuit 4 have a linear shape, as is clear from FIG. 3, and the cutting point 9 is at one location. 2, and the coordinate system of this cutting point 9 can be fixedly determined by detecting the alignment mark 6 in FIG.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、このような従来例による半導体記憶装置
の回路構成では、ヒユーズ7を切断する場合、アライメ
ント・マーク6の検知の際の誤差によって、切断ポイン
ト9の位置にずれを生ずる可能性があり、このずれがヒ
ユーズ7の長手方向に直交する方向であるときには、切
断不良を起す確率が高くなるという問題点を有するもの
であった。
However, in such a circuit configuration of a conventional semiconductor memory device, when cutting the fuse 7, there is a possibility that the position of the cutting point 9 may shift due to an error in detecting the alignment mark 6. If the deviation is in a direction perpendicular to the longitudinal direction of the fuse 7, there is a problem in that there is a high probability of cutting failure.

従ってこの発明の目的とするところは、切断ポイント8
に何れの方向のずれを生じたとしても、ヒユーズ7の切
断確率を高め得るようにして、切断不良率を低減できる
ようにした。この種の半導体記憶装置を提供することで
ある。
Therefore, the object of this invention is to
Even if a deviation occurs in any direction, the probability of cutting the fuse 7 can be increased, and the rate of defective cutting can be reduced. An object of the present invention is to provide a semiconductor memory device of this type.

〔問題点を解決するための手段〕[Means for solving problems]

前記目的を達成するために、この発明に係る半導体記憶
装置は、冗長回路内の各ヒユーズの形状を、相互に角度
方向の異なる少なくとも2本以上の折れ線形状、もしく
は円弧形状にしたものである。
In order to achieve the above object, in the semiconductor memory device according to the present invention, each fuse in the redundant circuit has a shape of at least two or more polygonal lines or an arc shape having mutually different angular directions.

〔作   用〕[For production]

この発明では、冗長回路内の各ヒユーズの形状を、相互
に角度方向の異なる少なくとも2本以上の折れ線形状、
もしくは円弧形状にした覧めに、ヒユーズを切断する場
合、アライメント・マークの検知の際の誤差によって、
切断ポイントの位置が、任意の一方向に成る間隔だけず
れを生じたとしても、そのずれの方向に最も近い部分を
切断し得る確率を高め、これによってヒユーズの切断不
良率を低減できるのである。
In this invention, each fuse in the redundant circuit has a shape of at least two or more polygonal lines having mutually different angular directions.
Or, if you cut the fuse in an arc shape, the error in detecting the alignment mark may cause
Even if the position of the cutting point deviates by an interval in one arbitrary direction, the probability of cutting the part closest to the direction of the deviation is increased, thereby reducing the rate of defective fuse cutting.

〔実 施 例〕〔Example〕

以下、この発明に係る半導体記憶装置の実施例につき、
第1図(a) 、 (b)を参照して詳細に説明する。
Examples of the semiconductor memory device according to the present invention will be described below.
This will be explained in detail with reference to FIGS. 1(a) and 1(b).

第1図(a) 、 (b)は各別の実施例による冗長回
路内のヒユーズ形状をそれぞれに示す平面説明図であり
、これらの実施例各図において前記第2図。
FIGS. 1(a) and 1(b) are explanatory plan views showing the shapes of fuses in redundant circuits according to different embodiments, respectively.

第3図従来例と同一符号は同一または相当部分を示^す
る。
The same reference numerals as in the conventional example in FIG. 3 indicate the same or corresponding parts.

まず第1図(a)実施例においては、前記ヒユーズ部3
を構成するヒユーズ11の形状を、相互に角度方向がそ
れぞれに異なる少なくとも2本以上の折れ線形状、すな
わちこ−では、斜め左方々向へのヒユーズリンクlla
、平行方向へのヒユーズリンクllb、斜め右方々向へ
のヒユーズリンクtic、直交方向へのヒユーズリンク
lidからなる折れ線形状に形成したものである。
First, in the embodiment shown in FIG. 1(a), the fuse portion 3
The shape of the fuse 11 constituting the fuse 11 is defined as the shape of at least two or more broken lines having mutually different angular directions, that is, in this case, a fuse link lla diagonally to the left.
, fuse link llb in the parallel direction, fuse link tic in the diagonal right direction, and fuse link lid in the orthogonal direction.

そしてこの第1図(a)実施例では、ヒユーズ11を切
断する場合、従来例と同様に7ライメント・マーク6の
検知により座標系を固定し、ヒユーズリンクllaない
しlidの中点に位置する切断ポイン)13aないし1
3dを決定し、これらの各点13aないし13dを順次
に切断するが、このときアライメント・マーク6の検知
誤差によって、切断ポイント13aないし13dの位置
が、例えばベクトル14に示す方向および距離だけずれ
たとすると、このずれによりヒユーズリンクlla、I
To、llcは、同ベクトル14の方向、距離に沿わな
いために切断されないが、これに沿うヒユーズリンクl
idが切断され、結果として目的とするヒユーズ11の
切断を必ず実行し得るのである。
In the embodiment shown in FIG. 1(a), when cutting the fuse 11, the coordinate system is fixed by detecting the 7-alignment mark 6 as in the conventional example, and the cutting is located at the midpoint of the fuse link lla or lid. Point) 13a to 1
3d is determined and each of these points 13a to 13d is sequentially cut. At this time, if the positions of the cutting points 13a to 13d are shifted by the direction and distance shown by the vector 14 due to a detection error of the alignment mark 6, for example, Then, due to this shift, fuse links lla and I
To, llc are not cut because they do not follow the direction and distance of the same vector 14, but the fuse link l along this
ID is disconnected, and as a result, the intended disconnection of the fuse 11 can be carried out without fail.

また第1図(b)実施例においては、ヒユーズ部3を構
成するヒユーズ12の形状を、円弧状のヒユーズリンク
12aにより形成したもので、この場合にも前例と同様
の作用、効果を達成し得るのである。
Furthermore, in the embodiment shown in FIG. 1(b), the shape of the fuse 12 constituting the fuse portion 3 is formed by an arc-shaped fuse link 12a, and in this case as well, the same functions and effects as in the previous example can be achieved. You get it.

〔発明の効果〕〔Effect of the invention〕

以上詳述したようにこの発明によれば、冗長回路内の各
ヒユーズを切断ポイントから切断し得るようにした構成
において、各ヒユーズの形状を、相互に角度方向の異な
る少なくとも2本以上の折れ線形状、もしくは円弧形状
にしたので、たとえ切断ポイントが任意の一方向にずれ
ることがあっても、そのずれ方向をヒユーズ形状により
カバーできて、少なくとも一部を切断し得る確率が高く
なり、ヒユーズの切断不良を改善できるもので、これに
より冗長回路でのプログラミングミスを減少し得て、装
置の信頼性を格段に向上できるのである。
As detailed above, according to the present invention, in a configuration in which each fuse in a redundant circuit can be cut from a cutting point, each fuse is shaped into at least two or more polygonal lines having mutually different angular directions. Or, since it has an arc shape, even if the cutting point deviates in one arbitrary direction, the direction of deviation can be covered by the fuse shape, increasing the probability of cutting at least part of the fuse. This can improve defects, thereby reducing programming errors in redundant circuits and significantly improving device reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)、(b)はこの発明に係る半導体記憶装置
の各別の実施例による冗長回路内のヒユーズ形状をそれ
ぞれに示す平面説明図であり、また第2図は一般的な半
導体記憶装置の概要を示す回路ブロック図、第3図は同
上従来例による冗長回路内のヒユーズ形状を示す平面説
明図である。 l・・・・正規メモリセル列(または行)、2・・・・
予備メモリセル列(または行)、3・・・・ヒユーズ部
、4・・・・置換回路、5・・・・周辺回路、6・・・
・アライメント自マーク、11.12・・・・ヒユーズ
、13aないし13d・・・・切断ポイント。 代理人  大  岩  増  雄 第1図(Q) 第2図 第3図 手続補正書(自発)
FIGS. 1(a) and 1(b) are plan explanatory views showing the shapes of fuses in redundant circuits according to different embodiments of the semiconductor memory device according to the present invention, and FIG. FIG. 3 is a circuit block diagram showing an outline of the storage device, and FIG. 3 is an explanatory plan view showing the shape of a fuse in a redundant circuit according to the conventional example. l... Regular memory cell column (or row), 2...
Spare memory cell column (or row), 3...Fuse section, 4...Replacement circuit, 5...Peripheral circuit, 6...
- Alignment own mark, 11.12...fuse, 13a to 13d...cutting point. Agent Masuo Oiwa Figure 1 (Q) Figure 2 Figure 3 Procedural amendment (voluntary)

Claims (1)

【特許請求の範囲】[Claims]  正規メモリセル列(または行)と、予備メモリセル列
(または行)と、前記正規メモリセル列(または行)中
に不良メモリセルがあつたときに、この不良メモリセル
を含む正規メモリセル列(または行)を前記予備メモリ
セル列(または行)に置換する手段と、この置換切換え
を実行するための各ヒューズ部とを備え、前記各ヒュー
ズ部の座標系を、アライメント・マークの検知により固
定し、所期の切断ポイントから切断して切換えし得るよ
うにした冗長回路を含む半導体記憶装置において、冗長
回路内の前記ヒューズの形状を、相互に角度方向の異な
る少なくとも2本以上の折れ線形状、もしくは円弧形状
にしたことを特徴とする半導体記憶装置。
A normal memory cell column (or row), a spare memory cell column (or row), and when a defective memory cell is found in the normal memory cell column (or row), a normal memory cell column containing the defective memory cell. (or row) with the spare memory cell column (or row), and each fuse section for executing this replacement switching, the coordinate system of each of the fuse sections is determined by detecting an alignment mark. In a semiconductor memory device including a redundant circuit which is fixed and can be switched by cutting from a desired cutting point, the shape of the fuse in the redundant circuit is formed into the shape of at least two or more polygonal lines having mutually different angular directions. , or a semiconductor memory device characterized by having an arc shape.
JP60125544A 1985-06-10 1985-06-10 Semiconductor memory device Pending JPS61283163A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60125544A JPS61283163A (en) 1985-06-10 1985-06-10 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60125544A JPS61283163A (en) 1985-06-10 1985-06-10 Semiconductor memory device

Publications (1)

Publication Number Publication Date
JPS61283163A true JPS61283163A (en) 1986-12-13

Family

ID=14912822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60125544A Pending JPS61283163A (en) 1985-06-10 1985-06-10 Semiconductor memory device

Country Status (1)

Country Link
JP (1) JPS61283163A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536968A (en) * 1992-12-18 1996-07-16 At&T Global Information Solutions Company Polysilicon fuse array structure for integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536968A (en) * 1992-12-18 1996-07-16 At&T Global Information Solutions Company Polysilicon fuse array structure for integrated circuits

Similar Documents

Publication Publication Date Title
JP3836388B2 (en) LCD display including repair system
JP2002170844A (en) Semiconductor device
JPS61283163A (en) Semiconductor memory device
JPH05243527A (en) Bit line arrangement for integrated circuit
JP2000150821A (en) Semiconductor storage device
JP4322471B2 (en) Defect repair method for liquid crystal display substrate and defect repair apparatus used therefor
JPS6084028A (en) Communication equipment
WO2023185882A1 (en) Layout construction method and system for semiconductor qubit layout, medium, and device
JPH02180051A (en) Semiconductor ic device
JPH0454607A (en) Branch line printed board for numerical controller
JPH01163673A (en) Rupture detection structure for semiconductor device
KR20100099885A (en) Fuse for use in high-integrated semiconductor device
JPH06252268A (en) Semiconductor device
JPH04215224A (en) Circuit breaking fuse for ic chip with redundant circuit
JPS62156833A (en) Manufacture of semiconductor device
JPH0343836A (en) Vectored interruption control system
KR100277931B1 (en) Repair system for liguid crystal display and method for liguid crystal display using the same
JP2001034891A (en) Method and device for detecting abnormal indication of traffic signal
JPS6313345A (en) Semiconductor device
JPS62140155A (en) Automatic switching circuit for data bus of device
JPH0512945U (en) Disk system
JPH0559616B2 (en)
JPH0433355A (en) Wiring method for semiconductor integrated circuit
JPS6216693Y2 (en)
JPS6152706A (en) Numerical control device