JPS61275985A - Image information reproducing device - Google Patents

Image information reproducing device

Info

Publication number
JPS61275985A
JPS61275985A JP60117763A JP11776385A JPS61275985A JP S61275985 A JPS61275985 A JP S61275985A JP 60117763 A JP60117763 A JP 60117763A JP 11776385 A JP11776385 A JP 11776385A JP S61275985 A JPS61275985 A JP S61275985A
Authority
JP
Japan
Prior art keywords
data
series
area
supplied
scroll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60117763A
Other languages
Japanese (ja)
Inventor
Osamu Hamada
修 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60117763A priority Critical patent/JPS61275985A/en
Publication of JPS61275985A publication Critical patent/JPS61275985A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Processing Or Creating Images (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To prevent the generation of waiting time during a scroll operation by displaying a display area smaller than an area of the data, making access to one or both of an X series and a Y series to obtain a supplemental data and performing the scroll operation. CONSTITUTION:By a signal form an input device 13, a scroll direction is detected and when it is a vertical direction, block numbers of the data to be supplied upward or a downward from the present display area are obtained, the data in an X series recorded in an area 20X of a compact disk 1 is sought and the reproduced data is transferred to a graphic display processor 9. When the scroll direction is a horizontal direction, the number of the block of the data to be supplied rightward or leftward is obtained, the data in a Y series recorded in an area 20Y is sought and the reproduced data is transferred to the processor 9. When the scroll direction is oblique, similarly to the vertical and horizontal scrolling, the supplemental data are reproduced and transferred to the processor 9. During a horizontal blanking period, the data are written in a non-display area of the image memory.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば光ディスクを利用して、ディジタル
画像信号の記憶及びその再生を行うのに通用される画像
情報再生装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image information reproducing apparatus commonly used for storing and reproducing digital image signals using, for example, an optical disk.

〔発明の概要〕[Summary of the invention]

この発明は、地図等の画像情報を光ディスクに記録し、
この画像情報を再生する画像情報再生装置において、画
像情報を(N X M)個のブロックにモザイク状に分
割し、X方向に連続するモザイクからなるX系列と、Y
方向に連続するモザイクからなるY系列とを分離して再
生可能なように記録しておき、データの領域より小さい
表示領域を表示し、X系列及びY系列の一方又は両方を
アクセスして補充データを得ることにより、上下、左右
又は斜めに高速にスクロール動作を行うようにしたもの
である。
This invention records image information such as a map on an optical disc,
An image information reproducing device that reproduces this image information divides the image information into (N x M) blocks in a mosaic pattern, and divides the image information into an
The Y series, which consists of a mosaic continuous in the direction, is separated and recorded so that it can be played back, and a display area smaller than the data area is displayed, and one or both of the X series and Y series can be accessed to create supplementary data. By obtaining these values, scrolling operations can be performed at high speed vertically, horizontally, or diagonally.

〔従来の技術〕[Conventional technology]

ディジタルオーディオ信号をディスクのトランクのピッ
ト及びランドとして記録するコンパクトディスクが知ら
れている。このコンパクトディスりに、静止画データ、
圧縮されたオーディオデータ、ディジタルデータ等を記
憶し、大容量ファイルとして用いることが考えられてお
り、そのためのデータフォーマットが提案されている。
Compact discs are known that record digital audio signals as pits and lands on the trunk of the disc. Still image data,
It has been considered to store compressed audio data, digital data, etc. and use it as a large-capacity file, and data formats for this purpose have been proposed.

このデータフォーマットは、2316バイトを1ブロツ
クとしてランダムアクセスできる。この1ブロツクを連
続読み出しする場合には、1/75秒毎に1ブロツクの
読み出しができる。しかし、ランダムにブロックをアク
セスする場合には、1秒前後のシーク(seek)タイ
ムを必要とする。
This data format allows random access with 2316 bytes as one block. When reading one block continuously, one block can be read every 1/75 seconds. However, when randomly accessing blocks, a seek time of about 1 second is required.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

コンパクトディスクは、大容量のメモリである反面、ラ
ンダムアクセス時のシークタイムが長い。
Although compact disks have a large capacity of memory, they have long seek times during random access.

コンパクトディスクに、例えば(512X512)画素
で、1画素当たり4ビツトのグラフィックスの場合を考
える。1ブロツク中に2048バイトの画素データを用
いると、データフォーマットの1セクターとして記録で
きるデータ量は、2316バイトであるため、1個の領
域は、(512x512x4)/  (2048x8)
−64ブロツク で構成される。
Consider the case of graphics on a compact disc having, for example, (512x512) pixels and 4 bits per pixel. If 2048 bytes of pixel data are used in one block, the amount of data that can be recorded as one sector in the data format is 2316 bytes, so one area is (512x512x4)/(2048x8).
- Consists of 64 blocks.

地図などの場合には、非常に大きな画面の一部をCRT
ディスプレイに表示するウィンドウ機能が必要とされる
。しかし、上述のように記録されたコンパクトディスク
を用いる場合、任意の方向にスクロールしようとすると
、新たなデータをコンパクトディスクから補充してくる
ことになり、ランダムアクセスを頻繁に行う必要がある
。コンパクトディスクは、前述のように、シークタイム
が長いので、スクロール動作時の待ち時間が長くなって
しまう次点があった。
In the case of maps, etc., part of a very large screen can be used as a CRT.
A window function to display on the display is required. However, when using a compact disc recorded as described above, when attempting to scroll in any direction, new data is replenished from the compact disc, requiring frequent random access. As mentioned above, compact discs have a long seek time, so the runner-up is that the waiting time during scrolling operations is long.

従って、この発明の目的は、スクロール動作時の待ち時
間の発生が防止された画像情報再生装置を提供すること
にある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an image information reproducing apparatus in which waiting time during scrolling operation is prevented from occurring.

〔問題点を解決するための手段〕[Means for solving problems]

この発明は、表示しようとする画像情報をブロックB 
(m、  n)ごとに(N×M)個のモザイク状に分割
し、X方向に連続するモザイクからなるX系列とY方向
に連続するモザイクからなるY系列とを形成し、X系列
及びY系列が分離して再生可能に記録された記録媒体を
再生する画像情報再生装置において、 (J×K)個(但し、(1<J<N)(1<K<M)の
モザイクからなる表示領域を表示し、X系列及びY系列
の一方又は両方を記録媒体からアクセスして補充データ
を得ると共に、スクロール動作を行うようにしたことを
特徴とする画像情報再生装置である。
In this invention, image information to be displayed is blocked by block B.
(m, n) is divided into (N×M) mosaics to form an X series consisting of mosaics continuous in the X direction and a Y series consisting of mosaics continuous in the Y direction. In an image information reproducing device that reproduces a recording medium in which sequences are recorded separately and reproducibly, a display consisting of (J×K) mosaics (where (1<J<N) (1<K<M) This image information reproducing apparatus is characterized in that it displays an area, accesses one or both of an X series and a Y series from a recording medium to obtain supplementary data, and performs a scrolling operation.

〔作用〕[Effect]

画像情報のモザイク状に分割されたブロックのX方向の
系列(X系列)及びY方向の系列(Y系列)が1枚のコ
ンパクトディスクの異なる領域に記録される。再生時に
、上下方向にスクロールする場合には、X系列の領域か
らの・画像情仰の再生を行い、左右方向にスクロールす
る場合には、Y系列の領域からの画像情報の再生を行い
、斜め方向にスクロールする場合には、X系列及びY系
列の両者から補充する。従って、スクロールのためのラ
ンダムアクセス動作は、1回か、2回で済み、ランダム
アクセス動作を頻繁に行う必要がない。
An X-direction series (X-series) and a Y-direction series (Y-series) of blocks of image information divided into a mosaic are recorded in different areas of one compact disc. During playback, when scrolling up and down, image information is played from the X-series area, and when scrolling left and right, image information is played from the Y-series area, and diagonally. When scrolling in the direction, replenish from both the X series and the Y series. Therefore, the random access operation for scrolling only needs to be performed once or twice, and there is no need to perform the random access operation frequently.

〔実施例〕〔Example〕

以下、この発明の一実施例について図面を参照して説明
する。説明の順序は、以下に示す項目に従ってなされる
An embodiment of the present invention will be described below with reference to the drawings. The order of explanation will be according to the items listed below.

a、全体の構成 り、データの構成 C,コンパクトディスクの記録データ d、システムコントローラー2のスクロール動作の制御 e、グラフィックディスプレイプロセッサ9の説明 f、アドレス発生回路29の説明 g、スクロール回路の説明 り、変形例 a、全体の構成 第1図を参照してこの発明の一実施例の全体の構成につ
いて説明する。第1図において、1がコンパクトディス
クを示し、コンパクトディスク1は、スピンドルモータ
2により回転される。3で示す光ヘッドによりコンパク
トディスク1から再生された信号が復調回路4に供給さ
れる。
a. Overall configuration, data configuration C. Recorded data on the compact disc d. Control of scrolling operation of the system controller 2 e. Explanation of the graphic display processor 9 f. Explanation of the address generation circuit 29 g. Explanation of the scroll circuit. , Modification A, Overall Structure The overall structure of an embodiment of the present invention will be described with reference to FIG. In FIG. 1, 1 indicates a compact disk, and the compact disk 1 is rotated by a spindle motor 2. As shown in FIG. A signal reproduced from the compact disc 1 by an optical head shown at 3 is supplied to a demodulation circuit 4.

コンパクトディスク1に記録されている信号は、1ビツ
ト8シンボルを14ビツトの好ましいパターン(直流成
分が少ない)に変換するEFM変調されたものである。
The signal recorded on the compact disc 1 is an EFM modulated signal that converts 1-bit 8 symbols into a 14-bit preferable pattern (with less DC component).

従って、再生信号は、復調回路4によりEFM復調の処
理を受ける。復調回路4からのメインデータ(グラフィ
ックデータ)がエラー訂正回路5に供給され、サブコー
ド14がシステムコントローラ12に供給される。
Therefore, the reproduced signal is subjected to EFM demodulation processing by the demodulation circuit 4. Main data (graphic data) from demodulation circuit 4 is supplied to error correction circuit 5, and subcode 14 is supplied to system controller 12.

サブコードは、98フレームの周期で区切りを有し、デ
ィスクの再生制御、関連する情報の表示などに使用され
、P、Q、R,S、T、U、V。
The subcodes have divisions at a period of 98 frames and are used to control disc playback, display related information, etc., and are divided into P, Q, R, S, T, U, V.

Wの8チヤンネルを有している。現在では、Pチャンネ
ル及びQチャンネルについての規格が定まっている。P
チャンネルは、ポーズ及び音楽を示すフラグであって、
音楽で低レベル、ポーズで高レベルとされ、リードアウ
ト区間で2 Hz周期のパルスとされる。従って、この
Pチャンネルの検出及び計数を行うことによって、指定
された音楽を選択して再生することが可能となる。Qチ
ャンネルは、同種の制御をより複雑に行うことができ、
例えばQチャンネルの情報をディスク再生装置に設けら
れたマイクロコンピュータに取り込んで、音楽の再生途
中でも直ちに他の音楽に移行するなどのランダム選曲を
行うことができる。これ以外のRチャンネル〜Wチャン
ネルは、ディスクに記録されている曲の作詩者1作曲者
、その解説、詩などを表示したり、音声で解説するため
に用いられる。
It has 8 channels of W. Currently, standards have been established for the P channel and Q channel. P
A channel is a flag indicating a pause and music,
A low level is set for music, a high level is set for a pause, and a 2 Hz pulse is set for the lead-out section. Therefore, by detecting and counting the P channels, it becomes possible to select and reproduce designated music. The Q channel allows for more complex control of the same type,
For example, Q channel information can be imported into a microcomputer provided in a disc playback device, and random music selection can be performed, such as immediately switching to another piece of music even in the middle of music playback. The other R channels to W channels are used to display the composer of the music recorded on the disc, their explanations, poems, etc., and to provide audio explanations.

Qチャンネルの98ビツトのうちで、先頭の2ビツトが
シンクパターンとされ、次の4ビツトがコントロールビ
ットとされ、更に、次の4ビツトがアドレスピットとさ
れ、その後の72ビツトがデータビットとされ、最後に
エラー検出用のCRCコードが付加される。データビッ
トの72ビツト内に、トラック番号コードTNRとイン
デックスコードXとが含まれている。トラック番号コー
ドTNRは、00〜99まで変化しうるちので、インデ
ックスコードXも同様にOO〜99まで変化しうるちの
である。更に、Qチャンネルのデータとして、曲及びポ
ーズの時間を示す時間表示コードと、コンパクトディス
クのプログラムエリアの最初から最外周側の終端まで連
続的に変化する絶対時間を表示する時間表示コードとが
含まれる。
Of the 98 bits of the Q channel, the first 2 bits are used as a sync pattern, the next 4 bits are used as control bits, the next 4 bits are used as address pits, and the next 72 bits are used as data bits. , a CRC code for error detection is added at the end. A track number code TNR and an index code X are included in the 72 data bits. Since the track number code TNR can vary from 00 to 99, the index code X can similarly vary from OO to 99. Furthermore, the Q channel data includes a time display code that indicates song and pause times, and a time display code that displays an absolute time that changes continuously from the beginning of the program area of the compact disc to the end of the outermost circumference. It will be done.

これらの時間表示コードは、各々が2桁の分1秒。Each of these time display codes is a two-digit minute and second.

フレームのコードにより構成される。1秒は、75フレ
ームに分割される。ディジタルデータのように、音楽よ
り短い単位でコンパクトディスクをアクセスするために
は、上述の絶対時間に関する時間表示コードが用いられ
る。
Consists of frame code. One second is divided into 75 frames. In order to access a compact disc in units shorter than music, such as digital data, the above-mentioned time display code related to absolute time is used.

この一実施例は、メインチャンネルのデータとしてディ
ジタルデータを記録する詩に、サブコーディング信号の
Pチャンネル及びQチャンネルのデータ構成は、コンパ
クトディスクと同じものとしている。
In this embodiment, digital data is recorded as main channel data, but the data structure of the P channel and Q channel of the sub-coding signal is the same as that of a compact disc.

エラー訂正回路5により、メインディジタルデータのエ
ラー訂正がなされ、同期検出回路6に供給される。同期
検出回路6において、フレーム同期信号の検出が行われ
る。この同期検出回路6の出力が1ブロック分の容量の
バッファメモリ7及び制御回路8に供給される。
The error correction circuit 5 performs error correction on the main digital data and supplies it to the synchronization detection circuit 6. In the synchronization detection circuit 6, a frame synchronization signal is detected. The output of this synchronization detection circuit 6 is supplied to a buffer memory 7 having a capacity for one block and a control circuit 8.

また、システムコントローラ12からの制御信号がサー
ボ回路11に供給される。サーボ回路11には、スピン
ドルモータ2を線速度一定で回転させるモータサーボ回
路と光ヘッド3のフォーカシング及びトラッキングを制
御するサーボ回路と光ヘッド3のディスク径方向の移動
を制御するスレッドドライブ回路とが含まれている。シ
ステムコントローラ12に関連して入力装置13例えば
マウスが設けられている。入力装置13は、表示したい
位置にウィンドウを動かすために設けられている。
Further, a control signal from the system controller 12 is supplied to the servo circuit 11. The servo circuit 11 includes a motor servo circuit that rotates the spindle motor 2 at a constant linear velocity, a servo circuit that controls focusing and tracking of the optical head 3, and a sled drive circuit that controls the movement of the optical head 3 in the disk radial direction. include. Associated with the system controller 12 is an input device 13, such as a mouse. An input device 13 is provided to move the window to a desired display position.

システムコントローラ12で発生したスタートアドレス
18及びスクロールコマンド19が後述のグラフィック
ディスプレイプロセッサ9に供給される。グラフィック
ディスプレイプロセッサ9には、バッファメモリ7から
読み出されたディジタルデータ15と制御回路8からの
イネーブル信号16とが供給される。また、グラフィッ
クディスプレイプロセッサ9から制御回路8にリードク
ロック17が供給される。
A start address 18 and scroll command 19 generated by the system controller 12 are supplied to a graphic display processor 9, which will be described later. Graphic display processor 9 is supplied with digital data 15 read from buffer memory 7 and an enable signal 16 from control circuit 8 . Further, a read clock 17 is supplied from the graphic display processor 9 to the control circuit 8 .

グラフインクディスプレイプロセッサ9により、3原色
信号R,G、Bと水平同期信号HDと垂直同期信号VD
とが形成される。これらの信号がディスプレイ装置10
例えばRGBモニターに供給され、コンパクトディスク
1に記録されているデータの中の表示領域が表示される
The graph ink display processor 9 generates three primary color signals R, G, and B, a horizontal synchronization signal HD, and a vertical synchronization signal VD.
is formed. These signals are transmitted to the display device 10.
For example, the display area of the data supplied to the RGB monitor and recorded on the compact disc 1 is displayed.

b、データの構成 コンパクトディスク1に記録されたデータの一1部がデ
ィスプレイ装置10の画面上に表示される。
b. Data Structure A part of the data recorded on the compact disc 1 is displayed on the screen of the display device 10.

第2図は、グラフィックディスプレイプロセッサ9に設
けられている画像メモリのメモリ領域及びディスプレイ
装置10の表示領域を示している。
FIG. 2 shows the memory area of the image memory provided in the graphic display processor 9 and the display area of the display device 10.

メモリ領域は、横方向が512ドツト、縦方向が512
ラインとされている。このメモリ領域の中の(448X
448)画素の領域が表示領域とされる。従って、縦及
び横の夫々に64画素の非表示領域が生じる。また、(
64X64)画素の領域がブロックとされる。従って、
メモリ領域は、(8X8)ブロックの64ブロツクにモ
ザイク状に分割される。更に、コンパクトディスク1に
記録されている仮想画面は、(512ドツト×32)X
(512ライン×32)とされている。従って、仮想画
面の全ブロック数は、(8X32)X(8X32)−6
5,536ブロツクとなる。また、16色表示(或いは
16階調表示)のために、1画素を4ビツトとすると、
1個のモザイクからなる1ブロツクは、2048バイト
のデータ量となる。
The memory area is 512 dots horizontally and 512 dots vertically.
It is said to be a line. (448X
448) The pixel area is set as the display area. Therefore, a non-display area of 64 pixels is generated in both the vertical and horizontal directions. Also,(
An area of 64×64) pixels is defined as a block. Therefore,
The memory area is mosaic-divided into 64 (8x8) blocks. Furthermore, the virtual screen recorded on compact disc 1 is (512 dots x 32)
(512 lines x 32). Therefore, the total number of blocks on the virtual screen is (8X32)X(8X32)-6
This results in 5,536 blocks. Also, if one pixel is 4 bits for 16 color display (or 16 gradation display),
One block consisting of one mosaic has a data amount of 2048 bytes.

この1ブロツクのデータは、先に提案されているディジ
タルデータの記録フォーマットに従って記録される。こ
の記録フォーマットでは、(588×4バイト=235
2バイト)を1セクタとする。1セクタは、12バイト
のセクタ同期信号と、4バイトのヘッダと、2048バ
イトのデータ(ユーザーデータ)と、4バイトのエラー
検出コード例えばCRCコードと、8バイトの拡張用の
スペースと、172バイトのP符号のパリティ(Pパリ
ティと称する)と、104バイトのQ符号のパリティ 
(Qパリティと称する)とからなる。これらのP符号及
びQ符号は、エラー訂正符号である。1セクタは、最終
的に必要とされるデータのみを切り出すことができる構
成とされている。
This one block of data is recorded according to the previously proposed digital data recording format. In this recording format, (588 x 4 bytes = 235
2 bytes) as one sector. One sector consists of a 12-byte sector synchronization signal, a 4-byte header, 2048-byte data (user data), a 4-byte error detection code such as a CRC code, an 8-byte extension space, and 172 bytes. The parity of the P code (referred to as P parity) and the parity of the 104-byte Q code
(referred to as Q parity). These P codes and Q codes are error correction codes. One sector is configured so that only the data that is ultimately needed can be extracted.

第3図に1セクタの構成がより詳細に示される。FIG. 3 shows the configuration of one sector in more detail.

第3図で左チャンネル及び右チャンネルは、ステレオ音
楽データの左右のチャンネルのサンプルデータとの対応
を示すものであり、各チャンネルは、16ビツトを1ワ
ードとし、Lが最下位ビットMが最上位ビットを示して
いる。ステレオ音楽データの場合には、フレーム同期信
号で規定される区間内に(6X2X2−24バイト)の
データが記録されているので、ステレオ音、楽データと
同一の信号フォーマットによりディジタルデータを記録
すると、1ブロツク(2352バイト)は、第Oフレー
ムから第97フレームまでに記録される。
In Figure 3, the left channel and right channel indicate the correspondence with the sample data of the left and right channels of stereo music data, each channel has 16 bits as one word, L is the least significant bit, M is the most significant bit. Showing bits. In the case of stereo music data, data of (6X2X2-24 bytes) is recorded within the interval specified by the frame synchronization signal, so if digital data is recorded in the same signal format as stereo sound and music data, One block (2352 bytes) is recorded from the Oth frame to the 97th frame.

従って、サブコーディング信号の変化の周期の98フレ
ームをくずすことなくディジタルデータを記録できる。
Therefore, digital data can be recorded without destroying the 98 frames of the period of change of the sub-coding signal.

1ブロツクのディジタルデータの最初の1バイトは、全
て0のビットとされ、その後の10バイトが全て1のビ
ットとされ、更にその後の1バイトが全て0のビットと
される。この12バイトの区間が1ブロツクのディジタ
ルデータの先頭を示すセクタ同期信号とされる。セクタ
同期信号の後に、各1バイトの分1秒、セクタ、モード
のヘッダが付加される。
The first byte of one block of digital data is all 0 bits, the next 10 bytes are all 1 bits, and the next 1 byte is all 0 bits. This 12-byte section is used as a sector synchronization signal indicating the beginning of one block of digital data. After the sector synchronization signal, a 1-byte header for minutes, 1 second, sector, and mode is added.

このヘッダは、1セクタのアドレスであって、1セクタ
は、フレームと同様に75セクタで1秒となるものであ
る。モードのデータは、そのlセクタのデータの種類な
どを示すものである。第3図で、D0001〜D2B6
は、セクタ同期信号及びヘッダを除く1セクタのバイト
番号を示す。
This header is the address of one sector, and one sector is 75 sectors and corresponds to one second, similar to a frame. The mode data indicates the type of data in the l sector. In Figure 3, D0001 to D2B6
indicates the byte number of one sector excluding the sector synchronization signal and header.

D0001〜D2048がユーザーデータ(この一実施
例では、グラフィックデータ)であり、D2049〜D
2052がエラー検出コードであり、D2053〜02
060がスペースであり、D2061〜D2232がP
パリティであり、D22B〜D2B6がQパリティであ
る。
D0001 to D2048 are user data (graphic data in this embodiment), and D2049 to D2048 are user data (graphic data in this embodiment).
2052 is the error detection code, D2053~02
060 is a space, and D2061 to D2232 are P
This is parity, and D22B to D2B6 are Q parity.

C,コンパクトディスクの記録データ コンパクトディスクには、上述のように、各セクタに1
ブロツクのグラフィックデータが含まれ、75セクタの
再生時間が1秒となる。従って、60分の再生時間のコ
ンパクトディスクを使用する時には、工枚当たり、75
x3600−270゜OOOセクタの量のディジタルデ
ータを記録できる。この一実施例の仮想画面の全ブロッ
ク数(65,536ブロツク)は、1枚のコンパクトデ
ィスクに記録可能なデータ量の約1/4を占める。
C. Compact disc recording data As mentioned above, each sector of a compact disc has one
It contains graphic data of blocks, and the playback time of 75 sectors is 1 second. Therefore, when using a compact disc with a playback time of 60 minutes, the playback time per disc is 75 minutes.
It can record digital data in the amount of x3600-270° OOO sectors. The total number of blocks (65,536 blocks) on the virtual screen in this embodiment occupies approximately 1/4 of the amount of data that can be recorded on one compact disc.

仮想画面のデータをコンパクトディスク1に記録する場
合のデータの順序について、第4図を参照して説明する
。第4図は、仮想画面が一般的に、縦方向にNブロック
、横方向にMブロックにより構成されている場合を示す
。各ブロックには、B(0,O)  ・・・B (N−
1,M−1)のブロック番号が付されている。但し、第
4図では、簸単のため、Bの表示が省略されている。
The order of data when recording virtual screen data on the compact disc 1 will be explained with reference to FIG. 4. FIG. 4 shows a case where the virtual screen is generally composed of N blocks in the vertical direction and M blocks in the horizontal direction. Each block contains B(0,O)...B(N-
1, M-1) block numbers are assigned. However, in FIG. 4, the display of B is omitted for the sake of illustration.

第4図に示す仮想画面の横方向に順番に位置するブロッ
クの系列B (0,O)B (0,1)  ・・・B 
(0,M−1)B (1,O)  ・・・B (N−2
、M−2)B (N−1,M−1)をX系列とし、縦方
向に順番に位置するブロックの系列B(0゜0)B (
1,O)B (2,O)  ・・・B(N−1゜0) 
B (0,1)・・・B (N−1,M−1)をX系列
とする。これらのX系列及びX系列は、コンパクトディ
スク1に分離して再生可能なように記録される。この一
実施例では、第5図に示すように、コンパクトディスク
1のプログラム領域の内側にX系列の領域20Xを設け
、その外側にX系列の領域20Yを設ける。
Series B of blocks located in order in the horizontal direction of the virtual screen shown in FIG. 4 (0, O) B (0, 1) . . . B
(0,M-1)B (1,O) ...B (N-2
, M-2)B (N-1, M-1) is an X series, and a series of blocks sequentially located in the vertical direction B(0°0)B (
1,O)B (2,O) ...B(N-1゜0)
Let B (0, 1)...B (N-1, M-1) be the X sequence. These X series and X series are recorded separately on the compact disc 1 so as to be reproducible. In this embodiment, as shown in FIG. 5, an X-series area 20X is provided inside the program area of the compact disc 1, and an X-series area 20Y is provided outside thereof.

d、システムコントローラ12のスクロール動作の制御 この発明の一実施例において、仮想画面中の一部の(7
X7−49ブロツク)の領域を表示している状態で、上
下スクロールを行う場合には、メモリ領域の上側又は下
側の7ブロツク分の非表示領域にコンパクトディスク1
からの補充データをロードし、次に、この補充データを
含む表示領域データを表示すれば良い。また、左右スク
ロールを行う場合には、メモリ領域の左側又は右側の7
ブロツク分の非表示領域にコンパクトディスク1からの
補充データをロードし、次にこの補充データを含む表示
領域のデータを表示すれば良い。更に、斜めスクロール
を行う場合には、上側又は下側の非表示領域と左側又は
右側の非表示領域の両者に補充データをロードする。コ
ンパクトディスク1から補充データを再生する場合に、
スクロールの方向に応じて、X系列の領域20X及び又
はX系列の領域20Yをアクセスすることにより、シー
ク動作を1回か高々2回で済ませることができる。
d. Control of the scrolling operation of the system controller 12 In one embodiment of the present invention, some (7) of the virtual screen
When scrolling up and down while displaying the area (X7-49 block), insert a compact disc into the hidden area of 7 blocks above or below the memory area.
What is necessary is to load the supplementary data from , and then display the display area data including this supplementary data. Also, when performing left/right scrolling, the 7 on the left or right side of the memory area
It is sufficient to load the supplementary data from the compact disc 1 into the non-display area corresponding to the block, and then display the data in the display area containing this supplementary data. Furthermore, when performing diagonal scrolling, supplementary data is loaded into both the upper or lower non-display area and the left or right non-display area. When playing supplementary data from Compact Disc 1,
By accessing the X-series area 20X and/or the X-series area 20Y depending on the direction of scrolling, the seek operation can be completed once or at most twice.

第6図は、システムコントローラ12のスクロール時の
制御動作を示すフローチャートである。
FIG. 6 is a flowchart showing the control operation of the system controller 12 during scrolling.

入力装置13からの信号により、スクロール方向が検出
される。上下方向のスクロールの場合には、現在の表示
領域から、上又は下に補充すべきデータのブロック番号
を求める(ステップ■)。
The scroll direction is detected by a signal from the input device 13. In the case of vertical scrolling, the block number of the data to be replenished above or below is determined from the current display area (step 2).

次に、コンパクトディスクlの領域20Xに記録されて
いるX系列中の求められたブロック番号の最初のブロッ
ク番号のデータをシークする(ステップ■)。このシー
ク動作は、再生されたサブコード中のアドレス及び再生
データ中のセクターアドレスに基づいてなされる。シー
クされたブロック番号から始まる連続する7ブロツクが
コンパクトディスク1から再生され、この再生データが
グラフィックディスプレイプロセッサ9に転送される(
ステップ■)。次に、グラフィックディスプレイプロセ
ッサ9に64ライン上又は下のスクロールコマンドを発
する(ステップ■)。
Next, the data of the first block number of the obtained block numbers in the X series recorded in the area 20X of the compact disc 1 is sought (step 2). This seek operation is performed based on the address in the reproduced subcode and the sector address in the reproduced data. Seven consecutive blocks starting from the sought block number are played back from the compact disc 1, and this playback data is transferred to the graphic display processor 9 (
Step ■). Next, a command to scroll up or down 64 lines is issued to the graphic display processor 9 (step 2).

また、スクロール方向が左右方向の時は、左又は右に補
充すべきデータのブロック番号が求められ(ステップ■
)、コンパクトディスク1の領域20Yに記録されてい
るX系列中の求められたブロック番号の最初のブロック
番号のデータをシークする(ステ・ンブ■)。シークさ
れたフ゛ロック番号から始まる連続する7ブロツクが再
生され、この再生データがグラフィックディスプレイプ
ロセッサ9に転送される(ステップ0)。次に、グラフ
ィックディスプレイプロセッサ9に64ドツト左又は右
のスクロールコマンドを発する(ステップ[相])。
Also, when the scroll direction is left or right, the block number of the data to be replenished on the left or right is determined (step
), the data of the first block number of the obtained block numbers in the X series recorded in the area 20Y of the compact disc 1 is sought (Step 2). Seven consecutive blocks starting from the sought block number are played back, and this playback data is transferred to the graphic display processor 9 (step 0). Next, a 64-dot left or right scroll command is issued to the graphic display processor 9 (step [phase]).

更に、スクロール方向が斜め方向の時には、上下スクロ
ール時のステップ■■■と同様にして補充データが再生
されて、この再生データがグラフィックディスプレイプ
ロセッサ9に転送され、次に左右スクロール時のステッ
プ■■0と同様にして補充データが再生されて、この再
生データがグラフィックディスプレイプロセッサ9に転
送される。そして、グラフインクディスプレイプロセッ
サ9に上又は下のスクロールコマンドが発せられ(ステ
ップ■)、更に、左又は右のスクロールコマンドが発せ
られる(ステップ@l)。
Furthermore, when the scrolling direction is diagonal, supplementary data is reproduced in the same way as step ■■■ for vertical scrolling, this reproduced data is transferred to the graphic display processor 9, and then step ■■ for horizontal scrolling is performed. Supplementary data is reproduced in the same manner as in 0, and this reproduced data is transferred to the graphics display processor 9. Then, an up or down scroll command is issued to the graph ink display processor 9 (step ■), and a left or right scroll command is issued (step @l).

e、グラフィックディスプレイプロセッサ9の説明 第7図は、グラフィックディスプレイプロセッサ9の構
成を示し、第7図において、21がダイナミックRAM
により構成された画像メモリである。この画像メモリ2
1は、(65KX4X14)のメモリ容量を有している
。バッファメモリ7からの8ビット並列のディジタルデ
ータがラッチ22に取り込まれる。ラッチ22の出力の
各4ビツトがゲート回路23及び24により交互に取り
出され、画像メモリ21に入力される。
e. Description of Graphic Display Processor 9 FIG. 7 shows the configuration of the graphic display processor 9. In FIG. 7, 21 is a dynamic RAM.
This is an image memory configured by This image memory 2
1 has a memory capacity of (65KX4X14). 8-bit parallel digital data from buffer memory 7 is taken into latch 22 . Each four bits of the output of the latch 22 are taken out alternately by gate circuits 23 and 24 and input to the image memory 21.

画像メモリ21から読み出されたグラフィックデータが
ROM等で構成されたカラールックアップテーブル25
に供給される。カラールックアップテーブル25からは
、画素の色に対応する3原色信号の各色信号(各4ビツ
ト)が出力され、各色信号がD/Aコンバータ26,2
7.28に供給される。このD/Aコンバータ26.2
7.28の夫々から、赤、緑、青の各色信号が出力され
る。
A color lookup table 25 in which graphic data read out from the image memory 21 is configured in a ROM, etc.
supplied to The color lookup table 25 outputs each color signal (4 bits each) of the three primary color signals corresponding to the color of the pixel, and each color signal is sent to the D/A converters 26 and 2.
Delivered on 7.28. This D/A converter 26.2
Red, green, and blue color signals are output from each of 7.28 and 7.28, respectively.

30は、クロック発生回路を示し、クロック発生回路3
0に制御回路8からイネーブル信号16が供給される。
30 indicates a clock generation circuit, and the clock generation circuit 3
0 is supplied with an enable signal 16 from the control circuit 8.

イネーブル信号16は、1ブロツクの再生データがバッ
ファメモリ7に格納されたことを示す。クロック発生回
路30は、イネーブル信号16に応答して、バッファメ
モリ7からデータを読み出すための読み出しクロックを
発生する。また、クロック発生回路30は、ラッチ22
のラッチパルス及びアドレス発生回路29に対する書き
込みクロックを発生する。
The enable signal 16 indicates that one block of reproduced data has been stored in the buffer memory 7. Clock generation circuit 30 generates a read clock for reading data from buffer memory 7 in response to enable signal 16 . The clock generation circuit 30 also includes a latch 22
A latch pulse and a write clock for the address generation circuit 29 are generated.

アドレス発生回路29は、18ビツトのアドレスADR
及び水平同期信号HD、垂直同期信号VDを発生する。
The address generation circuit 29 generates an 18-bit address ADR.
It also generates a horizontal synchronizing signal HD and a vertical synchronizing signal VD.

ロウアドレス及びカラムアドレスの各8ビツトがマルチ
プレクサ31により順番に選択されて画像メモリ21の
アドレス入力とされる。また、アドレスADRの上位2
ビツトがシフトレジスタ32に供給され、4相のカラム
アドレスストローブ信号CASが形成される。このカラ
ムアドレスストローブ信号CASにより4個のダイナミ
ックRAMが時分割で動作される。ロウアドレスストロ
ーブ信号RASは1.4個のダイナミックRAMで共通
とされる。
Eight bits each of the row address and column address are sequentially selected by the multiplexer 31 and used as address inputs to the image memory 21. Also, the top 2 addresses ADR
The bits are supplied to shift register 32 to form a four-phase column address strobe signal CAS. Four dynamic RAMs are operated in a time-division manner by this column address strobe signal CAS. The row address strobe signal RAS is shared by 1.4 dynamic RAMs.

画像メモリ21は、第8図に示すように、1水平走査期
間の水平ブランキング期間で書き込み動作を行い、その
水平走査期間で読み出し動作を行う。水平走査期間では
、画像メモリ21の表示領域中のグラフィックデータが
読み出され、ディスプレイ装置10にカラー画像が表示
される。スクロール時には、水平ブランキング期間にお
いて、補充データが画像メモリ21の非表示領域に書き
込まれる。
As shown in FIG. 8, the image memory 21 performs a write operation during the horizontal blanking period of one horizontal scanning period, and performs a read operation during the horizontal scanning period. During the horizontal scanning period, graphic data in the display area of the image memory 21 is read out, and a color image is displayed on the display device 10. During scrolling, supplementary data is written into the non-display area of the image memory 21 during the horizontal blanking period.

f、アドレス発生回路29の説明 アドレス発生回路29について、第9図を参照して説明
する。第9図において、41は、カラムアドレスを出力
するアドレスセレクタであり、42は、ロウアドレスを
出力するアドレスセレクタである。
f. Description of address generation circuit 29 The address generation circuit 29 will be explained with reference to FIG. In FIG. 9, 41 is an address selector that outputs a column address, and 42 is an address selector that outputs a row address.

アドレスセレクタ41の一方の入力には、カウンタ43
及びラッチ46の夫々から6ビツト及び3ビツト(針9
ビット)のカラムアドレスが供給される。アドレスセレ
クタ42の一方の入力には、カウンタ44及びラッチ4
7の夫々から計9ビットのロウアドレスが供給される。
A counter 43 is connected to one input of the address selector 41.
and 6 bits and 3 bits from latch 46 (needle 9
bit) column address is supplied. One input of the address selector 42 has a counter 44 and a latch 4.
A total of 9 bits of row address is supplied from each of 7.

これらのアドレスは、書き込みアドレスである。カウン
タ43及び44の両者が縦続接続され、この縦続接続に
端子45から書き込みクロックが供給される。ラッチ4
6及び47には、システムコントローラ12からのスタ
ートアドレス18が取り込まれている。
These addresses are write addresses. Both counters 43 and 44 are connected in cascade, and a write clock is supplied from terminal 45 to this cascade connection. latch 4
6 and 47 contain the start address 18 from the system controller 12.

アドレスセレクタ41の他方の入力には、カウンタ48
から9ビツトのカラムアドレスが供給される。アドレス
セレクタ42の他方の入力には、カウンタ49から9ビ
ツトのロウアドレスが供給される。これらのカウンタ4
8及び49は、縦続接続されており、この縦続接続にク
ロック発振器50からの基準クロックが供給される。こ
のカウンタ48及び49の夫々は、リードアドレスを発
生する。
The other input of the address selector 41 has a counter 48
A 9-bit column address is supplied from . The other input of the address selector 42 is supplied with a 9-bit row address from the counter 49. These counters 4
8 and 49 are connected in cascade, and a reference clock from a clock oscillator 50 is supplied to this cascade connection. Each of counters 48 and 49 generates a read address.

アドレスセレクタ41及び42は、端子51からの書き
込み/読み出し制御信号により制御され、書き込み動作
時には、書き込みアドレスが選択され、読み出し動作時
には、読み出しアドレスが選択される。カラムアドレス
は、水平方向のアドレスであり、ロウアドレスは、垂直
方向のアドレスである。従って、カウンタ48の出力が
水平同期信号HDとして取り出され、カウンタ49の出
力が垂直同期信号VDとして取り出される。
Address selectors 41 and 42 are controlled by a write/read control signal from terminal 51, and a write address is selected during a write operation, and a read address is selected during a read operation. A column address is an address in the horizontal direction, and a row address is an address in the vertical direction. Therefore, the output of the counter 48 is taken out as the horizontal synchronizing signal HD, and the output of the counter 49 is taken out as the vertical synchronizing signal VD.

アドレスセレクタ41からのカラムアドレスがスクロー
ル回路52に供給され、アドレスセレクタ42からのロ
ウアドレスがスクロール回路53に供給される。このス
クロール回路52及び53の夫々には、システムコント
ローラ12からのスクロールコマンドエ9が供給される
。スクロール回路52及び53に入力されるアドレスが
画面上の位置と対応する論理アドレスであり、これらか
ら出力されるアドレスが画像メモリ21への物理アドレ
スである。
The column address from address selector 41 is supplied to scroll circuit 52, and the row address from address selector 42 is supplied to scroll circuit 53. A scroll command 9 from the system controller 12 is supplied to each of the scroll circuits 52 and 53. Addresses input to scroll circuits 52 and 53 are logical addresses corresponding to positions on the screen, and addresses output from these are physical addresses to image memory 21.

g、スクロール回路の説明 スクロール回路52及び53の両者は、同様の構成のも
のである。左右方向のスクロールは、スクロール回路5
2にスクロールコマンドが供給すれ、横方向のアドレス
が変更されることによりなされる。上下方向のスクロー
ルは、スクロール回路53にスクロールコマンドが供給
され、垂直方向のアドレスが変更されることによりなさ
れる。
g. Description of Scroll Circuit Both scroll circuits 52 and 53 have the same configuration. For horizontal scrolling, scroll circuit 5
This is done by supplying a scroll command to 2 and changing the horizontal address. Scrolling in the vertical direction is performed by supplying a scroll command to the scroll circuit 53 and changing the address in the vertical direction.

第10図は、スクロール回路53の構成を示す。FIG. 10 shows the configuration of the scroll circuit 53.

アドレスセレクタ42からのロウアドレスが端子61か
ら加算回路62の一方の入力端子に供給され、この加算
回路62から9ビツトのアドレスADRが発生する。加
算回路62の他方の入力端子にマルチプレクサ72の出
力即ち論理アドレスのシフト量のデータが供給される。
The row address from the address selector 42 is supplied from a terminal 61 to one input terminal of an adder circuit 62, and the adder circuit 62 generates a 9-bit address ADR. The output of the multiplexer 72, that is, the data of the shift amount of the logical address is supplied to the other input terminal of the adder circuit 62.

マルチプレクサ72は、端子73からの書き込み/読み
出し制御信号で切り替えられる。
The multiplexer 72 is switched by a write/read control signal from a terminal 73.

加算回路63の一方の入力端子64には、周期的に発生
する+1又は−1のデータが供給される。
One input terminal 64 of the adder circuit 63 is supplied with periodically generated +1 or -1 data.

この士の符号は、スクロール方向の上側及び下側と対応
している。加算回路63の出力がラッチ65に供給され
る。ラッチ65には、60Hzのラッチパルスが供給さ
れる。ラッチ65の出力が比較回路67の一方の入力と
される。この比較回路67の出力がラッチ65に、その
ラッチイネーブル信号として供給される。
These numbers correspond to the upper and lower sides in the scrolling direction. The output of adder circuit 63 is supplied to latch 65. A 60 Hz latch pulse is supplied to the latch 65. The output of latch 65 is used as one input of comparator circuit 67. The output of this comparison circuit 67 is supplied to the latch 65 as its latch enable signal.

比較回路67の他方の入力がラッチ70から供給される
。このラッチ70には、端子71からのスクロールコマ
ンドが供給される。加算回路68には、端子69からの
+64又は−64のデータとラッチ70の出力とが供給
され、この加算回路68の出力がラッチ70に供給され
る0士の符号は、スクロール方向の上側又は下側と対応
している。
The other input of comparison circuit 67 is supplied from latch 70. This latch 70 is supplied with a scroll command from a terminal 71. The adder circuit 68 is supplied with +64 or -64 data from the terminal 69 and the output of the latch 70, and the output of the adder circuit 68 is supplied to the latch 70. Corresponds to the bottom.

スクロール動作時に補充データを画像メモリ21に書き
込む場合、スクロールコマンドにより、ラッチ70が加
算回路68の出力をラッチする。
When writing supplementary data into the image memory 21 during a scroll operation, the latch 70 latches the output of the adder circuit 68 in response to a scroll command.

加算回路68の出力は、前の値に+64又は−64が加
算されたものである。このラッチ70の出力が比較回路
67に供給されると共に、端子64から+1又は−1の
データが加算回路63に供給される。ランチ65の内容
が+64又は−64変化する間は、加算回路63の出力
が1/60秒ごとにラッチ65にラッチされる。読み出
し時に、このラッチ65の出力がマルチプレクサ72を
介して加算回路62に供給される。従って、画像メモリ
21の読み出しアドレスが順次変化し、スクロール動作
が行われる。アドレスの変化量が64に達すると、比較
回路67からラッチ65に供給されるイネーブル信号が
ハイレベルとなり、ラッチ65がディスエーブルされる
。書き込み時には、ラッチ70の出力がマルチプレクサ
72を介して加算回路62に供給される。
The output of adder circuit 68 is the previous value plus +64 or -64. The output of the latch 70 is supplied to the comparison circuit 67, and +1 or -1 data is supplied from the terminal 64 to the addition circuit 63. While the contents of the lunch 65 change by +64 or -64, the output of the adder circuit 63 is latched into the latch 65 every 1/60 seconds. At the time of reading, the output of this latch 65 is supplied to the adder circuit 62 via the multiplexer 72. Therefore, the read address of the image memory 21 changes sequentially, and a scrolling operation is performed. When the amount of change in the address reaches 64, the enable signal supplied from the comparator circuit 67 to the latch 65 becomes high level, and the latch 65 is disabled. During writing, the output of latch 70 is supplied to adder circuit 62 via multiplexer 72.

h、変形例 画像データのブロックの分割方法は、lブロックとセク
ターとを1対1に対応させずに、複数セクターを1ブロ
ツクとしても良い。
h. Modified Example A method for dividing blocks of image data may be such that a plurality of sectors are combined into one block instead of a one-to-one correspondence between l blocks and sectors.

X系列及びY系列をコンパクトディスクに記録する場合
、時分割的に記録しても良い。
When recording the X series and Y series on a compact disc, they may be recorded in a time-division manner.

また、画面構成や画素当たりのビット数なども任意であ
る。
Further, the screen configuration and the number of bits per pixel are also arbitrary.

更に、ブロック内のデータ構成は、ビットマツプに限ら
ず、隣接画素間の差分符号化方式、ライン間の差分符号
化方式、ランレングス符号化方式。
Furthermore, the data structure within a block is not limited to a bitmap, but can also be a differential encoding method between adjacent pixels, a differential encoding method between lines, or a run-length encoding method.

PDIコードなどを使用することができる。A PDI code or the like can be used.

〔発明の効果〕〔Effect of the invention〕

この発明に依れば、画像情報をブロックごとにモザイク
状に分割し、X方向に連続するモザイクからなるX系列
と、Y方向に連続するモザイクからなるY系列とを記録
媒体に両者が分離して再生可能なように記録しているの
で、スクロール動作時に、スクロールの方向に応じてX
系列及びY系列の一方又は両方をアクセスして補充デー
タを得ることができる。従って、シーク動作は、1回又
は2回で済み、スクロール動作の際の待ち時間の発生を
防止することができる。
According to this invention, image information is divided into blocks into mosaics, and an X series consisting of mosaics continuous in the X direction and a Y series consisting of mosaics continuous in the Y direction are separated on a recording medium. Since it is recorded so that it can be played back by
One or both of the series and Y series can be accessed to obtain supplementary data. Therefore, the seek operation only needs to be performed once or twice, and it is possible to prevent the occurrence of waiting time during the scroll operation.

また、小容量の画像メモリを使用するだけで、非常に大
きな仮想画面の任意の方向にスクロールすることができ
る。
It is also possible to scroll in any direction on a very large virtual screen using only a small amount of image memory.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の全体の構成を示すブロッ
ク図、第2図はこの発明の一実施例のメモリ領域の説明
に用いる路線図、第3図はこの発明の一実施例の1ブロ
ツクのデータの構成を示す路線図、第4図はこの発明の
一実施例におけるブロック配列の説明に用いる路線図、
第5図はこの発明の一実施例におけるデータの記録方法
の説明に用いる路線図、第6図はこの発明の一実施例に
おけるスクロール動作のための制御の説明に用いるフロ
ーチャート、第7図はこの発明の一実施例におけるグラ
フィックディスプレイプロセッサのブロック図、第8図
は画像メモリの動作の説明のための波形図、第9図はア
ドレス発生回路のブロック図、第10図はスクロール回
路のブロック図である。 図面における主要な符号の説明 1:コンパクトディスク、  3:光ヘッド。 9ニゲラフインクデイスプレイプロセツサ。 10:ディスプレイ装置、  12ニジステムコントロ
ーラ、  13:入力装置、   20X:X系列の記
録領域、   20Y:Y系列の記録領域。 21:画像メモリ、  29ニアドレス発生回路。 代理人    弁理士 杉 浦 正 知第1図 コンlずクトテ1スの食已M多或 WE5図 4反恨しLlflI)フ゛ロッグー乙J’11丁ロック
d(べ 第3図
FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention, FIG. 2 is a route diagram used to explain the memory area of the embodiment of the invention, and FIG. 3 is a block diagram of the embodiment of the invention. A route map showing the structure of one block of data; FIG. 4 is a route map used to explain the block arrangement in an embodiment of the present invention;
FIG. 5 is a route map used to explain the data recording method in one embodiment of the present invention, FIG. 6 is a flowchart used to explain the control for scrolling in one embodiment of the present invention, and FIG. FIG. 8 is a waveform diagram for explaining the operation of the image memory; FIG. 9 is a block diagram of the address generation circuit; and FIG. 10 is a block diagram of the scroll circuit. be. Explanation of main symbols in the drawings 1: Compact disk, 3: Optical head. 9 Nigelough Ink Display Processor. 10: Display device, 12 System controller, 13: Input device, 20X: X-series recording area, 20Y: Y-series recording area. 21: Image memory, 29 Near address generation circuit. Agent Patent Attorney Tadashi Sugiura Tomochi Figure 1 Constituent text 1st food Mt or WE 5 Figure 4 Rebellion

Claims (1)

【特許請求の範囲】 表示しようとする画像情報をブロックB(m、n)ごと
に(N×M)個のモザイク状に分割し、X方向に連続す
る上記モザイクからなるX系列とY方向に連続する上記
モザイクからなるY系列とを形成し、上記X系列及び上
記Y系列が分離して再生可能に記録された記録媒体を再
生する画像情報再生装置において、 (J×K)個(但し、(1<J<N)(1<K<M)の
上記モザイクからなる表示領域を表示し、上記X系列及
び上記Y系列の一方又は両方を上記記録媒体からアクセ
スして補充データを得ると共に、スクロール動作を行う
ようにしたことを特徴とする画像情報再生装置。
[Claims] Image information to be displayed is divided into (N×M) mosaics for each block B (m, n), and an In an image information reproducing apparatus that forms a Y series consisting of the continuous mosaic, and reproduces a recording medium in which the X series and the Y series are separately recorded in a reproducible manner, (J×K) pieces (however, Displaying a display area consisting of the mosaic of (1<J<N) (1<K<M), accessing one or both of the X series and the Y series from the recording medium to obtain supplementary data, An image information reproducing device characterized by performing a scrolling operation.
JP60117763A 1985-05-31 1985-05-31 Image information reproducing device Pending JPS61275985A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60117763A JPS61275985A (en) 1985-05-31 1985-05-31 Image information reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60117763A JPS61275985A (en) 1985-05-31 1985-05-31 Image information reproducing device

Publications (1)

Publication Number Publication Date
JPS61275985A true JPS61275985A (en) 1986-12-06

Family

ID=14719716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60117763A Pending JPS61275985A (en) 1985-05-31 1985-05-31 Image information reproducing device

Country Status (1)

Country Link
JP (1) JPS61275985A (en)

Similar Documents

Publication Publication Date Title
JPS59162605A (en) Data transmission system by digital disc
JPH01241083A (en) Method for recording and reproducing pictorial information
JPH0467470A (en) Information storing device and information reproducing device
US4992885A (en) Method of recording and reproducing audio information in correlation with divided screen graphics information
US5430697A (en) Intro-play method for compact disk graphic player
JPS62188069A (en) Image data recording system
EP0587416A2 (en) Image reproducing display apparatus and recording medium therefor
JPS61275985A (en) Image information reproducing device
JPH0528648A (en) Electronic picture-card show
JPS6180686A (en) Digital disk record reproducing device
JPH04328375A (en) Magnetic tape recording and reproducing device
JP2501313B2 (en) Digital disc playback device
JPS63148777A (en) Image processor
JPS6289234A (en) Disk reproducing device
JP2880511B2 (en) Information reproducing device for recording medium
KR0135869B1 (en) Color adjusting method and device in a sub-code graphic system
JPH05182430A (en) Recording medium reproducing device
JPS6180689A (en) Digital disk record reproducing device
JP2513844B2 (en) Recording medium playing device
KR950007307B1 (en) Line graphic compact disc reproducing system
JPH06103736A (en) Recording medium and its reproducing device
JPS6180695A (en) Digital disk record reproducing device
JPS6180623A (en) Digital disc record disc reproducing device
JPS6180687A (en) Digital disk record reproducing device
JPH04291077A (en) Recording medium reproducing device