JPS61272795A - Musican sound signal processor - Google Patents

Musican sound signal processor

Info

Publication number
JPS61272795A
JPS61272795A JP60113199A JP11319985A JPS61272795A JP S61272795 A JPS61272795 A JP S61272795A JP 60113199 A JP60113199 A JP 60113199A JP 11319985 A JP11319985 A JP 11319985A JP S61272795 A JPS61272795 A JP S61272795A
Authority
JP
Japan
Prior art keywords
input
musical tone
signal
time
accumulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60113199A
Other languages
Japanese (ja)
Other versions
JPH0123796B2 (en
Inventor
利文 国本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP60113199A priority Critical patent/JPS61272795A/en
Publication of JPS61272795A publication Critical patent/JPS61272795A/en
Publication of JPH0123796B2 publication Critical patent/JPH0123796B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、楽音信号あるいは音声信号等の可聴周波信
号を処理する装置、例えば電子楽器等、における楽音信
号処理装置に関し、特に、時分割に与えられる複数サン
プル点の可聴周波信号を累 ・算するアキュムレータに
関連する部分の改良に関するものであり、更に詳しくは
、簡便にディジタルフィルタ機能を実現し得るようにし
たことに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a device for processing audio frequency signals such as musical tone signals or voice signals, for example, a musical tone signal processing device in an electronic musical instrument, etc. The present invention relates to an improvement in a part related to an accumulator that accumulates audio frequency signals of a plurality of given sample points, and more specifically, to making it possible to easily realize a digital filter function.

〔従来の技術〕[Conventional technology]

電子楽器においては、複数サンプル点の楽音信号を累算
するために、第2図に示すような構成のアキュムレータ
10が、楽音発生用演算器内部あるいは音色制御用ディ
ジタルフィルタ内部など様々な部分で多用されている。
In electronic musical instruments, in order to accumulate musical tone signals from multiple sample points, an accumulator 10 having the configuration shown in FIG. has been done.

このアキュムレータ10は、時分割的に与えられる複数
サンプル点の楽音信号をA入力に入力した加算器11と
、この加算器11の出力を時分割クロックパルスφに従
って遅延する遅延回路(すなわちクロックパルスφに同
期した一時記憶回路)12と、遅延回路12の出力信号
を加算器11のB入力に選択的に加えるためのゲート1
3と、所定の累算時間区間の最後で加算器11から出力
された累算結果をラッチするためのラッチ回路14とを
含んでいる。第3図は第2図における各信号の時間関係
の一例を示す図であって、加算器11のA入力に与えら
れる楽音信号の時分割タイムスロット数は1累算時間区
間でNであり、これらの各タイムスロットに割    
  。
This accumulator 10 includes an adder 11 that inputs musical tone signals of a plurality of sample points given in a time-division manner to its A input, and a delay circuit (i.e., a clock pulse φ a temporary storage circuit (temporary storage circuit) 12 synchronized with
3, and a latch circuit 14 for latching the accumulation result output from the adder 11 at the end of a predetermined accumulation time interval. FIG. 3 is a diagram showing an example of the time relationship of each signal in FIG. 2, in which the number of time-division time slots of the musical tone signal given to the A input of the adder 11 is N in one cumulative time interval; allocated to each of these time slots.
.

当てられているN個の楽音信号サンプル値が該累算時間
区間において累算される。クリア信号πCLRは各累算
時間区間における最初の時分割タイムスロット1におい
て“O”となり、他のタイムスロット2〜Nではa 1
.Jlとなる信号である。
The assigned N musical tone signal sample values are accumulated in the accumulation time interval. The clear signal πCLR becomes "O" in the first time division time slot 1 in each cumulative time interval, and becomes a1 in other time slots 2 to N.
.. This is the signal that becomes Jl.

ロード信号LDは各累算時間区間における最後の時分割
タイムスロツl−Nの後半で′1″となる信号である。
The load signal LD is a signal that becomes '1' in the latter half of the last time-division time slot l-N in each cumulative time interval.

クリア信号ACCLRはゲート13の制御入力に与えら
れ、ロード信号LDはラッチ回路14のラッチ制御入力
に与えられる。加算器11の加算出力が遅延回路12で
1タイムスロツト遅延され、ゲート13を介して加算器
11のB入力に与えられる。ゲート13は、信号ACC
LRにより、タイムスロット2〜Nにおいても開放され
る。従って、成るタイムスロットにおける加算結果が次
のタイムスロットにおいて加算器11のB入力に与えら
れ、A入力に与えられるそのタイムスロットのサンプル
値と加算される。こうして、タイムスロット1〜Nのサ
ンプル値が次々と加算(累算)され、最終的に、タイム
スロッI−Nでは1累算時間区間における全タイムスロ
ット1〜Nのサンプル値の累算結果が加算器11から出
力される。このタイムスロツl−Nの後半でロード信号
LDが°′1″となるので、この全タイムスロット1〜
Nの楽音信号サンプル値の累算結果はロード信号LDに
応じてラッチ回路14にラッチされる。一方、この累算
結果は、遅延回路12で1タイムスロツト遅延されて、
次のタイムスロットつまり次の累算時間区間における最
初の時分割タイムスロット1においてゲート13に与え
られる。しかし、新たな累算を開始する場合、前回の累
算結果は不要であるため、クリア信号ACCLRの0”
によりゲート16が閉じられ、これにより前回の累算結
果はクリアされ、タイムスロット1のサンプル値データ
だけが加算器11に与えられる。
Clear signal ACCLR is applied to the control input of gate 13, and load signal LD is applied to the latch control input of latch circuit 14. The addition output of the adder 11 is delayed by one time slot in the delay circuit 12 and is applied to the B input of the adder 11 via the gate 13. Gate 13 receives signal ACC
Due to LR, time slots 2 to N are also released. Therefore, the addition result in a given time slot is applied to the B input of adder 11 in the next time slot and added to the sample value of that time slot applied to the A input. In this way, the sample values of time slots 1 to N are added (accumulated) one after another, and finally, in time slot I-N, the cumulative results of the sample values of all time slots 1 to N in one accumulation time interval are added. output from the device 11. Since the load signal LD becomes °'1'' in the latter half of this time slot l-N, all of the time slots 1 to 1
The cumulative result of N musical tone signal sample values is latched in the latch circuit 14 in response to the load signal LD. On the other hand, this accumulation result is delayed by one time slot in the delay circuit 12, and
It is applied to the gate 13 in the next time slot, that is, the first time division time slot 1 in the next cumulative time interval. However, when starting a new accumulation, the previous accumulation result is unnecessary, so the clear signal ACCLR is set to 0"
This closes the gate 16, thereby clearing the previous accumulation result and providing only the sample value data of time slot 1 to the adder 11.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述のような構成の従来のアキュムレータは複数サンプ
ル値の累算の目的でしか使用されていず、その他の目的
の信号処理機能、例えばフィルタ機能、を付加す−る場
合その目的の機能をそれ自体で実現する所定の機能回路
、例えばフィルタ回路、を全く新たに追加しなければな
らない。そのため、回路規模が増すと共にコスト高にも
なるという問題点かありた。また、追加しようとする信
号処理機能が、それほど重要なものでない場合、つまり
あればあるに越したことはないが、−なくてもさしつか
えないような場合、例えば目的の音質は概ね実現されて
いるがその音質を更に補正してより一層の音質向上を図
ろうとするような場合、簡単な音質補正のために比較的
高価なディジタルフィルタ等を追加するのはいかにも不
経済である。
Conventional accumulators configured as described above are used only for the purpose of accumulating multiple sample values, and when adding a signal processing function for other purposes, such as a filter function, the purpose function itself is A completely new predetermined functional circuit, such as a filter circuit, must be added. Therefore, there were problems in that the circuit scale increased and the cost also increased. Also, if the signal processing function you are trying to add is not that important, in other words, it is better to have it, but you can do without it, for example, if the desired sound quality is generally achieved. When a user wants to further improve the sound quality by further correcting the sound quality, it is uneconomical to add a relatively expensive digital filter or the like for simple sound quality correction.

この発明は上述の点に鑑みてなされたもので、複数サン
プル点の楽音信号を累算するための既存のアキュムレー
タを利用し、それに簡単な回路を付加するだけでフィル
タ機能を付加し得るようにした楽音信号処理装置を提供
しようとするものである。
This invention was made in view of the above points, and it is possible to add a filter function by simply adding a simple circuit to an existing accumulator for accumulating musical tone signals from multiple sample points. The present invention aims to provide a musical tone signal processing device that achieves the following.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る楽音信号処理装置は、前記アキュムレー
タの各累算時間区間毎にそれよりも前の累算時間区間に
おける累算結果に所定の係数を掛けだものを該アキュム
レータの入力側にフィードバックするフィードバック手
段を具えたことを特徴とするものである。
The musical tone signal processing device according to the present invention feeds back the result obtained by multiplying the accumulation result in the previous accumulation time interval by a predetermined coefficient to the input side of the accumulator for each accumulation time interval of the accumulator. It is characterized by being equipped with a feedback means.

この発明の基本構成を第1図によって示すと、第2図に
示した従来のアキュムレータ10と実質的に等価の部分
は参照番号100によって示されており、その内部に含
まれる加算器110、遅延回路120、ラッチ回路14
0も前述の11.12゜14と同様のものである。遅延
回路120の出力はセレクタ15のA入力に加わる。こ
のセレクタ15は選択制御人力SAに加わるクリア信号
ACCLRが“1″のときA入力を選択し、その選択出
力を加算器110のB入力に加えるようになっている。
The basic configuration of the present invention is shown in FIG. 1. Parts substantially equivalent to the conventional accumulator 10 shown in FIG. Circuit 120, latch circuit 14
0 is also similar to the above-mentioned 11.12°14. The output of the delay circuit 120 is applied to the A input of the selector 15. This selector 15 selects the A input when the clear signal ACCLR applied to the selection control manual SA is "1", and applies the selected output to the B input of the adder 110.

従って、セレクタ15のA入力を通る部分が前述のゲー
ト13に対応している。遅延回路120の出力は乗算器
16にも加わり、ここで所定の係数gが掛けられる。乗
算器16の出力はセレクタ15のB入力に与えられる。
Therefore, the portion passing through the A input of the selector 15 corresponds to the gate 13 described above. The output of the delay circuit 120 is also applied to the multiplier 16, where it is multiplied by a predetermined coefficient g. The output of the multiplier 16 is given to the B input of the selector 15.

セレクタ15はクリア信号ACCL几が@o#のときB
入力を選択し、その選択出力を加算器110のB入力に
加える。クリア信号ACCLRが60”のときに遅延回
路120から出力される信号は、前回の累算時間区間に
おける全タイムスロット1〜Nのサンプル値の累算結果
であり、これに係数gが掛けられて加算器110のB入
力にフィードバックされることになる。このとき加算器
110の八人力には今回の累算時間区間における最初の
時分割タイムスロット1の楽音信号サンプル値データが
与えられており、これと前回の累算結果に係数gを掛け
たものが加算されることになる。こうして乗算器16と
セレクタ15のB入力を通る部分が前述のフィードバッ
ク手段17に相当する。
Selector 15 is B when clear signal ACCL is @o#
Select the input and add the selected output to the B input of adder 110. The signal output from the delay circuit 120 when the clear signal ACCLR is 60'' is the cumulative result of the sample values of all time slots 1 to N in the previous cumulative time interval, and is multiplied by the coefficient g. It will be fed back to the B input of the adder 110. At this time, the musical tone signal sample value data of the first time division time slot 1 in the current cumulative time interval is given to the eight inputs of the adder 110. This and the previous accumulation result multiplied by the coefficient g are added.Thus, the portion passing through the multiplier 16 and the B input of the selector 15 corresponds to the feedback means 17 described above.

〔作用〕[Effect]

この発明は、従来のアキュムレータ10(第2図)では
前回の累算結果をクリアするために最初の時分割タイム
スロット1ではゲート13が閉じられ、加算器11では
事実上の加算演算が行われず、単にタイムスロット1の
サンプル値データを通過させているだけであること、つ
まりこのタイムスロット1の演算タイミングが無駄に費
されていること、に鑑みて、この空きタイムスロットを
別の目的すなわちフィルタ演算に用いるようにし、極め
て簡単な節約された回路構成によってディジタルフィル
タ機能を実現するようにしたことを特徴としている。
In the present invention, in the conventional accumulator 10 (FIG. 2), the gate 13 is closed in the first time division time slot 1 to clear the previous accumulation result, and the adder 11 does not actually perform an addition operation. Considering that the sample value data of time slot 1 is simply passed through, that is, the calculation timing of time slot 1 is wasted, this empty time slot is used for another purpose, that is, a filter. It is characterized in that it is used for calculations and realizes a digital filter function with an extremely simple and economical circuit configuration.

すなわち、第1図の基本構成を等価回路によって示すと
第4図のようになり、第1の加算製素人D1で各タイム
スロット1〜Nの楽音信号サンプD及び乗算要素Gの部
分でフィルタ機能(特に工IRフィルタ:無限インパル
ス応答フィルタ)を果すようになっている。この等価回
路では、第1の加算要素AD1で累算を行い、その結果
を第2の加算要素AD2に入力し、次いで遅延要素りで
第2の加算要素AD2の出力つまり累算結果である合計
楽音信号サンプル値データの1サンプリング時間(つま
−リ1タイムスロット幅ではなく1累算−間区間幅)に
相当する時間遅れを設定し、これに乗算要素Gで係数g
を掛けて、その出力を第2の加算要素AD2にフィード
バックし、こうして、第1の加算要素AD1から与えら
れる今回の累算結果と遅延された(つまり一時記憶され
た)前回の累算結果に係数gを掛けたものとを加算する
ようになっている。この等価回路におけるアキュムレー
タ機能の部分は、時分割タイムスロット2〜Nにおける
加算器110、遅延回路120、セレクタ15のA入力
を通る部分、から成る回路によって実現されるアキュム
レータ機能の等価回路であり、フィルタ機能の部分は、
時分割タイムスロット1における加算器110、遅延回
路120、乗算器16、セレクタ15のB入力を通る部
分、・・から成る回路によって実現される機能の等価回
路である。遅延要素りの遅延時間が1累算時間区間に対
応する理由は、このフィルタ機能が1累算時間区間につ
き1回の割で実行されるからである。
That is, if the basic configuration of FIG. 1 is shown by an equivalent circuit, it becomes as shown in FIG. 4, where the first additive amateur D1 performs a filter function in the musical tone signal sample D and the multiplication element G of each time slot 1 to N. (In particular, it is designed to function as an engineering IR filter: infinite impulse response filter). In this equivalent circuit, the first addition element AD1 performs accumulation, the result is input to the second addition element AD2, and then the delay element is used to output the second addition element AD2, that is, the sum which is the accumulation result. A time delay corresponding to one sampling time (not one time slot width but one accumulation interval width) of musical tone signal sample value data is set, and this is multiplied by a coefficient g by a multiplication element G.
and feeds back its output to the second addition element AD2, thus combining the current accumulation result given from the first addition element AD1 and the delayed (that is, temporarily stored) previous accumulation result. The product multiplied by a coefficient g is added. The accumulator function part in this equivalent circuit is an equivalent circuit of the accumulator function realized by a circuit consisting of an adder 110, a delay circuit 120, and a part passing through the A input of the selector 15 in time division time slots 2 to N. The filter function part is
This is an equivalent circuit of the function realized by the circuit consisting of the adder 110, the delay circuit 120, the multiplier 16, the part passing through the B input of the selector 15, etc. in the time division time slot 1. The reason why the delay time of each delay element corresponds to one accumulation time interval is that this filter function is executed once per accumulation time interval.

第4図の等価回路から明らかなように、フィルタ機能の
部分は、遅延単位が1サンプリング時間から成る1次型
のIIRフィルタを構成している。
As is clear from the equivalent circuit shown in FIG. 4, the filter function part constitutes a first-order IIR filter whose delay unit is one sampling time.

従って、この部分で、IIRフィルタの機能を実現する
ことができる。このフィルタの特性は、係数gの値を可
変制御したり、遅延単位時間を適宜変えたりする(つま
りフィルタの次数を変える)ことにより、制御すること
ができる。
Therefore, this part can realize the function of an IIR filter. The characteristics of this filter can be controlled by variably controlling the value of the coefficient g or by appropriately changing the delay unit time (that is, changing the order of the filter).

〔実施例〕〔Example〕

以下この発明の実施例につき添付図面を参照して詳細に
説明しよう。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第5図の実施例は、アキュムレータ100がFIRフィ
ルタ(有限インパルス応答フィルタ)の演算回路要素の
一部を成しており、その前段に設けられたFIRフィル
多主演算回路18とこのアキュムレータ100との組合
せによりN次のFIRフィルタが構成されている。この
FIRフィルタ主演算回路18は、ディジタル楽音信号
MWを入力し、このディジタル楽音信号に関して遅延時
う 間の異なる複数のサンプル値X1〜X、l(ここで1〜
Nは遅延段の次数に対応するものとする)をクロックパ
ルスφに従って時分割的に提供し、時分割化された各サ
ンプル値X1〜XMに所定のフィルタ係数h□〜h、を
乗算し、その乗算結果h1・X。
In the embodiment shown in FIG. 5, an accumulator 100 forms a part of an arithmetic circuit element of an FIR filter (finite impulse response filter), and the FIR filter multi-main arithmetic circuit 18 provided in the preceding stage and this accumulator 100 An N-order FIR filter is configured by the combination of . This FIR filter main operation circuit 18 inputs a digital musical tone signal MW, and generates a plurality of sample values X1 to X, l (here, 1 to
N corresponds to the order of the delay stage) in a time-division manner according to the clock pulse φ, and each time-division sample value X1 to XM is multiplied by a predetermined filter coefficient h□ to h, The multiplication result h1.X.

〜hM−xNを時分割タイムスロット1〜Nに対応して
時分割的に出力するものである。アキュムレータ100
では、前述の通り、各タイムスロット1〜Nのサンプル
値つまりフィルタ係数の掛けられたサンプル値h1・X
、〜hM−XMを累算する。その結果、 Y= Σ h・・X・      −@(1)重=1 なる式で表わせる1・つのディジタル楽音信号サンプル
値Yがアキュムレータ100で得られる。ここて、楽音
波形のサンプル点番号をサフィックスnを用いて示し、
上記(υ式を任意のサンプル点番号nにおけるサンプル
値Y。について書換えると、Yn=、Σ hi@ Xn
−ia a e (2)!=1 で表わせる。これから明らかなように、FIRフィルタ
主演算回路18とアキュムレータ100とによってN次
のFIRフィルタが構成されている。
~hM-xN are output in a time-division manner in correspondence with time-division time slots 1 to N. Accumulator 100
Now, as mentioned above, the sample values of each time slot 1 to N, that is, the sample values h1·X multiplied by the filter coefficients
, ~hM-XM are accumulated. As a result, the accumulator 100 obtains one digital musical tone signal sample value Y, which can be expressed by the following equation: Y=Σ h··X·−@(1) weight=1. Here, the sample point number of the musical sound waveform is indicated using the suffix n,
Rewriting the above (υ equation) for the sample value Y at an arbitrary sample point number n, Yn=, Σ hi@Xn
-ia ae (2)! It can be expressed as =1. As is clear from this, the FIR filter main arithmetic circuit 18 and the accumulator 100 constitute an N-order FIR filter.

遅延回路120とセレクタ15のB入力との間に設けら
れたシフト及び反転回路16aは第1図の乗算器16に
対応するものであり、詳しくは係数gとしてr −M 
、を乗算するものである。そのため、シフト及び反転回
路16aは、遅延回路120の出力データを1ビツト下
位にシフトしかつその値を反転することにより負の値に
変換し、これにより係数「−丁」を掛けたのと同じ結果
を得るようにしている。これにより、乗算手段の構成を
簡単化している。
The shift and inversion circuit 16a provided between the delay circuit 120 and the B input of the selector 15 corresponds to the multiplier 16 in FIG.
, is to be multiplied by . Therefore, the shift and inversion circuit 16a converts the output data of the delay circuit 120 to a negative value by shifting it one bit lower and inverting the value, which is equivalent to multiplying by a coefficient "-d". I'm trying to get results. This simplifies the configuration of the multiplication means.

このよう、なシフト及び反転回路16aとセレクタ15
のB入力を通る部分とから成るフィードバック手段17
の付加によってIIRフィルタの特性は第6図のように
なる。f、はサンプリング周波数であり、ここでサンプ
リング周波数とは前述の通りの1累算時間区間を1サン
プリング周期とする周波数のことである。flはナイキ
スト周波数であり、fSの丁の周波数である。この場合
、ナイキスト周一波数fMヲピークとする山型のフィル
タ特性が得られる。
In this way, the shift and inversion circuit 16a and the selector 15
A feedback means 17 consisting of a portion passing through the B input of
By adding , the characteristics of the IIR filter become as shown in FIG. f is a sampling frequency, where the sampling frequency is a frequency in which one cumulative time interval is one sampling period as described above. fl is the Nyquist frequency, which is the diagonal frequency of fS. In this case, a mountain-shaped filter characteristic having a peak at the Nyquist frequency and wave number fM is obtained.

ここで、例えば主演算回路18とアキュムレータ100
とによって構成されるFIRフィルタの特性が第7図の
実線19のようであるとすると、この特性にこの発明に
よる第6図に示すような工IRフィルタ特性(第7図で
は1点鎖線20で示す)が重畳され、最終的に得られる
フィルタ特性は点線21で示すようなものとなる。実線
19のようなFIRフィルタ特性は、ナイキスト周波数
fNの付近にカットオフ周波数があるローパスフィルタ
であり、これはサンプリングによる折り返しノイズを除
去するためのものである。しかし、実線19の特性では
肩部分はあまり急峻でないため、改善の余地がある。そ
こで、ナイキスト周波数fMにピークを持つフィードバ
ック手段17によって付加されたフィルタ機能の特性を
重畳すると、点線21のように肩部分が急峻となり(つ
まりQが上がる)、好適な特性となる。こうして、本来
のFIRフィルタだけでは不十分であった特性を好適な
ものに補正することができるoしかも、特別の完成され
たIIRフィルタ回路を付加することなく、単にフィー
ドバック手段17を付加するだけでそのような補正が実
現できる。
Here, for example, the main arithmetic circuit 18 and the accumulator 100
Assuming that the characteristics of the FIR filter constituted by the above characteristics are as shown by the solid line 19 in FIG. ) are superimposed, and the finally obtained filter characteristics are as shown by the dotted line 21. The FIR filter characteristic shown by the solid line 19 is a low-pass filter having a cutoff frequency near the Nyquist frequency fN, and is for removing aliasing noise due to sampling. However, in the characteristic of solid line 19, the shoulder portion is not very steep, so there is room for improvement. Therefore, when the characteristics of the filter function added by the feedback means 17, which has a peak at the Nyquist frequency fM, are superimposed, the shoulder portion becomes steeper (that is, the Q increases) as shown by the dotted line 21, resulting in suitable characteristics. In this way, the characteristics that were insufficient with the original FIR filter alone can be corrected to suitable ones.Moreover, by simply adding the feedback means 17 without adding a special completed IIR filter circuit. Such correction can be achieved.

なお、フィードバック手段17の乗算手段はシフト及び
反転手段16aに限らず、任意の係数gを掛ける乗算器
であってもよいのは勿論である。
Note that the multiplication means of the feedback means 17 is not limited to the shift and inversion means 16a, but may of course be a multiplier that multiplies by an arbitrary coefficient g.

また、乗算手段を経由してセレクタ15のB入力に与え
る累算結果は直前の累算時間区間のもの(つまり1サン
プリング周期前のもの)に限らず、そのルートで更に遅
延段数を増して適宜のサンプリング周期数だけ前の累算
時間区間のものであっでもよい。
In addition, the accumulation result given to the B input of the selector 15 via the multiplication means is not limited to the one in the immediately preceding accumulation time interval (that is, the one sampling period before), but the number of delay stages can be further increased along that route, and the result can be adjusted accordingly. The data may be from an accumulated time interval that is the number of sampling cycles before.

また、第5図の実施例では、アキュムレータ100がF
IRフィルタの演算要素の一部を成しており、このFI
Rフィルタの特性を補正するためにこの発明によるフィ
ルタ機能が活用されているが、この発明はそれ以外の場
合にも適用できるのは勿論である。例えば、第8図がそ
の一例を示しており、トーンジェネレータ22からはN
個の異      1なる楽音信号のサンプル値がタイ
ムスロット1〜Nにおいて時分割的に発生され、アキュ
ムレータ100ではこれらのN個の異なる楽音信号のサ
ンプル値を合計してそれらを複合した1つのサンプル点
振幅信号を得る。この場合にも、前述と同様に、アキュ
ムレータ100に関連してフィードバック手段17を付
加することによりIIRフィルタ機能を実現することが
できる。従って、トーンジェネレータ22で得られた楽
音信号の簡便な音質補正が、特別の完成されたディジタ
ルフィルタ回路の追加なしに、実現可能である。
Further, in the embodiment of FIG. 5, the accumulator 100 is
It forms part of the calculation element of the IR filter, and this FI
Although the filter function according to the present invention is utilized to correct the characteristics of the R filter, it goes without saying that the present invention can be applied to other cases as well. For example, FIG. 8 shows an example, in which the tone generator 22 outputs N
Sample values of one different musical tone signal are generated in a time-divisional manner in time slots 1 to N, and in the accumulator 100, the sample values of these N different musical tone signals are summed and combined into one sample point. Obtain the amplitude signal. In this case as well, the IIR filter function can be realized by adding the feedback means 17 in relation to the accumulator 100, as described above. Therefore, simple tone quality correction of the musical tone signal obtained by the tone generator 22 can be realized without adding a special completed digital filter circuit.

この発明は音階音あるいは打楽器音等の楽音信号に限ら
ず、音声信号その他の可聴周波信号の処理に適用可能で
ある。
The present invention is applicable not only to musical sound signals such as scale tones or percussion instrument sounds, but also to processing of audio signals and other audio frequency signals.

次に、この発明を電子楽器のような楽音信号発生装置に
適用した具体例を第9図及び第10図に基づき説明する
。この具体例では、この発明に関連するアキュムレータ
は第5図の実施例と同様にFIRフィルタの演算回路要
素の一部として機能しており、この発明によって付加さ
れるIIRフィルタ機能によってFIRフィルタ特性が
前述のように(第7図の点線21のように)補正される
ようになっている。
Next, a specific example in which the present invention is applied to a musical tone signal generating device such as an electronic musical instrument will be described with reference to FIGS. 9 and 10. In this specific example, the accumulator related to the present invention functions as a part of the arithmetic circuit element of the FIR filter as in the embodiment shown in FIG. 5, and the FIR filter characteristics are changed by the IIR filter function added by the present invention. The correction is made as described above (as indicated by the dotted line 21 in FIG. 7).

まず第9図に基づき全体構成について略説すると、楽音
信号発生手段26は、ピッチ同期方式によって各音高(
音名)に対応する楽音信号をディジタルで発生するもの
であり、発生すべき楽音は図示しない鍵盤若しくはその
他適宜の手段により指定される。この楽音信号発生手段
26からは異なる音高(音名)の1又は複数のディジタ
ル楽音信号が混合して出力され得るようになっており、
従って、そのようなディジタル楽音信号を全体として見
た場合、サンプリング周波数は各音名にピッチ同期した
複数のサンプリング周波数の最小公倍数に相当し、かな
り高速(例えば800kHz程度)である。このような
ピッチ同期型の楽音信号発生手段26としては、例えば
特開昭57−171395号あるいは特願昭59−26
67号に示されたような装置を用いることができる。楽
音信号発生手段23から出力されたディジタル楽音信号
はD/A変−換器24を経由してサウンドシステム25
に至り、発音される。
First, to briefly explain the overall configuration based on FIG. 9, the musical tone signal generating means 26 uses a pitch synchronization method to generate each pitch
A musical tone signal corresponding to a pitch name (tone name) is digitally generated, and the musical tone to be generated is specified by a keyboard (not shown) or other appropriate means. The musical tone signal generating means 26 is capable of outputting a mixture of one or more digital musical tone signals of different pitches (note names).
Therefore, when such a digital musical tone signal is viewed as a whole, the sampling frequency corresponds to the least common multiple of a plurality of sampling frequencies pitch synchronized with each note name, and is quite high speed (for example, about 800 kHz). Such a pitch-synchronized musical tone signal generating means 26 is disclosed in, for example, Japanese Patent Application Laid-Open No. 57-171395 or Japanese Patent Application No. 59-26.
A device such as that shown in No. 67 can be used. The digital musical tone signal outputted from the musical tone signal generating means 23 is sent to the sound system 25 via the D/A converter 24.
and is pronounced.

一方、楽音信号発生手段23から出力されたディジタル
楽音信号はディジタル効果付与装置26の系列にも供給
される。ディジタル効果付与装置26は、ディジタル楽
音信号に対してビブラート、コーラス、アンサンプル、
残響効果等の効果を選択的に付与するためのディジタル
回路であり、入力すべきディジタル楽音信号のサンプリ
ング周波数は比較的低速(例えば50 k Hz程度)
のものを対象としている。このようなディジタル効果付
与装置26としては、例えば特開昭58−50595号
に示されたような装置あるいはその他適宜の装置を用い
ることができる。ディジタル効果付与装置26から出力
されたディジタル楽音信号はD/A変換器37を経由し
てサウンドシステム38に至る。
On the other hand, the digital musical tone signal output from the musical tone signal generating means 23 is also supplied to a series of digital effect applying devices 26. The digital effect imparting device 26 applies vibrato, chorus, unsample, etc. to the digital musical tone signal.
This is a digital circuit that selectively applies effects such as reverberation, and the sampling frequency of the digital musical sound signal to be input is relatively low (for example, about 50 kHz).
It is aimed at those of. As such a digital effect imparting device 26, it is possible to use, for example, the device shown in Japanese Patent Application Laid-Open No. 58-50595, or any other appropriate device. The digital musical tone signal output from the digital effect imparting device 26 reaches a sound system 38 via a D/A converter 37.

楽音信号発生手段26から出力されたディジタル楽音信
号のサンプリング周波数を高速(例えば800kHz)
から低速(例えば50kHz)に変換するために、該楽
音信号発生手段23とディジタル効果付与装置26との
間にリサンプリング装置27が設けられており、このリ
サンプリング装置27で低速のサンプリング周波数に従
ってサンプリングし直されたディジタル楽音信号がディ
ジタル効果付与装置26に入力される。
The sampling frequency of the digital musical tone signal output from the musical tone signal generating means 26 is set to a high speed (for example, 800 kHz).
A resampling device 27 is provided between the musical tone signal generating means 23 and the digital effect applying device 26, and the resampling device 27 performs sampling according to the low speed sampling frequency. The reconstructed digital musical tone signal is input to the digital effect imparting device 26.

楽音信号発生手段26とリサンプリング装置27との間
にディジタルフィルタ28が設けられている。このディ
ジタルフィルタ28は、低速のサンプリング周波数(例
えば50 k Hz )に関する折返しノイズをほぼ除
去し得るような特性で高速のサンプリング周波数に従う
ディジタル楽音信号にの周波数帯域で折返しノイズが発
生するので、この折返しノイズを除去するには、ディジ
タルフィルタ28のフィルタ特性を低速サンプリング周
波数の丁の周波数(例えば25kHz)lカットオフ周
波数とするローパスフィルタに設定するのが好ましい。
A digital filter 28 is provided between the musical tone signal generating means 26 and the resampling device 27. This digital filter 28 has a characteristic that can almost eliminate aliasing noise related to a low-speed sampling frequency (for example, 50 kHz), and since aliasing noise occurs in a frequency band of a digital musical tone signal that follows a high-speed sampling frequency, this aliasing noise can be eliminated. In order to remove noise, it is preferable to set the filter characteristics of the digital filter 28 to a low-pass filter whose cutoff frequency is equal to the low-speed sampling frequency (for example, 25 kHz).

                         
 う以下、高速サンプリング周波数を800 kHz。

Below, the high-speed sampling frequency is 800 kHz.

低速サンプリング周波数を50kHzとして、更に具体
例を述べる。
A more specific example will be described with a low-speed sampling frequency of 50 kHz.

楽音信号発生手段26から与えられる高速サンプリング
周波数のディジタル楽音信号のサンプル値をxnで示す
。サフィックスnは楽音信号1周期内のサンプル点蕃号
であり、−例としてO〜63のいずれかであるとする。
The sample value of the digital musical tone signal with a high-speed sampling frequency given from the musical tone signal generating means 26 is indicated by xn. The suffix n is a sample point number within one cycle of the musical tone signal, and is assumed to be one of 0 to 63, for example.

ディジタルフィルタ28から出力されるディジタル楽音
信号のサンプル値をynで示す。ディジタルフィルタ2
8は一例として次のような伝達関数を持つ64次のFI
Rフィルタから成る。     − yn=  Σ hi*)(n−1@*a (3)i=Q リサンプリング装置27から出力されるディジタル楽音
信萼のサンプル値を−で示す。リサンプリング装置27
では800kHzの高速サンプリングレートを50kH
zの低速サンプリングレートに変換するので、高速サン
プリングされたディジタル楽音信号xnに対応するフィ
ルタ出力信号ynを16サンプル点毎にサンプリングし
直すことになる。従って、zm=y16nと表わせる〇
第10図はディジタルフィルタ28とりサンプリング装
置27の詳細例を示すものである。ディジタルフィルタ
28は各段(i=Q〜63)の°フィルタ係数hiを乗
算するための乗算手段として1個の乗算器29′、を時
分割使用する”ように、−シている。
The sample value of the digital musical tone signal output from the digital filter 28 is indicated by yn. Digital filter 2
8 is a 64th-order FI with the following transfer function as an example.
It consists of an R filter. - yn=Σ hi*)(n-1@*a (3) i=Q The sample value of the digital musical tone signal output from the resampling device 27 is indicated by -.Resampling device 27
So, the high-speed sampling rate of 800kHz is changed to 50kHz.
Since the sampling rate is converted to a low sampling rate of z, the filter output signal yn corresponding to the digital musical tone signal xn sampled at high speed is resampled every 16 sample points. Therefore, it can be expressed as zm=y16n. FIG. 10 shows a detailed example of the digital filter 28 and sampling device 27. The digital filter 28 is configured such that one multiplier 29' is used in a time-division manner as a multiplication means for multiplying the filter coefficients hi of each stage (i=Q to 63).

16ステージの遅延回路30,31.32が3個縦続接
続されており、この遅延動作は高速サンプリング周波数
800 kHzに同期するサンプリングクロックパルス
φ、によりて制御される。16ビツトパラレルで供給さ
れたディジタル楽音信号xnが最初の遅延回路30の第
1ステージに入力され、サンプリングクロックパルスφ
1により高速サンプリング周期に同期して順次遅延され
る。
Three 16-stage delay circuits 30, 31, and 32 are connected in cascade, and the delay operation is controlled by a sampling clock pulse φ synchronized with a high-speed sampling frequency of 800 kHz. The digital musical tone signal xn supplied in 16-bit parallel is input to the first stage of the first delay circuit 30, and the sampling clock pulse φ
1, the data is sequentially delayed in synchronization with the high-speed sampling period.

セレクタ33の「3」入力には遅延されていないディジ
タル楽音信号xnが入力され、「2」入力には16サン
プリング周期遅延された遅延回路3゜の出力が入力され
、「1」入力には32サンプリング周期遅延された遅延
回路31の出力が入力され、「0」入−力には48サン
プリング周期遅延された遅延回路32の出力が入力され
る。セレクタ33の選択制御入力には選択信号SELが
加わる。
The undelayed digital musical tone signal The output of the delay circuit 31 delayed by a sampling period is inputted, and the output of the delay circuit 32 delayed by 48 sampling periods is inputted to the "0" input. A selection signal SEL is applied to the selection control input of the selector 33.

この選択信号SELは、高速サンプリング1周期の間で
「0」から「3」までの4状態に顆茨変化し、「0」〜
「3」入力のディジタル楽音信号サンプル値を順次選択
する。この選択信号SELの状態は、高速サンプリング
周波数の4倍の周波数3.2MHzを持つクロックパル
スφ。に従って変化する。
This selection signal SEL changes in four states from "0" to "3" during one period of high-speed sampling, and from "0" to "3".
"3" Sequentially select input digital musical tone signal sample values. The state of this selection signal SEL is a clock pulse φ having a frequency of 3.2 MHz, which is four times the high-speed sampling frequency. changes according to

こうして、セレクタ36ではクロックパルスφ。In this way, the selector 36 receives the clock pulse φ.

の周期に従りて16サンプル点毎に飛び飛びにサンプル
値xnが選択され、乗算器29に入力される。
Sample values xn are selected intermittently at every 16 sample points according to the period of , and are input to the multiplier 29 .

乗算器29の他方の入力には係数ROM34から読み出
されたフィルタ係数り、が与えられる。係数読出回路6
5はクロックパルスφ。に応じて動作し、クロックパル
スφ0の各周期毎に読み出すべき係数hiの順位iを指
定する。係数ROM34は係数読出回路35によって指
定された順位iの係数hiを読み出す。
The other input of the multiplier 29 is given the filter coefficient read out from the coefficient ROM 34. Coefficient reading circuit 6
5 is a clock pulse φ. , and specifies the rank i of the coefficient hi to be read out for each cycle of the clock pulse φ0. The coefficient ROM 34 reads out the coefficient hi of the rank i designated by the coefficient reading circuit 35.

こうして乗算器29では前記(3)式の各項hi ” 
xn−1がクロックパルスφ。の1周期毎に順次水めら
れる。
Thus, in the multiplier 29, each term hi'' of the equation (3)
xn-1 is the clock pulse φ. It is sequentially filled with water every cycle.

アキュムレータ100′は、乗算器29から与えられる
各項hi−xn−1の値をクロックパルスφ。に従って
次々にアキュムレータシ、前記(3)式に示す級数の和
ynを求める。i=Q〜63であるため、クロックパル
スφ。の64周期の間アキュムレートを行うことにより
前記(3)式の和ynが求まる。
The accumulator 100' uses the value of each term hi-xn-1 given from the multiplier 29 as a clock pulse φ. Accordingly, the accumulator and the sum yn of the series shown in equation (3) above are determined one after another. Since i=Q~63, the clock pulse φ. By performing accumulation for 64 cycles, the sum yn in equation (3) can be found.

アキュムレータ100′及びそれに関連して設けられた
フィードバック手段17の構成は第1図あるいは第5図
に示されたものと同様である。但し、この例では、第1
図、第5図のアキュムレータ100にあるようなラッチ
回路140はアキュムレータ100′にはなく、リサン
プリング装置27のラッチ回路36がその役割を果して
いる。
The construction of the accumulator 100' and the associated feedback means 17 is similar to that shown in FIG. 1 or FIG. 5. However, in this example, the first
The accumulator 100' does not have a latch circuit 140 as in the accumulator 100 of FIG. 5, but the latch circuit 36 of the resampling device 27 plays this role.

従って、前述と同様に、フィードバック手段17によっ
てIIRフィルタ機能が付加されることになり、ディジ
タルフィルタ28の本来のFIRフィルタ特性がこのI
IRフィルタ特性によって、例えば第7因のように、補
正されることになる。
Therefore, as described above, the IIR filter function is added by the feedback means 17, and the original FIR filter characteristic of the digital filter 28 is changed from this IIR filter function.
For example, the seventh factor will be corrected depending on the IR filter characteristics.

なお、第1図、第5因のクロックパルスφに対応するの
が第10図ではクロックパルスφ。であり、クリア信号
ACCLRはこのクロックパルスφ。
Note that the clock pulse φ in FIG. 10 corresponds to the clock pulse φ of the fifth factor in FIG. The clear signal ACCLR is this clock pulse φ.

の64周期毎にO#となる。becomes O# every 64 cycles.

アキュムレータ100/の出力はりサンプリング装置2
7としてのラッチ回路36に入力される。
Output beam sampling device 2 of accumulator 100/
7 is input to the latch circuit 36.

このラッチ回路36のラッチ制御入力には、第1図、第
5図のラッチ回路140と同様に、ロード信号LDが与
えられる。この例では、ロード信号LD及びクリア信号
ACCLRの周波数は低速サンプリング周波数50kH
2である。
A load signal LD is applied to the latch control input of this latch circuit 36, similar to the latch circuit 140 of FIGS. 1 and 5. In this example, the frequency of the load signal LD and clear signal ACCLR is a low-speed sampling frequency of 50kHz.
It is 2.

ラッチ回路36は、低速サンプリング周波数50k H
zに従ってディジタルフィルタ28の出力楽音信号をサ
ンプリングし直す機能と共に、アキュムレータ1001
のアキュムレート値(1サンプル点のフィルタ出力値)
をラッチする機能をも果す。明らかなように、ディジタ
ルフィルタ28においては、クロックパルスφ。の64
周期すなわち高速サンプリングの16周期すなわち低速
サンプリングの1周期を費やして1サンプル点分のフィ
ルタ演算を行う。従って、゛高速サンプリングの各サン
プル点毎にフィルタ出力が得られるのではなく、16サ
ンプル点毎に飛び飛びにフィルタ出力が得られる。しか
し、これは何ら不都合なことではない。何故ならばラッ
チ回路36における再サンプリングは高速サンプリング
の16サンプル点毎に飛び飛びに行えばよいためであり
、少なくともこの再サンプリングを行うときに必要なサ
ンプル点のフィルタ出力が得られればよいからである。
The latch circuit 36 has a low-speed sampling frequency of 50kH.
With the function of resampling the output musical tone signal of the digital filter 28 according to z, the accumulator 1001
Accumulated value (filter output value of 1 sample point)
It also has the function of latching. As can be seen, in the digital filter 28, the clock pulse φ. 64 of
The filter operation for one sample point is performed using a period of 16 periods of high-speed sampling, ie, one period of low-speed sampling. Therefore, a filter output is not obtained for each sample point of high-speed sampling, but a filter output is obtained intermittently for every 16 sample points. However, this is not an inconvenience. This is because the resampling in the latch circuit 36 can be performed intermittently every 16 sample points of high-speed sampling, and at least the filter output of the necessary sample points can be obtained when performing this resampling. .

なお、第9図において、D/A変換器24に楽音信号発
生手段23から出力されたディジタル楽音信号を入力す
るようにしたが、これに代えて、第9図に点線で示すよ
うに、リサンプリング装置27から出力される低速変換
されたディジタル楽音信号をD/A変換器24に入力す
るようにしてもよい。このようにすれば、D/A変換器
24として安価な低速動作のものを使用できるようにな
る。
In FIG. 9, the digital musical tone signal output from the musical tone signal generating means 23 is input to the D/A converter 24, but instead of this, as shown by the dotted line in FIG. The low-speed converted digital tone signal output from the sampling device 27 may be input to the D/A converter 24. In this way, an inexpensive low-speed operating device can be used as the D/A converter 24.

〔発明の効果−〕[Effects of the invention-]

以上の通り、この発明によれば、複数サンプル点の楽音
若しくは音声信号等の可聴信号を累算するためのアキュ
ムレータにおいて簡単なフィードバック手段を付加する
だけでIIR型のディジタルフィルタ機能を実現するこ
とができるので、特性補正あるいは音質補正を簡易かつ
経済的に行うことができる。
As described above, according to the present invention, it is possible to realize an IIR type digital filter function by simply adding a simple feedback means to an accumulator for accumulating audible signals such as musical tones or audio signals at a plurality of sample points. Therefore, characteristic correction or sound quality correction can be performed easily and economically.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の基本構成の一例を示すブロック図、 第2図は従来のアキュムレータの構成を示すブロック図
、 第3図は第1図及び第2図における各種信号の発生タイ
ミングの一例を示すタイミングチャート、第4図は第1
図の等何回路を示すブロック図、第5図はこの発明の一
実施例を示すブロック図、第6図は同実施例のフィード
バック手段によって実現されるIIRフィルタの特性の
一例を示す図、 第7図は同実施例におけるFIRフィル゛りのみの特性
と上記IIRフィルタ特性によって補正された特性とを
示す図、 第8図はこの発明の別の実施例を示すブロック図、 第9図はこの発明を適用した電子楽器の具体例を示す全
体構成ブロック図、 第10図は第9図のディジタルフィルタとりサンプリン
グ装置の具体例を示すブロック図、である。 100.100’・・・アキュムレータ、110・・・
加算器、120・・・遅延回路(一時記憶回路)Q15
・・・セレクタ、16・・・乗算器、16a・・・シフ
ト及び反転回路、17・・・フィードバック手段、18
・・・FIRフィルタ主演算回路、22・・・トーンジ
ェネレータ、28・・・ディジタルフィルタ。
FIG. 1 is a block diagram showing an example of the basic configuration of the present invention, FIG. 2 is a block diagram showing the configuration of a conventional accumulator, and FIG. 3 is an example of the generation timing of various signals in FIGS. 1 and 2. The timing chart shown in Fig. 4 is the timing chart shown in Fig. 1.
5 is a block diagram showing an embodiment of the present invention; FIG. 6 is a diagram showing an example of the characteristics of the IIR filter realized by the feedback means of the embodiment; FIG. 7 is a diagram showing the characteristics of only the FIR filter and the characteristics corrected by the IIR filter characteristics in the same embodiment, FIG. 8 is a block diagram showing another embodiment of the present invention, and FIG. 9 is a diagram showing the characteristics corrected by the IIR filter characteristics. FIG. 10 is a block diagram showing a specific example of an electronic musical instrument to which the invention is applied. FIG. 10 is a block diagram showing a specific example of the digital filter sampling device shown in FIG. 100.100'...Accumulator, 110...
Adder, 120...Delay circuit (temporary memory circuit) Q15
... Selector, 16... Multiplier, 16a... Shift and inversion circuit, 17... Feedback means, 18
...FIR filter main calculation circuit, 22...Tone generator, 28...Digital filter.

Claims (1)

【特許請求の範囲】 1、時分割的に与えられた複数サンプル点の楽音若しく
は音声信号等の可聴周波信号を入力し、この入力信号を
所定の時間区間で累算するアキュムレータと、 前記アキュムレータの各累算時間区間毎にそれよりも前
の累算時間区間における累算結果に任意の係数を掛けた
ものを該アキュムレータの入力側にフィードバックする
フィードバック手段とを具えた楽音信号処理装置。 2、前記アキュムレータは、各時分割タイムスロット毎
の前記入力信号を入力する第1の入力及び各時分割タイ
ムスロット毎にフィードバックされる累算結果を入力す
る第2の入力を有し、第1及び第2の入力の信号を加算
する加算器と、この加算器の出力信号を一時記憶し、前
記第2の入力にフィードバックする一時記憶手段と、各
累算時間区間の最初の時分割タイムスロットで前記一時
記憶手段の出力の前記第2の入力へのフィードバックを
禁止する手段とを含み、 前記フィードバック手段は、前記一時記憶手段の出力信
号に前記係数を掛ける乗算手段と、前記乗算手段を経由
した信号を各累算時間区間の最初の時分割タイムスロッ
トで前記加算器の第2の入力に入力する手段とを含む特
許請求の範囲第1項記載の楽音信号処理装置。 3、前記アキュムレータは、ディジタルフィルタの演算
回路要素の一部を成すものであり、前記複数サンプル点
の可聴周波信号はこのディジタルフィルタの他の演算回
路要素から与えられるものである特許請求の範囲第1項
記載の楽音信号処理装置。 4、前記アキュムレータは、複数のチャンネルで時分割
的に発生された複数の楽音若しくは音声信号のサンプル
点振幅信号を合計してそれらを複合した楽音若しくは音
声信号のサンプル点振幅信号を得るためのものである特
許請求の範囲第1項記載の楽音信号処理装置。
[Claims] 1. An accumulator that receives an audio frequency signal such as a musical tone or voice signal at a plurality of sample points given in a time-sharing manner and accumulates the input signal in a predetermined time interval; A musical tone signal processing device comprising feedback means for feeding back, for each accumulation time interval, the result obtained by multiplying the accumulation result in the previous accumulation time interval by an arbitrary coefficient to the input side of the accumulator. 2. The accumulator has a first input for inputting the input signal for each time-division time slot and a second input for inputting the accumulation result fed back for each time-division time slot; and an adder for adding the signals of the second input, temporary storage means for temporarily storing the output signal of the adder and feeding it back to the second input, and a first time division time slot of each accumulation time interval. and means for inhibiting feedback of the output of the temporary storage means to the second input, and the feedback means includes a multiplication means for multiplying the output signal of the temporary storage means by the coefficient, and a multiplication means for multiplying the output signal of the temporary storage means by the coefficient; 2. The musical tone signal processing apparatus according to claim 1, further comprising means for inputting the obtained signal to the second input of the adder in the first time division time slot of each cumulative time interval. 3. The accumulator is a part of an arithmetic circuit element of a digital filter, and the audio frequency signals at the plurality of sample points are provided from other arithmetic circuit elements of the digital filter. The musical tone signal processing device according to item 1. 4. The accumulator is for summing sample point amplitude signals of a plurality of musical tones or audio signals generated in a time-divisional manner in a plurality of channels to obtain a sample point amplitude signal of a musical tone or audio signal that is a composite of them. A musical tone signal processing device according to claim 1.
JP60113199A 1985-05-28 1985-05-28 Musican sound signal processor Granted JPS61272795A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60113199A JPS61272795A (en) 1985-05-28 1985-05-28 Musican sound signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60113199A JPS61272795A (en) 1985-05-28 1985-05-28 Musican sound signal processor

Publications (2)

Publication Number Publication Date
JPS61272795A true JPS61272795A (en) 1986-12-03
JPH0123796B2 JPH0123796B2 (en) 1989-05-08

Family

ID=14606062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60113199A Granted JPS61272795A (en) 1985-05-28 1985-05-28 Musican sound signal processor

Country Status (1)

Country Link
JP (1) JPS61272795A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200815A (en) * 1988-02-05 1989-08-14 Sony Corp Digital feedback circuit
JP2013232947A (en) * 2013-06-26 2013-11-14 Furuno Electric Co Ltd Digital filter and signal processing device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5032855A (en) * 1973-05-11 1975-03-29
JPS5120148A (en) * 1974-08-12 1976-02-18 Babcock Hitachi Kk CHIKUNET SUYOSO
JPS5370813A (en) * 1976-12-07 1978-06-23 Kawai Musical Instr Mfg Co Electronic musical instrument
JPS5444182A (en) * 1977-09-14 1979-04-07 Nec Corp Base line travelling device
JPS5444547A (en) * 1977-09-16 1979-04-09 Fuji Xerox Co Ltd Heat fixing roll for electrophotography

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5032855A (en) * 1973-05-11 1975-03-29
JPS5120148A (en) * 1974-08-12 1976-02-18 Babcock Hitachi Kk CHIKUNET SUYOSO
JPS5370813A (en) * 1976-12-07 1978-06-23 Kawai Musical Instr Mfg Co Electronic musical instrument
JPS5444182A (en) * 1977-09-14 1979-04-07 Nec Corp Base line travelling device
JPS5444547A (en) * 1977-09-16 1979-04-09 Fuji Xerox Co Ltd Heat fixing roll for electrophotography

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200815A (en) * 1988-02-05 1989-08-14 Sony Corp Digital feedback circuit
JP2013232947A (en) * 2013-06-26 2013-11-14 Furuno Electric Co Ltd Digital filter and signal processing device

Also Published As

Publication number Publication date
JPH0123796B2 (en) 1989-05-08

Similar Documents

Publication Publication Date Title
US4715257A (en) Waveform generating device for electronic musical instruments
US4815354A (en) Tone signal generating apparatus having a low-pass filter for interpolating waveforms
US7612281B2 (en) Reverberation effect adding device
JPS6190514A (en) Music signal processor
US4114498A (en) Electronic musical instrument having an electronic filter with time variant slope
US4471681A (en) Electronic musical instrument capable of producing a musical tone by varying tone color with time
JP4702392B2 (en) Resonant sound generator and electronic musical instrument
USRE31653E (en) Electronic musical instrument of the harmonic synthesis type
US5036541A (en) Modulation effect device
US4409876A (en) Electronic musical instrument forming tone waveforms
JPH0230033B2 (en)
JPH0754432B2 (en) Music signal generator
JPS6140119B2 (en)
US4215614A (en) Electronic musical instruments of harmonic wave synthesizing type
JPS61272795A (en) Musican sound signal processor
US5241129A (en) Electronic musical instrument having physical model tone generator
JPS58100191A (en) Electronic musical instrument
US5254805A (en) Electronic musical instrument capable of adding musical effect to musical tones
JPH0679224B2 (en) Waveform synthesizer
JPH07306681A (en) Musical sound producing device
JP2556560B2 (en) Music tone generation method
JPS6049320B2 (en) electronic musical instruments
JP3435702B2 (en) Music generator
JP2504196B2 (en) Music synthesizer
JPH01269995A (en) Signal interpolator for musical sound signal generating device