JPS61267329A - ＩｎＰのパツシベ−シヨン方法および用途 - Google Patents

ＩｎＰのパツシベ−シヨン方法および用途

Info

Publication number
JPS61267329A
JPS61267329A JP61114951A JP11495186A JPS61267329A JP S61267329 A JPS61267329 A JP S61267329A JP 61114951 A JP61114951 A JP 61114951A JP 11495186 A JP11495186 A JP 11495186A JP S61267329 A JPS61267329 A JP S61267329A
Authority
JP
Japan
Prior art keywords
film
inp
phosphorus
pnictide
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61114951A
Other languages
English (en)
Inventor
ルイス　アンドリュー　バンツ
ディエゴ　ホセ　オレゴ
ポール　モルデカイ　ラッコウ
ロザリエ　シャフター
ハーベイ　ブルース　セレッツェ
マルセロ　ビスコグリオシ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stauffer Chemical Co
Original Assignee
Stauffer Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stauffer Chemical Co filed Critical Stauffer Chemical Co
Publication of JPS61267329A publication Critical patent/JPS61267329A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プニクチド、特に層状のしわのあるシート様
構造を有するアモルファスプニクチドによる■−ｖ族半
導体装置のパッシベーションおよび絶縁；化合物半導体
、金属間半導体、特にｍ−Ｖ族半導体；プニクチドおよ
びポリプニクチド、特にリンおよびポリリン化物、ＭＩ
Ｓ装置および金属−半導体（ショットキー）装置、特に
旧５ＦＥＴおよびＭＥＳＮＥＴ　、受光ダイオード、特
にＰ−１−Ｎダイオードおよびアバランシェダイオード
、太陽電池、および光力ソード；および発光ダイオード
およびレーザーに関する。
〔従来の技術と発明が解決しようとする問題点〕■−Ｖ
族半導体はシリコンより高いキャリヤ移動度という望ま
しい特性を有する。そして金属半導体（ショットキー）
装置には成功裡に使用されているが、それよりも広汎な
有用性のある金属−絶縁物一半導体（Ｍｉｓ）装置には
まだ商業的に使用されていない。この理由は■−Ｖ族材
料の本来の酸化物が、シリコン上にシリコン酸化物膜を
形成してＭＩＳ装置を形成するような仕方で、■−■族
材料−トに熱力学的に安定な膜を形成しないからである
。酸窒化ケイ素およびＳｉ＋ＮａはＩ−Ｖ族材料上に絶
縁物として使用されているが、あまり成功していない。
■−■族半導体のパッシベーションは同し理由から問題
である。
従って、■−■族材料上に絶縁膜およびパッシベーショ
ン膜を容易に形成してＭｒＳ装置およびショットキー装
置、特に旧５ＦＥＴおよびＭＥＳＮＥＴを作成する基礎
を提供する材料およびそれを製造する手段を見い出すこ
とが非常に望ましい。
同様に、■−Ｖ族光エレクトロニクス装置の表面をパッ
シベーションしてその表面電流を低減することが望まし
い。
■−■族エレクトロニクス装置の表面におけるキャリヤ
再結合速度を低減することも望ましい。
〔問題点を解決するための手段および作用効果〕基板上
に高プニクチド膜を形成できるいろいろな方法によって
、ｍ−ｖ族半導体基板−Ｌに絶縁性、パッシベーション
性そして表面再結合速度低減性の高プニクチド膜を形成
することが可能であることを見い出した。そのような方
法には真空共蒸着法、スパッタ法、化学気相堆積法、２
源蒸気移送法、融液からの析出法、そして分子線堆積法
（これが最も良い結果を生ずる）が含まれる。
特に、我々はヒ化ガリウム、リン化ガリウム、リン化イ
ンジウムおよびシリコンのににアルカリ金属ポリリン化
物膜、すなわちＫＰ、、５を堆積した。
我々はまたこれらの材料上に式ＭＰＸ（には１５以上）
を有する高Ｘアルカリ金属ポリリン化物の絶縁およびパ
ッシベーション膜を堆積した。実際的目的からは、非常
に高いＸの材料は元素状リンと同じである。
我々は、また、これらと同じ方法を用いてヒ化ガリウム
、リン化ガリうムおよびリン化インジウム上に元素状リ
ン膜を堆積した。
我々は、その他の高プニクチドポリプニクチド、特にア
ルカリ金属ポリプニクチドおよび■族原子を含むその他
の元素状プニクチドも有用な絶縁膜およびプニクチドを
含む半導体を形成するであろうと考える。これらのプニ
クチド材料は絶縁体または非常に高抵抗の半導体、良好
な膜形成材料であり、そしてプニクチドは第■族物質で
あるので第Ｖ族元素含有半導体の第■族原子との化学的
連続性、整合性および密着性に優れている。
本発明の絶縁膜は１０Ｉ０Ωｃｍより大きい抵抗率を有
し、これはＩ−Ｖ族材料の抵抗率より大きい。
我々は■−ｖ族材料のプニクチド膜トにさらにＳｉ３Ｎ
４膜を加えてより高いブレークダウン電圧を得ることが
できた。
我々が用いたアモルファス膜はＩＩ［−Ｖ族材料基板上
に堆積したアモルファスプニクチド膜に以前に見い出さ
れなかった局所規則性を有する。これは黒リンに近い層
状しわのあるシート様構造（ｌａｙｅｒ−１ｉｋｅ　ｐ
ｕｃｋｅｒｅｄ　５ｈｅｅｔ−１ｔｋｅ　５ｔｒｕｃｔ
ｕｒｅ）である。この構造は堆積中表面の低い有効エネ
ルギーで形成することが明らかである。こうして、表面
を約２００℃以下に保って真空蒸着または分子線堆積し
たとき、この新規な層状しわのあるシート様アモルファ
スリン材料が形成する。同様に、スパッターでは低いエ
ネルギーおよび約３００℃以下の温度で同じ材料が形成
する。この材料は、Ｐ４蒸気として供給された過剰のリ
ンが真空蒸着法および分子線堆積法では加熱されたクラ
ッカーによってそしてスパッター法ではプラズマにより
Ｐ２蒸気に分解されることによって形成する。
本発明による表面膜は表面準位密度を低減し、堆積膜の
変調を許容し、表面障壁を低減し、表面電子濃度を増加
し、フォトルミネッセンス強度を増加し、表面キャリヤ
再結合速度を高める。
本発明によるプニクチド膜はＭＩＳ装置およびショット
キー装置、特に旧５ＦＥＴおよびＭＥＳＦＨＴを絶縁し
パソシヘーションすること、Ｉｌｌ　−Ｖ族材料装置の
異なる膜（層）の間の表面電流、例えば、逆バイアスし
た受光ダイオード、特にＰ−１−Ｎダイオードおよびア
バランシェダイオードの暗電流を減少すること、そして
発光および受光（集光）型光エレクトロニクス装置、特
に太陽電池、フォトカッ−１′、発光ダイオード、レー
ザー、光検出器の効率を高めることに有用である。
こうして、本発明の１つの目的はプニクチドを含む半導
体用の絶縁膜を提供することである。
本発明のもう１つの目的はプニクチドを含む半導体用の
パッシベーション膜を提供することである。
本発明のさらにもう１つの目的は新しい形態のアモルフ
ァスプニクチドを提供することである。
本発明のまた別の目的はＭＩＳＦＥＴおよびＭＥＳＦＨ
Ｔを含むＭＩＳ装置およびショットキー装置を提供する
ことである。
本発明のさらにまた別の目的は発光型および受光（集光
）型装置、例えば、Ｐ−Ｉ−Ｎダイオード、アバランシ
ェダイオード、太陽電池、フォトカソード、発光ダイオ
ード、レーザーなどを含む改良された光エレクトロニク
ス装置を提供することである。
〔実施例〕
我々は比較的低い温度、スパッタ法では低パワーで３０
０℃以下、真空蒸着法および分子線堆積法では２００℃
以下で成長したプニクチドは黒リンに似たしわのあるシ
ート様、層状構造を有する。これらのアモルファス膜は
Ｐ４蒸気の形のリンからスパッタ法ではプラズマによっ
てまた真空蒸着法および分子線堆積法では加熱クラッカ
ーによって分解されて堆積する。
これらの方法をより完全に理解するためにはいずれも本
出願人に譲渡されたデビソド・ジー・ブロックおよびジ
ョン・ニー・バウマンの米国特許出願［高真空法による
プニクチド膜形成のための熱クラッカー（Ｔｈｅｒｍａ
ｌ　Ｃｒａｃｋｅｒｓ　ｆｏｒ　ＦｏｒｍｉｎｇＰｎｉ
ｃｔｉｄｅ　Ｆｉｌｍｓ　ｉｎ　Ｈｉｇｈ　Ｖａｃｕｕ
ｍ　Ｐｒｏｃｅｓｓｅｓ）Ｊおよびロザリエ・シャヒタ
ーおよびマルセロ・ビスコグリオシの米国特許出願「連
続高プニクチド配送系を用いる真空堆積法、特にスパッ
タ法（νａｃｕｕｍＤｅｐｏｓｉｔｉｏｎ　Ｐｒｏｃｅ
ｓｓｅｓ　Ｅｍｐｌｏｙｉｎｇ　ａ　Ｃｏｎｔｉｎｕｏ
ｕｓＰｎｉｃｔｉｄｅ　Ｄｅｌｉｖｅｒｙ　Ｓｙｓｅｍ
、Ｐａｒｔｉｃｕｌａｒｌｙ　Ｓｐｕｔｔｅｒ−ｉｎｇ
）Ｊ　　（本件の優先権主張日に出願）を参照されるべ
きである。
我々は純リン膜およびおそらくその他の純プニクチド膜
は■−■族材料の最良の絶縁膜およびパッシベーション
膜を成す。これはプニクチド膜が■−■族半導体中のプ
ニクチドと整合することが可能だからである。ポリプニ
クチド、特にＭＰ。
（式中、Ｍはアルカリ金属、Ｘは１５以上である）も使
用できる。我々はこれらの絶縁膜およびパッシベーショ
ン膜はプニクチドを含むすべての化合物半導体または金
属間半導体に用いることができると信する。我々はいろ
いろな１「−■族半導体の＜　１１１＞　、　＜　１０
０＞および＜　１１０＞上にそのような膜を堆積した。
今日までで最良の結果は分子線堆積法でリン源だけから
ＩＩＩ−Ｖ族半導体上に典型的には約４００人の厚さの
リン膜を堆積して得られた。
第１図は真空蒸着法（２５０℃）および分子線堆積法（
２０℃）で成長したポリリン化物膜のラマンスペクトル
の比較である。実線は基板が２５０℃の場合のスペクト
ルであるが、平行五角形管状体を含む局所規則性を示す
アモルファス赤リンと頻伯の典型的スペクトルである。
破線は約２０℃で形成した膜のスペクトルであるが、か
なり異なる局所的規則性を示す。スパッタ法で約３００
℃と等しいかそれより低い温度で作成した膜は第１図に
示しく１０） た２０℃の分子線堆積法の結果と同じラマンスペクトル
を有する。
第２図は２０℃の基板で成長した膜のラマンスペクトル
（破線）を黒リンに近いしわのあるシート様層状構造の
スペクトルの理論線との比較である。
我々はこれらの膜の局所的規則性は黒リンのしわのある
シート様層状構造の対応するアモルファス形態であると
結論する。
この局所規則性は前記米国特許出願に記載した膜の局所
規則性（これは五角形管状体からなる局所規則性を有す
る）より簡単である。本発明によるこの新しい形態のア
モルファスリンのエネルギーバンドギャップは約１．７
ｅＶである（アモルファス赤リンのそれは約２．ＯｅＶ
である）ことを見い出した。我々はこのタイプのリン膜
から光導電性あるいはフォトルミネッセンスは検出して
いない。
この膜は光沢があり、硬質で、安定である。
我々はこれらの膜はＩＩＩ−Ｖ族材料の絶縁膜および保
護膜の良好な候補であると結論する。
以下余白 ＋Ｊ’、／４Ｂ４ンジウムおよびヒイリ゛」Δ、妃七員
滅１ＩｎＰの＜　１０（１＞表面およびＧａＡｓの＜　
１００＞表面に基板を室温（約２３℃）に保って分子線
堆積法で典型的厚さ４００人のリンのアモルファス薄膜
を成長した。
製造業者の仕様によればＩｎＰは２Ｘ１０１５個／Ｃ−
の自由電子を、ＧａＡｓは２Ｘ１０１６個／　ｃｔｌの
自由電子を含む。
第３図はＩｎＰのＭＩＳ構造の規格化した容量対電圧の
理論値（実線）と実験値（ドツト）の比較である。実線
（理論値）は理想条件、すなわち完全な絶縁と無視しう
るほど小さい表面準位密度の場合についての；ｉＩ算で
ある。
理論と実験の見事な一致がこれらの高周波Ｃ−７曲線に
示されている。これによってＩｎＰｌのリン膜によって
低い表面準位密度が達成されていること、およびリン膜
が空乏層の変調（ｍｏｄｕｌａ−ｔｉｏｎ）を許容する
ことが示される。
表面準位密度はターマン法で計算できる。第４図はＳｉ
Ｏ□、Ａｌ２ｚ０３．Ｐ３Ｎ５およびＰ（本発明のリン
膜）によるパソシヘーションの表面準位密度の比較であ
り、本発明によりＩｔ−Ｖ族材料に報告されている最低
の表面準位が達成されていることが認められる。
第４図のＥｃは導電帯のエネルギー、Ｅｖは価電子帯の
エネルギーである。
第５図は同様なＧａＡｓについての比較である。空乏層
は変調されているが表面準位密度はＩｎＰの場合のよう
に大きくは減少していないことが見られる。
釦へ影りの」曇」１のパンシベーションの撞−討。
第６図は本発明によるリン膜を有するＧａＡｓと有さな
いＧａＡｓのラマンスペクトルの強度の比較である。Ｇ
ａＡｓ単味は破線、リン膜を有するＧａＡｓは実線で示
されている。
これらのデータは、リンのバリヤーが存在するとＧａＡ
ｓの表面準位が下がることを指示する。これはこのリン
膜をＭＩＳ装置やショットキー装置にまた光エレクトロ
ニクス装置の性能の改良に用いることが可能であること
を示す。
第７図はリン薄膜を有するＧａＡｓと有さないＧａＡｓ
のフォトルミネッセンスの線形状の比較であり、ＧａＡ
ｓの単味は破線、リン膜付ＧａＡｓは実線で示されてい
る。
このグラフからリン薄膜が存在する場合にＧａＡｓの表
面で電子濃度が増加していることが結論される。この挙
動は表面障壁が減少したときに期待されるので、これは
第６図に示した結果と一致する。
第８図はリン薄膜が存在する場合にＧａＡｓがら生ずる
フォトルミネッセンスの強度が増加することを示す。Ｇ
ａＡｓ単味のフォトルミネッセンス強度は破線で、リン
膜を有するＧａＡｓのそれは実線で示す。
このフォトルミネッセンスの増加は、再び、リン薄膜が
存在する場合に表面準位の数が減少することを示す。こ
の結果は第６図、第７図と一致する。
第６．７．８図のリン膜は製造業者が７Ｘ１０′７個／
　ｃｔｌの自由電子を有すると特定したＧａＡｓ＜１１
１＞表面上に成長した。
我々は層状でしわのあるシート様局所規則性を有するリ
ン薄膜をＧａＡｓ上に堆積した場合ＧａＡｓ表面障壁が
減少したと結論する。我々の実験は表面準位の密度が１
オーダー減少したことを示す。
我々が前に述べたフォトルミネッセンス強度の増加は光
エレクトロニクス装置では極めて重要である。それは表
面再結合速度が低減することを意味する。
こうして、ＩＩＩ−Ｖ族半導体−トに堆積した層状、し
わのあるシート様局所規則性を有するポリプニクチド表
面膜は表面準位の密度の低減を生じ、空乏層の変調を許
容し、表面障壁を低減し、表面の自由電子濃度を低減し
、フォトルミネッセンス強度を増加し、そして表面再結
合速度を減少することを示した。
本発明−に１（る装置 第９図を参照すると、本発明による旧５ＦＥＴは■−Ｖ
族半導体材料本体（基板）２０．高導電性の島状領域２
２．チャンネル２４．ソースおよびドレイン金属電極２
６．ゲート金属電極２８．絶縁膜３０およびパッシベー
ション膜３２を有する。
本発明に従うと、■膜３０およびパッシベーション膜３
２は一体で同時に半導体基板２０上に堆積してもよいが
、新規なアモルファス層状リン材料またはその他の層状
高プニクチド材料、例えばＭＰ、Ｓ　（Ｍはアルカリ金
属である）およびＭＰＸ（Ｍはアルカリ金属、Ｘは１５
以上である）−特にアルカリ金属はカリウムである−で
あることができる。
第１０図は本発明によるＭＥＳＦ［！Ｔを示す。これは
１−Ｖ族半導体本体３４．高導電性の島状領域３６、ソ
ースおよびドレイン電極３８．ゲート電極４０．チャン
ネル４２．および本発明によるパッシベーション膜４４
を有する。膜４４はソースおよびドレインからゲートへ
の表面電流を減少させる。
本発明によれば、第１１図に示すように、■−Ｖ族基板
基板いるその他のＭＩＳ装置を作成してもよい。同図中
、ＩＩＩ−Ｖ族基板は全体として２で指され、適当にド
ープされてＰ影領域４とＮ形領域６が形成されている。
次いで本発明によりポリプニクチドまたは元素状リン膜
８を基板上に堆積し、適当にマスクしてエツチングし、
それからアルミニウムなどの金属を堆積してドレイン電
極１０、ゲート電極１２およびソース電極１４を形成す
る。当業者は本発明による高プニクチド絶縁膜を用いて
その他多くのＭｉｓ形態および装置を作製しうろことを
理解するであろう。
大部分のＩＩＩ−Ｖ族半導体接合型装置はプレーナ形ま
たはメサ形であり、接合の端部は装置の表面に露出して
いる。ある種の重要な用途（例えば、光通信用ＰＩＮま
たはアバランシェ受光ダイオード）では装置雑音を低く
するために操作中の逆バイアス下で暗電流（すなわち、
光の照射がない状態での電流）ができるだけ低いことが
肝要である。
この暗電流の表面電流成分は著しいので、表面を１パツ
シベーシヨン」　（すなわち、表面電流経路の減少また
は除去）して表面電流を最小限化することが望ましい。
これは露出した表面上に適当な絶縁材料の薄膜を堆積し
て行なう。このために現在■−■族装置に用いられてい
る材料には５ｉ０２　。
Ｓｉ、Ｎ、　、ポリイミド、フォトレジストがあるが、
そのいずれも表面電流を必要な非常に低い値に制御して
かつ再現性をもって低減することが可能ではない。
本発明によれば、このタイプのＴ［ｌ−Ｖ族装置にポリ
プニクチド材料（例えば、リン、ＭＰ、５またはＭＰ、
、ここにＭはカリウムなどのアルカリ金属、Ｘは１５以
上である）の薄膜を用いる。これらの材料はｌ）良好な
物理的および化学的安定性、２）高い電気抵抗率、３）
ポリプニクチドの■−ｖ族材料基板上に成長するのに好
適な傾向すなわち「親和性」を有する。
第１２図を参照すると、いろいろな層を含む■−■族半
導体材料本体４６は金属電極４８　、５０をその上に堆
積して有する。層（領域）５２，５４．５６の間の漏れ
電流をなす表面電流成分を減少するために本発明による
プニクチド膜５８を堆積する。
第１２図に図示した装置は例えばＰＩＮ受光ダイオード
またはアバランシェダイオードである。
第１２図に図示した装置はプレーナ構造を有する。第１
３図にメサ構造を有する装置を示す。これはＩＩＩ−Ｖ
族材料のいろいろな層（領域＞　５９　、６０゜６２　
、６４　、６６　、６８と金属電極７０　、７２を有す
る。再び、層５８　、６０　、６２　、６４　、６６　
、６８の間の界面７４　、７６　、７８゜８０　、８２
を横ぎる表面電流を防止するために、我々は高ブニクチ
ドパソシヘーション膜８４　、８６を設ける。
第１３図に図示した。装置は例えば光検出用Ｆ’ＩＮダ
イオードまたはアバランシェダイオードであることがで
きる。
第１２図、第１３図は両方とも本発明の新規なプニクチ
ド膜を光エレクトロニクス装置の表面電流を低減するた
めに用いる態様を説明する。
本発明のもう１つの重要な光エレクトロニクス装置への
応用は我々の新規なプニクチド膜がそれを適用したｍ−
ｖ族半導体の表面における表面再結合速度を低減するこ
とに基づいている。我々は＜　１１１＞表面上に成長し
た層状しわのあるシート様リンのアモルファス薄膜を有
する高トープＧａＡｓのフォトルミネッセンス強度の測
定値が２．５倍の増加を示すことを見い出した。このフ
ォトルミネッセンス強度の増加は表面での再結合速度の
低下を示す。表面再結合速度が小さいほど、光エレクト
ロニクス装置、例えば、発光ダイオード、レーザー、太
陽電池、フォトカソード、光検出器の性能がよくなるこ
とが知られている。
本発明に従うと、層状形態の高プニクチド材料は光エレ
クトロニクス装置の発光または受光表面に適用されるで
あろう。
こうして、第１４図を参照すると、本発明による受光装
置はプニクチドを含む化合物金属間半導体またはｍ−ｖ
族半導体の本体８８とその受光表面上に堆積した高プニ
クチド膜９０を有する。
同様に、第１５図に図示のように、本発明による発光装
置は、再び、化合物金属間半導体の本体９４とその発光
表面上に堆積した高プニクチド膜９６を有する。受光ま
たは発光装置が中断線１００゜１０２で示されるような
表面９２または９８に表われる２またはそれ以上の半導
体領域を有する場合、膜９０　、９６は同様にそれらの
間の表面電流を低減する。膜９０　、９６は、同様に、
第９〜１３図の装置のように電極（図示せず）間の表面
電流を低減するためにも用いることができる。
こうして、我々はプニクチド、特に■−Ｖ族半導体を含
む化合物半導体および金属間半導体の絶縁およびパッシ
ベーションを開示した。また新規な形態の層状でしわの
あるシート様局所規則性を有する高プニクチド薄膜を開
示した。我々はこのような膜はプニクチドに基づく半導
体−Ｌに堆積すると表面準位密度を低減し、空乏層の変
調を許容し、表面障壁を低減し、表面のキャリヤ濃度を
増加し、フォトルミネッセンスを増加し、表面でのキャ
リヤ再結合速度を低減することを示した。我々は高プニ
クチド膜を絶縁およびパッシベーションに用いたＭＩＳ
装置およびショットキー装置、特に旧５ＦＥＴおよびＭ
［！ＳＦ［！Ｔを開示した。我々はそのような膜を絶縁
、パッシベーション、性能の改良、寿命の延長のために
用いたいろいろなエレクトロオプティカル装置を開示し
た。
本発明で用いるプニクチドを含む半導体は通常金属間ま
たは化合物半導体と呼ばれているものであり、これらは
周期律表の欄■および欄■の元素を含む化合物、金属間
半導体、例えば二元系半導体のリン化アルミニウム、ヒ
化アルミニウム、アンチモン化アルミニウム、リン化ガ
リウム、ヒ化ガリウム、アンチモン化ガリウム、リン化
インジウム、ヒ化インジウム、アンチモン化インジウム
、そして三元系および四元系半導体である。プニクチド
とは周期律表の欄■の元素、すなわち窒素、リン、ヒ素
、アンチモンおよびビスマスを意味する。
こうして、以上の説明から明らかなように、前□　記の
本発明の目的は有効に達成され、また前記の方法を実施
する上であるいは前記の装置において本発明の範囲から
逸脱することなく特定の変更をすることができるので、
以上の説明に含められあるいは添付図面に示されたすべ
ての事項は説明のためであって限定するものではないと
解されるべきである。
また、特許請求の範囲はここに記載された本発明のすべ
ての一般的および具体的特徴のすべてを包含することを
理解されるべきである。
特に、特許請求の範囲において成分あるいは化合物は意
味が許す限り矛盾がないそれらの混合物をも包含するこ
とを理解されるべきである。
下記の事項が本発明の出発点である。
我々は、ＲＦプラズマ中でＰ、　十ＡＲ混合物から室温
で堆積したアモルファスリン（Ｐ）膜はＩｎＰの伝導帯
近くの表面準位Ｎｓｓの密度を低減することを報告する
。我々は、さらに、ＩｎＰのバンドギャップ中の準位の
分布における化学表面処理とプラズマ表面処理の効果を
調べた。ＭＩＳダイオードの容量＝電圧特性から求めた
ＮＳＳの値は旧０３またはヒドラジンで処理した表面に
ついて広汎な動的範囲において約１０”／ｃＪ　ｅＶで
ある。
ＥＳＣＡでモニターすると、界面の残りの酸化物に廂歴
現象が伴なっている。５分間のスパッタエツチング（５
０〜１００　ｅＶ）では酸素のない界面が得られるが、
結晶表面の破損（ラマンおよびフォトルミネソセンスで
測定される）のためにＮｓｓの増加が示される。同様に
処理されたＭＩＳＦＥＴ装置の闇値電圧の符号は正から
負へ変化し、装置の性能が劣化している。我々はこの結
果はＰ−１ｎ　Ｐ界面におけるフェルミ準位の移動によ
るものと解する。我々はリン膜と最適の表面処理との組
合せによって光エレクトロニクス装置に必要なｒｎＰの
パッシベーションを提供することが可能であると結論す
る。
【図面の簡単な説明】
第１図は異なる基板温度で成長した膜のラマンスペクト
ル図、 第２図は低温で成長した膜のラマンスペクトルとしわの
あるシート様構造の理論的推測値（曲線）の比較グラフ
、 第３図は本発明による絶縁膜を有するリン化インジウム
の規格化した容量対電圧のグラフ図、第４図はリン化イ
ンジウム上のいろいろな可能な絶縁およびパッシベーシ
ョン膜の表面準位密度対エネルギーのグラフ、 第５図は本発明により堆積した膜を有するヒ化ガリウム
の規格化した容量対電圧のグラフ、第６図は本発明によ
る膜を有しあるいは有さないヒ化ガリウムのラマンスペ
クトル強度の比較グラフ、 第７図は本発明による膜を有しあるいは有さないヒ化ガ
リウムのフォトルミネッセンスのＩＩ　形状の比較グラ
フ、 第８図は本発明による膜を有しあるいは有さないヒ化ガ
リウムのフォトルミネッセンスの強度の比較グラフ、 第９図は本発明による旧５ＦＥＴの概略断面図、第１Ｏ
図は本発明によるＭ［！５ＦＥＴの概略断面図、第１１
図は本発明による旧５ＦＥＴの概略断面図、第１２図は
本発明による光検出ダイオードの概略断面図、 第１３図は本発明による別の光検出ダイオードの概略断
面図、 第１４図は本発明による受光装置の概略断面図、第１５
図は本発明による発光装置の概略断面図である。 ２・・・■−ｖ旅材料基板、　　４・・・Ｐ影領域、６
・・・Ｎ影領域、 ８・・・ポリプニクチドまたは元素状リン膜、１０・・
・ドレイン電極、　　　　１２・・・ゲート電極、１４
・・・ソース電極、　　　　　２０・・・半導体基板、
２２・・・高導電性島状領域、　２４・・・チャンネル
、２６・・・ソースおよびトレイン電極、２８・・・ゲ
ート電極、　　　　３０・・・絶縁膜、３２・・・パッ
シベーション膜、 ３４・・・ｔＵ−Ｖ族半導体本体、 ３６・・・高導電性島状領域、 ３８・・・ソースおよびドレイン領域、４０・・・ゲー
・ト電極、　　　　４２・・・チャンネル、４４・・・
パッシベーション膜、 ４６・・・ｍ−ｖ族半導体本体、 ４８　、５０・・・金属電極、 ５２　、５４　、５６・・・層（領域）、５８・・・プ
ニクチド膜、 ５９　、６０　、６２　、６４　、６８・・・Ｉ−Ｖ族
材料層（領域）、７０　、７２・・・金属電極、 ７４　、７６　、７８　、８０　、８２・・・界面８８
・・・ＩＩＩ−Ｖ族半導体本体、 ９０・・・高プニクチド膜、　　９２・・・表面、９４
・・・ｍ−ｖ族半導体本体、 ９６・・・高プニクチド膜、　　９８・・・表面、１０
０　、１０２・・・分割線。

Claims (1)

  1. 【特許請求の範囲】 １、ＲＦプラズマ中でＩｎＰ上にアモルファスリン膜を
    堆積することによってＩｎＰの伝導帯に近い表面準位の
    密度を低減する方法。 ２、ＩｎＰ表面にアモルファスリン膜を堆積する方法に
    おいて、ＩｎＰ表面をＨＩＯ＿３またはヒドラジンで処
    理する工程を含むことを特徴とする方法。 ３、前記ＩｎＰと前記アモルファスリン膜の界面をスパ
    ッタエッチして酸素が存在しない界面を提供する工程を
    含む特許請求の範囲第２項記載の方法。 ４、前記スパッタエッチを約５分間行なう特許請求の範
    囲第３項記載の方法。 ５、前記スパッタエッチを５０〜１００ｅＶの範囲内で
    行なう特許請求の範囲第３項記載の方法。 ６、ＩｎＰの表面準位の密度が増加する特許請求の範囲
    第３項記載の方法。 ７、結果としてＰ−ＩｎＰ界面でフェルミ準位が移動す
    る特許請求の範囲第３項記載の方法。 ８、前記表面処理とリン膜との組合せにより光エレクト
    ロニクス装置に必要なＩｎＰのパッシベーションが提供
    される特許請求の範囲第２項記載の方法。 ９、前記表面処理とリン膜との組合せにより光エレクト
    ロニクス装置に必要なＩｎＰのパッシベーションが提供
    される特許請求の範囲第３項記載の方法。 １０、ＨＩＯ＿３またはヒドラジンで処理したＩｎＰ基
    板とその上に堆積したリン膜を有することを特徴とする
    光エレクトロニクス装置。
JP61114951A 1985-05-21 1986-05-21 ＩｎＰのパツシベ−シヨン方法および用途 Pending JPS61267329A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US736750 1985-05-21
US06/736,750 US4696828A (en) 1984-02-17 1985-05-21 Passivation of InP by plasma deposited phosphorus

Publications (1)

Publication Number Publication Date
JPS61267329A true JPS61267329A (ja) 1986-11-26

Family

ID=24961158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61114951A Pending JPS61267329A (ja) 1985-05-21 1986-05-21 ＩｎＰのパツシベ−シヨン方法および用途

Country Status (6)

Country Link
US (1) US4696828A (ja)
EP (1) EP0207607A1 (ja)
JP (1) JPS61267329A (ja)
KR (1) KR860009479A (ja)
IL (1) IL78276A0 (ja)
ZA (1) ZA863695B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032472A (en) * 1981-12-30 1991-07-16 Stauffer Chemical Company Films of catenated phosphorus materials, their preparation and use, and semiconductor and other devices employing them
US4818636A (en) * 1981-12-30 1989-04-04 Stauffer Chemical Company Films of catenated phosphorus materials, their preparation and use, and semiconductor and other devices employing them
US5023673A (en) * 1989-07-21 1991-06-11 At&T Bell Laboratories Semiconductor mesa structured optical processing devices, with added side-surface recombination centers to improve the speed of operation
US6489635B1 (en) 1999-03-01 2002-12-03 Sensors Unlimited Epitaxially grown p-type diffusion source for photodiode fabrication
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
TWI427807B (zh) * 2010-10-28 2014-02-21 Atomic Energy Council 能增加光電流收集效率的太陽能電池結構
DE112012004882B4 (de) 2011-11-23 2022-12-29 Acorn Technologies, Inc. Verbesserung von Metallkontakten zu Gruppe-IV-Halbleitern durch Einfügung grenzflächiger atomischer Monoschichten
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
CN114038948A (zh) * 2021-05-11 2022-02-11 重庆康佳光电技术研究院有限公司 红光外延层及其刻蚀修复方法、led芯片及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276137A (en) * 1979-07-23 1981-06-30 International Business Machines Corporation Control of surface recombination loss in solar cells
AU2992784A (en) * 1983-06-29 1985-01-03 Stauffer Chemical Company Passivation and insulation of iii-v devices with pnictides

Also Published As

Publication number Publication date
IL78276A0 (en) 1986-07-31
KR860009479A (ko) 1986-12-23
US4696828A (en) 1987-09-29
ZA863695B (en) 1987-03-25
EP0207607A1 (en) 1987-01-07

Similar Documents

Publication Publication Date Title
US5247349A (en) Passivation and insulation of III-V devices with pnictides, particularly amorphous pnictides having a layer-like structure
US5247533A (en) Gallium nitride group compound semiconductor laser diode
Katz et al. A monolithic integration of GaAs/GaAlAs bipolar transistor and heterostructure laser
Yoshikawa et al. High efficiency n-CdS/p-InP solar cells prepared by the close-spaced technique
JPH0634405B2 (ja) 薄膜光起電力デバイス
JPS61267329A (ja) ＩｎＰのパツシベ−シヨン方法および用途
US4248675A (en) Method of forming electrical contact and antireflection layer on solar cells
Dharmadasa et al. Cadmium telluride/Langmuir film photovoltaic structures
Malik et al. Molecular‐beam epitaxy of GaSb/AlSb optical device layers on Si (100)
Maruska et al. Energy bands in quantum confined silicon light‐emitting diodes
Bajor et al. Growth of high quality epitaxial Ge films on (100) Si by sputter deposition
US4161418A (en) Ionized-cluster-beam deposition process for fabricating p-n junction semiconductor layers
Gale et al. GaAs shallow-homojunction solar cells on Ge-coated Si substrates
Lewerenz et al. Oxide optimization at the p‐Si/aqueous electrolyte interface
EP0132326A2 (en) Passivation and insulation of III-V devices
Tell et al. Native grown plasma oxides and inversion layers on InGaAs
Focht et al. High resistivity in p‐type InP by deuteron bombardment
JPS6046035A (ja) 高プニクチド層の使用、半導体装置および新規な形態のプニクチド
US4161814A (en) Tunnel injection of minority carriers in semi-conductors
JPH0738141A (ja) アバランシェフォトダイオード
Thornton et al. High performance all‐sputter deposited Cu2S/CdS junctions
DiStefano et al. Conformal antireflective coatings on a textured tungsten surface
EP0442203B1 (en) A method of making ohmic low resistance w-sb contacts to iii-v semiconductor materials
CA1241896A (en) Passivation and insulation of iii-v devices with pnictides, particularly amorphous pnictides having a layer-like structure
JP2666841B2 (ja) アバランシェ型半導体受光素子の製造方法