JPS6126154A - Device for adding and correcting equivalent contents of read-only memory - Google Patents

Device for adding and correcting equivalent contents of read-only memory

Info

Publication number
JPS6126154A
JPS6126154A JP14803384A JP14803384A JPS6126154A JP S6126154 A JPS6126154 A JP S6126154A JP 14803384 A JP14803384 A JP 14803384A JP 14803384 A JP14803384 A JP 14803384A JP S6126154 A JPS6126154 A JP S6126154A
Authority
JP
Japan
Prior art keywords
memory
read
contents
correcting
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14803384A
Other languages
Japanese (ja)
Inventor
Yoshibumi Miyazaki
宮崎 義文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14803384A priority Critical patent/JPS6126154A/en
Publication of JPS6126154A publication Critical patent/JPS6126154A/en
Pending legal-status Critical Current

Links

Classifications

    • Y02B60/1225

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

PURPOSE:To correct and add easily the equivalently unrewritable contents of a ROM by temporarily transferring the contents of the ROM to a RAM and adding and correcting the contents of the RAM by the contents of another adding/ correcting information memory. CONSTITUTION:When it is necessary to correct the contents of the ROM2, the contents of the ROM2 are equivalently corrected by a memory adding/correcting means 10. Namely, correcting information for a main memory 3 is read from an I/O device 8 through an I/O interface 7 to correct the contents of the main memory so that system operation is not influenced. Consequently, the correcting information can be written in a memory 5 backed up by power supply using a battery. If the correction of the contents of the ROM2 is urgently required, the correcting information is inputted to the memory 5 and then erased from the memory 5, so that the memory can be patched in accordance with the using status of the system.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はプロセッサのプログラムあるいはデータを格納
したリードオンリメモリに対して、プログラムやデータ
の設計上の誤りの訂正、不良発生によるビット化けの訂
正、機能の一部追加変更等を目的としてその一部を修正
する追加修正装置に第1図に従来例の構成を示している
。第1図において1はプロセッサであり、バス4を通し
て半導体マスクドリードオンリメモリ2のプログラムを
実行し、ランダムアクセスメモリ3をアクセスするよう
に構成されている。ところで、このような構成のものに
おいて、前記マスクドリードオンリメモリ2に何らかの
修正の必要が生じた場合には、再度マスクドリードオン
リメモリ2を作り直して交換する必要があシ、全体とし
てその修正に相当の費用と労力を必要とし、きわめて不
都合であった。
[Detailed Description of the Invention] Industrial Application Field The present invention is applicable to a read-only memory that stores programs or data of a processor, corrects design errors in programs or data, corrects bit garbled bits due to defects, and functions. FIG. 1 shows the configuration of a conventional example of an addition/modification device for modifying a part of the system for the purpose of adding or changing a part of the system. In FIG. 1, a processor 1 is configured to execute a program in a semiconductor masked read-only memory 2 and access a random access memory 3 through a bus 4. By the way, in such a configuration, if it is necessary to make some kind of modification to the masked read-only memory 2, it is necessary to recreate the masked read-only memory 2 and replace it. It was extremely inconvenient, requiring a lot of expense and effort.

発明の目的 本発明は上記従来例の問題点を除去するものであり、書
き換え不能なリードオンリメモリの内容に対してプログ
ラムの設計ミス、不良によるビット誤り、機能の一部追
加、修正などの要因によシその内容に変更が生じた場合
でも、等価的に書き換え不能のリードオンリメモリの内
容を容易に修正、追加することのできる優れた追加修正
装置を提供することを目的とするものである。
Purpose of the Invention The present invention eliminates the above-mentioned problems of the conventional method, and eliminates factors such as program design errors, bit errors due to defects, and partial additions and modifications of functions to the contents of non-rewritable read-only memory. The object of the present invention is to provide an excellent addition/modification device that can easily modify or add the contents of a read-only memory, which is equivalently non-rewritable, even if the contents change. .

発明の構成 本発明は、上記目的を達成するだめに、書き換え不能の
リードオンリメモリの内容をいったん書き換え可能なラ
ンダムアクセスメモリに転送し、このランダムアクセス
メモリの内容を、前記り−ドオンリメモリに対する修正
追加情報をまとめて記憶しである別の追加修正情報メモ
リの内容により追加修正するように構成したものである
Structure of the Invention In order to achieve the above object, the present invention first transfers the contents of a non-rewritable read-only memory to a rewritable random-access memory, and then modifies and adds the contents of this random-access memory to the read-only memory. The information is stored together and is configured to be additionally modified based on the contents of another additional/modified information memory.

実施例の説明 第2図は、本発明の一実施例の構成を示すものである。Description of examples FIG. 2 shows the configuration of an embodiment of the present invention.

第2図において1はプロセッサ、2はプロセッサ1が実
行するプログラムを格納したり一ドオンリメモ1ハ 3
はプロセッサ1よりアクセスされるランダムアクセスの
主記憶メモ1ハ 4はバス、5は停電保存が可能な読み
書き可能なランダムアクセスメモリであり、この実施例
では電池によシミ源バックアップされた半導体ランダム
アクセスメモリを使用している。6はリードオンリメモ
リであり、この実施例ではイレーザブル・プログラマブ
ルリードオンリメモリ(EPR,OM)を用いている。
In FIG. 2, 1 is a processor, and 2 is a memory that stores programs executed by the processor 1. 3
is a random access main memory memory 1c accessed by the processor 1; 4 is a bus; 5 is a read/write random access memory that can be saved during power outage; in this embodiment, it is a semiconductor random access memory backed up by a battery; using memory. 6 is a read-only memory, and in this embodiment, an erasable programmable read-only memory (EPR, OM) is used.

尚、ランダムアクセスメモリ5、リードオンリメモリ6
には、ともに第3図に示すような形式で、主記憶メモリ
3のメモリ内容の修正データが、修正先頭番号・修正B
yte数、修正データの順に記憶されている。そして、
プロセッサ1は、バス4を通じて各メモリー2.3.5
.6 をアクセスするように構成されている。まだ、リ
ードオンリメモリ2には、後述する第4図、第5図のフ
ローチャートにしたがって動作するプログラムロード手
段9とメモリ追加修正手段10が格納されておシ、少な
くともメモリロード手段9は、主記憶メモリとしてプロ
セッサ1よシアクセスできるように構成されている。
In addition, random access memory 5, read-only memory 6
In both cases, the correction data of the memory contents of the main memory 3 is stored in the format as shown in FIG.
The data is stored in the order of yte number and modified data. and,
Processor 1 connects each memory 2.3.5 via bus 4.
.. 6. The read-only memory 2 still stores a program loading means 9 and a memory addition/modification means 10 that operate according to the flowcharts shown in FIGS. 4 and 5, which will be described later. It is configured so that it can be accessed by the processor 1 as a memory.

上記実施例において電源投入やシステムリセットを行な
うとプロセッサ1がこれを検出し、リードオンリメモリ
2内のプログラムロード手段9を実行する。すなわち第
4図に示すように5teplでリードオンリメモリ2の
内容をランダムアクセスメモリの主記憶3ヘロードし、
5tep2でリードオンリメモリ6より主記憶メモリ3
に対する修正情報をとり出j〜で主記憶メモリ3の内容
に修正を加え5tep3において、電池電源バックアッ
プ付うンダムアク+スメモリ5より、主記憶メモリ3に
対する修正情報をとり出して、主記憶メモリ3に修正を
かける。
In the embodiment described above, when the power is turned on or the system is reset, the processor 1 detects this and executes the program loading means 9 in the read-only memory 2. That is, as shown in FIG. 4, the contents of the read-only memory 2 are loaded into the main memory 3 of the random access memory in 5 tepl, and
Main memory 3 from read-only memory 6 at 5tep2
In step 3, the content of the main memory 3 is corrected, and in step 3, the correction information for the main memory 3 is extracted from the Ndam Access Memory 5 with battery power backup, and the content is stored in the main memory 3. Make corrections.

他方、リードオンリメモリ2の修正が必要な場合には、
リードオンリメモリ6を交換して再び■PLするか、ま
たは入出力装置8を用いて第5図に示すようにメモリ追
加修正手段10により等価的にリードオンリメモリ2の
修正を行うことができる。すなわち第5図の5tepl
で入出力装置8より入出力インタフェース回路7を介し
て主記憶メモリ3に対する修正情報を読み込みシステム
動作に影響しないように5tep 2で主記憶メモリ3
の内容を修正すれば、5tep3で、電池による電源バ
ックアップ付メモリ5に修正情報を書き込むことができ
る。したがって緊急にリードオンリメモリ2の修正が必
要になった場合には、後者すなわち第5図のフローチャ
ートに従って等価的に修正し、これを後日永久的に修正
すれば良い。すなわち、この場合には上記修正情報をバ
ックアップ付メモリ5に入れて、同情報をメモリ5より
消去しておく等、システムの運用状況に合わせてメモリ
パッチすることができる。
On the other hand, if it is necessary to modify read-only memory 2,
Either the read-only memory 6 is replaced and the PL is performed again, or the read-only memory 2 can be equivalently modified by the memory addition/modification means 10 using the input/output device 8 as shown in FIG. In other words, 5 tepl in Figure 5
In step 2, correction information for the main memory 3 is read from the input/output device 8 via the input/output interface circuit 7 so as not to affect system operation.
If the contents are corrected, the correction information can be written in the memory 5 with battery power backup in step 5. Therefore, if it becomes necessary to urgently modify the read-only memory 2, it is sufficient to equivalently modify the latter, that is, according to the flowchart of FIG. 5, and then permanently modify it at a later date. That is, in this case, it is possible to patch the memory according to the operational status of the system, such as by putting the correction information into the backup memory 5 and erasing the same information from the memory 5.

発明の効果 以上、実施例より明らか々ように、本発明の追加修正装
置によれば、一度大量に製造したリードオンリメモリが
、プログラムバグやその他の原因でその内容に追加修正
の必要性が生じた場合でもこれを等価的に修正すること
ができるので、■ リードオンリメモリの再製造のだめ
の時間、コストを大巾に削減でき ■ 万一プログラムのバグや修正が生じた場合にも修正
が可能であるため早い時期にリードオンリメモリの製造
が開始でき、機器のテスト時間、製造出荷を短縮するこ
とができ、しかも■ リードオンリメモリにビット化け
が生じた場合にもこれに充分対処しうるという利点を有
する。
In addition to the effects of the invention, as is clear from the embodiments, the additional modification device of the present invention can prevent read-only memories that have been manufactured in large quantities from becoming necessary to make additional modifications to their contents due to program bugs or other causes. Even if a bug occurs in the program, it can be fixed equivalently, so ■ The time and cost of remanufacturing read-only memory can be greatly reduced ■ Even if a program bug or correction occurs, it can be fixed. As a result, manufacturing of read-only memory can be started at an early stage, equipment testing time and manufacturing shipment can be shortened, and even if bit corruption occurs in read-only memory, it can be fully dealt with. has advantages.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の構成を示す概略ブロック図、第2図は本
発明の等測的内容追加修正装置における実施例の概略ブ
ロック図、第3図は同実施例に使用する電源バックアッ
プ付ランダムアクセスメモリ、イレーザブルプログラム
リードオンリメモリなの内部構成を示す説明図、第4図
、第5図は同実施例の要部の動作を示すフローチャート
図である0 1・・・・・・プロセッサ、2・・・・・・リードオン
リメモリ、3・・・・・・リードライト可能ランダムア
クセスメモ1ハ4・・・・・・バス、5・・・・・・電
池による電源バックアップ付ランダムアクセスメモリ、
6・・・・・イレーザブルプログラムリードオンリメモ
リ、7・・・・・入出力インタフェース回路、8・・・
・入出力装置、9・・・・・・プログラムロード手段、
10・・・・・メモリ追加修正手段。 代理人の氏名 弁理士 中尾敏男 ほか1名第1図 第2図 第4図    第5図
Fig. 1 is a schematic block diagram showing a conventional configuration, Fig. 2 is a schematic block diagram of an embodiment of the isometric content addition/modification device of the present invention, and Fig. 3 is a random access with power backup used in the same embodiment. An explanatory diagram showing the internal structure of the memory, an erasable program read-only memory, and FIGS. 4 and 5 are flowcharts showing the operation of the main parts of the same embodiment. ... Read-only memory, 3 ... Random access memory that can be read and written 1c4 ... Bus, 5 ... Random access memory with battery power backup,
6... Erasable program read only memory, 7... Input/output interface circuit, 8...
- Input/output device, 9...Program loading means,
10...Memory addition/correction means. Name of agent: Patent attorney Toshio Nakao and one other person Figure 1 Figure 2 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims]  プロセッサのプログラムあるいはデータを格納したリ
ードオンリメモリと、前記リードオンリメモリの内容を
ロードするためのリードライト可能なランダムアクセス
主記憶メモリと、前記リードオンリメモリに格納された
プログラムあるいはデータの誤り訂正、ビット誤り訂正
、機能一部追加修正を目的とした追加修正情報を記憶し
たリードオンリメモリ、停電保存可能なリードライト可
能なランダムアクセスメモリ等の追加修正情報メモリと
、前記リードオンリメモリの内容を前記主記憶メモリに
ロードするためのロード手段と、前記追加修正情報メモ
リの内容を読み出してこれをもとに前記主記憶メモリの
内容を追加修正する手段とを備えたリードオンリメモリ
の等価的内容追加修正装置。
a read-only memory storing a program or data of a processor; a readable/writable random access main memory for loading the contents of the read-only memory; and error correction of the program or data stored in the read-only memory; Additional modification information memory, such as a read-only memory that stores additional modification information for the purpose of bit error correction and partial functional addition modification, and a readable/writable random access memory that can be saved during a power outage, and the contents of the read-only memory described above. Addition of equivalent content to a read-only memory comprising loading means for loading into the main memory, and means for reading the contents of the additional modification information memory and additionally modifying the contents of the main memory based on this. Correction device.
JP14803384A 1984-07-16 1984-07-16 Device for adding and correcting equivalent contents of read-only memory Pending JPS6126154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14803384A JPS6126154A (en) 1984-07-16 1984-07-16 Device for adding and correcting equivalent contents of read-only memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14803384A JPS6126154A (en) 1984-07-16 1984-07-16 Device for adding and correcting equivalent contents of read-only memory

Publications (1)

Publication Number Publication Date
JPS6126154A true JPS6126154A (en) 1986-02-05

Family

ID=15443609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14803384A Pending JPS6126154A (en) 1984-07-16 1984-07-16 Device for adding and correcting equivalent contents of read-only memory

Country Status (1)

Country Link
JP (1) JPS6126154A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236098A (en) * 1985-04-10 1986-10-21 Nec Corp Rom program controller
US5051995A (en) * 1988-03-14 1991-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a test mode setting circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940399A (en) * 1982-08-31 1984-03-06 Toshiba Corp Information processor
JPS5985545A (en) * 1982-11-09 1984-05-17 Fujitsu Ltd Correcting and processing system for contents of system rom

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940399A (en) * 1982-08-31 1984-03-06 Toshiba Corp Information processor
JPS5985545A (en) * 1982-11-09 1984-05-17 Fujitsu Ltd Correcting and processing system for contents of system rom

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236098A (en) * 1985-04-10 1986-10-21 Nec Corp Rom program controller
US5051995A (en) * 1988-03-14 1991-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a test mode setting circuit
USRE35645E (en) * 1988-03-14 1997-10-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a test mode setting circuit

Similar Documents

Publication Publication Date Title
JP2990181B1 (en) Flash memory, microcomputer having flash memory, and method of storing program in flash memory
WO2000019317A1 (en) Protection of boot block code while allowing write accesses to the boot block
US6546517B1 (en) Semiconductor memory
RU2248627C2 (en) Method and device for changing content of memory devices of control blocks
US20050033954A1 (en) Computer system having BIOS with multiple memory block
JP2004046453A (en) Single chip microcomputer and boot sector switching method
US6925522B2 (en) Device and method capable of changing codes of micro-controller
CN112802534A (en) Automatic error correction data storage method for electronic detonator chip
US6314024B1 (en) Data processing apparatus
US7490321B2 (en) Method for updating firmware via determining program code
JPS6126154A (en) Device for adding and correcting equivalent contents of read-only memory
JPH11265283A (en) Correction method for firmware in storage device, and storage device
JPS5985545A (en) Correcting and processing system for contents of system rom
CN114356653A (en) Power-down protection method and device for industrial control firewall
TWI469052B (en) Program updating system having correcting storage units and method thereof
JP2005128613A (en) Image forming device
JPS63278162A (en) Error correction device in information processor
JP2000112826A (en) Data protection device for non-volatile memory
JPS6234262A (en) Access system for nonvolatile memory
JPS5816349A (en) Memory extension substituting system
JPS6131496B2 (en)
JP3789248B2 (en) Program loading method, program loading apparatus and recording medium therefor
CN114924778A (en) Program upgrading method based on ZYNQ redundant backup
JPH03160524A (en) Information processor
JPS6142304B2 (en)