JPS61256262A - 相関式時間差計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は相関式時間差計に関するものであシ。

特に、互に相関を有するコ個のアナログ人カイを号間の
相対的時間差を計測するためのものであって、時間差の
計測に対する自己試験機能を備えた相関式時間差計に関
するものである。

〔従来の技術〕

第一図には、従来の相関式時間差計に２・ける相関関数
演算部の構成が例示されている。こ＼に示される従来例
け、入力されるアナログ信号７＆：２に化処理し、その
積計算のためにエクスクル−シブノア（ＥＸ−ＮＯＲ）
が用いられた形式のものである。

このＷｃｊ図において、（１）はクロック発振器、（２
１はカウンタ、（，７１および（りけコンパレータ、　
（！ｒ＋はシフトレジスタ、（６）けマルチプレクサ、
Ｉ７１．（ｉｏ）および（／／）はラッチ、（１）はＥ
Ｘ−ＮＯＲ、ｆｉｌはピーク位置演算器である。

以下、その動作について説明する。計測の対象とされる
一個のアナログ信号は、夫々にコンパ７−タ（３）およ
び（す）に入力され、夫々の極性の正負に依存して、正
極性のときは”／”に、また、負極性のときはＯ”にな
るように、λ値化した信号が出力される。カウンタ（２
）は、シフトレジスタ（５１の段数に相当するビット数
をプリセット数とするプリセット数とするプリセットカ
ウンタでアシ。

クロック発振器（力の出力信号（φｌ）を受入れて。

そのフルカウントに達する毎にキャリー信号（Ｃ０）を
発生するものである。そして、コンパレータ（３）およ
び（ゲ）からの＝固化した出力信号は、夫々に。

カウンタ（２）からの前記キャリー信号（Ｃｏ）によっ
てシフ）ｌ／レジスタｉｌおよびラッチ（７）に取り込
まれる。このシフトレジスタ（５）には、そのビット数
とキャリー信号（Ｃ０）の周期との積に相当する時間の
過去のデータが蓄積される。一方、キャリー信号（ＣＤ
）の−周期の間に、カウンタ（２）は、マルチプレクサ
（６）に対するアドレス信号をシフトレジスタ（！）の
先頭から末尾まで順次に増加させ、これにトモなって、
シフトレジスタ（りからのデータが頭次に続出され、−
ｑ−ルチプレクサ（６）およびランチ〔／／）を介して
ＥＸ−ＮＯＲｆｆ）に送られる。Ｅ　Ｘ　−ＮＯ’Ｒｔ
ｇｙはラッチ（７）からの出力信号をもランチ（１０）
を介して受入れておシ、これとマルチプレクサ（６）か
らの出力信号とを比較して１両者が一致しているときに
は＠／″を出力し、不一致であるときには“Ｏ”ｆ出力
する。ＥＸ−ＮＯＲ（ｒ）の前段に設けられている一個
のラッチ（／θ）および（／／）は、マルチプレクサ（
４１からの出力信号のタイミングをそらえるためのもの
であシ、マルチプレクサ（６）Ｋ加えられるカウンタ（
２）からのアドレス信号よシわずかに遅れて出力される
信号（φ２）を用いて、前記一個のラッチ（１０）およ
び（／／）からの出力を更新するようにされる。なお、
これら２個のランチ（／Ｑ）および（／／）は、信号の
処理速度が低い場合には省略しても差支えない。いま、
入力されている一個のアナログ信号の中でコンパレータ
（３）に対するアナログ信号の方が時間的に先行してい
るものとすると、シフトレジスタ（りのデータの中でこ
の先行時間に対応するアドレスの付近をマルチプレクサ
（６）が続出しているときに、これら一個の入力信号が
一致する確率が高くなシ、このため。

ＥＸ−ＮＯＲｆｆｌの出力が”／”になる確率が高いこ
とになる。これに対し、別異の時間帯では、相関が址く
なるために、前記出力が“／″になる確率は低くなる。

すなわち、　Ｅ　Ｘ　−Ｎ　ＯＲ（ｆｆｌの出力は。

一個のアナログ信号が入力されるときの相互の時間差に
対応する時間帯で平均値が増加する。この出力の変化は
、ある時間差で入力される二個のアナログ信号の相互相
関関数を近似的に表わしている。

このようにして見られた近似的な相互相関関数に基づく
相関信号はピーク位置演算器（９）に入力される。そし
て、このピーク位置演算器（９）は、カウンタ（２）か
ら供給される所定の側倒信号にしたがい。

ＥＸ−ＮＯＲ（ざ）から加えられる前記相関ｒＪＡ数信
号のピーク位ａを検出し、上記された一個のアナログ入
力信号間の時間差を算出する。

〔発明が解決しようとする問題点〕

上記された従来の相関式時間差計によれば、２個のアナ
ログ入力信号間の時間差測定についての所要の試験をす
るためには、相互間の時間差があらかじめ明らかにされ
ている一個のアナログ信号を当該相関式時間差計の外部
から加えることが必要である。しかるに、このような場
合には、使用される２個のアナログ信号間の時間差の精
度がどの程度であるかが問題点となシ、また、当該試験
を行なうときの前記一個のアナログ信号の入力手段が必
要となり、さらには当該試験を実施することが煩雑にな
る等の問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、簡単な内部回路構成によシ、時間差の計測に
ついての自己試験機能を備えるようにされた高精度の相
関式時間差計を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る相関式時間差計は、：を個のアナログ入
力信号についての相関関数を算出するための相関関数演
算器と前記相関関数のピーク位ｆｊｔｔ算出するための
ピーク位置演算器とからなり、前記相関関数演算器には
前記一個のアナログ入力信号の一方を受入れて逐次的に
蓄積するためのシフトレジスタと前記一個のアナログ入
力信号のいずれかを選択するための切換スイッチとが含
まれているものである。

〔作　用〕

この発明によれば、信号間の相関演算九ついての自己試
験のさいに、切換スイツナ罠印加されている二個のアナ
ログ入力信号の中で、関連のシフトレジスタの所望のビ
ット段に蓄積されているものが選択される。

〔実施例〕

第１図には、この発明に係る相関式時間差計の一実施例
の概略構成が示されている。この第１図において、（１
）はクロック発振器、（２）はカウンタ。

（３）およヒ（すはコンパレータｉ＆ｌＨシフトレジス
タ。

（６）はマルチプレクサ、（り１．（１０）および（／
／）はラッチ、（ｆｆｌはエクスクル−シブノアｒＥＸ
−ＮＯＩ。

（／２＞ｕ切換スイッチであって、コンパレータ（／Ｉ
）からの出力およびシフトレジスタ（、夕）における複
数個の中間ピント出力の中からランチ（７）に入力すべ
き７個の信号を選択するためのものであり、こｔＬらに
よシ相関関数演算器（１０／）が構成さｊする。

また（テ）はピーク位置演算器である。

このような構成をもつこの発明の実施例におし・・て、
入力される一個のアナログ信号の間の時間差を測定する
動作のし方は、第２図に示されている従来例の場合と同
様である。前記時間差の測定について、すなわら信号間
の相関をとること九ついて、所定の試験をするどきには
、切換スイッチ（／２）によってシフトレジスタＣり）
における複数個の中間ビット出力の中の７個が選択され
、ラッチ（り）に入力される。これ以後の動作は、前記
第２図に示されている従来例の場合と同様である。そし
て、ＥＸ−ＮＯＲｆｒｌにおいて所要の相関演算が行な
われたときには、シフトレジスタ（ｊ）からのデータの
中で切換スイッチ（／２）が選択したビットの例近のデ
ータをマルチプレクサ（６）が読み出しているとき、出
力０／”の確率が高くなる。この場合には、ＥＸ−ＮＯ
Ｒｆざ）に入力される二個の信号の間の時間差は、カウ
ンター）からのキャリー信号（Ｃθ）の周期と切換スイ
ッチ（／２）によって選択されたシフト７ジスタ（３）
における中間ビットのビット数との′Ｐｉ＜を計算する
ことによシ求められるものであり、この計算値をピーク
位置演算器（テ）の最終出力と比べることによって所要
の時間差測定が実施されることになる。こ＼で、シフト
レジスタ（り）からの中間ビット出力をＥＸ−ＮＯＲ（
ｆｆｌに対する一方の入力信号として扱うことは、前記
ＥＸ−ＮＯＲｆｆｌに対する一個の入力信号間で所定の
時間差を与えることと等価である。また、この発明の実
施例においては、−個の入力信号間の時間差は簡単な積
計算をすることによシ求められるものでラシ、その精度
については、クロック発振器（１）からのクロック出力
やカウンタ（２）、シフトレジスタ（５）等の動作時間
によってわずかな影響を受けるだけであシ、所望の高精
度をもって時間差測定についての試験を実施することが
できる。さらに、シフトレジスタ（３−）からの複数個
の中間ビット出力を切り換スイッチ（／２）で順次に選
択することにより１種々の値？もつ時間差についての試
験を実施することが可能になる。

なお、上記された実施り１１においては、コンパレータ
（例からの出力とシフトレジスタ（＆ｌからの出力との
中から７個の信号を選択的に取出すための具体的な手段
として切換スイッチを使用する、ものとして説明された
けれども、これに限られるものではなく、リレーのよう
な開閉手段やマルチプレクサのような入力選択手段を使
用すること、または、所要の配線材料によって接続変更
をすることであってもよく、上記された実施例と同様の
効果が奏せられる。

また、上記された実施例においては、入力信号を時系列
的に記憶する手段としてシフトレジスタが使用され、信
号を切換える手段としてスイッチのような切換え手段が
使用されるものとして説明されたけれども、これに限ら
ず、ＩＣメモリのような記憶手段と信号の出力場所を選
択するだめの手段としてのカウンタのようなアトＶス発
生手段とを組合わせて使用することによっても、上記さ
れた実施例と同様の効果を奏することができる。

〔発明の効果〕

以上説明されたように、この発明の相関式時間差計によ
れば、その中の相関関数演算器に切換スイッチを設け、
入力される一個のアナログ信号の中の所望の信号を適訳
できる構成とされていることから、信号間の相関演算に
ついての自己試験機能が簡単な回路構成で具体化された
高精度の相関式時間差計を提供することができるという
効果が奏せられる。

【図面の簡単な説明】

第１図は、この発明の一実施例による自己試験機能を備
えた相関式時間差計の構成図、第２図は。 従来の相関式時間差計の構成図である。 （１）はクロック発振器、（２）けカウンタ、（３１お
よび（＆ｌｉ：＋ンパレータ、（５）はシフトレジスタ
、（Ａｌｔ−ｔｆｆルチプレクサ１７１．（／（７）お
よび（／／）はラッチ。 （７）はエクスクル−シブノア（ＥＸ−ＮＯＲ）、（デ
）はビーり位置演算器、（／、２）は切切スイッチ、（
１０／）は相関関数演算器である。 なお１図中、同一符号は同一、または相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）夫々に２値化された２個のアナログ入力信号につ
   いての相関関係を算出するための相関関数演算器と前記
   相関関数のピーク位置を算出するためのピーク位置演算
   器とからなる相関式時間差計であつて、前記相関関数演
   算器には少なくともシフトレジスタと切換スイッチとが
   設けられ、前記２個のアナログ入力信号の一方の信号は
   前記シフトレジスタに逐次的に蓄積されると共にこれを
   介して前記切換スイッチに印加され、前記２個のアナロ
   グ入力信号の他方の信号は直接的に前記切換スイッチに
   印加されており、信号間の相関演算についての自己試験
   を行なうときには前記シフトレジスタ内の所望のビット
   段に蓄積されている前記一方の信号を選択するようにさ
   れた相関関式時間差計。
2. （２）前記切換スイッチに代えてリレー手段が用いられ
   る特許請求の範囲第１項記載の相関式時間差計。
3. （３）前記切換スイッチに代えてマルチプレクサが用い
   られる特許請求の範囲第１項記載の相関式時間差計。