JPS61254073A - Power source - Google Patents

Power source

Info

Publication number
JPS61254073A
JPS61254073A JP9324785A JP9324785A JPS61254073A JP S61254073 A JPS61254073 A JP S61254073A JP 9324785 A JP9324785 A JP 9324785A JP 9324785 A JP9324785 A JP 9324785A JP S61254073 A JPS61254073 A JP S61254073A
Authority
JP
Japan
Prior art keywords
capacitor
voltage
control circuit
coil
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9324785A
Other languages
Japanese (ja)
Inventor
Sadao Okochi
大河内 貞男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9324785A priority Critical patent/JPS61254073A/en
Publication of JPS61254073A publication Critical patent/JPS61254073A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To reduce the number of parts by operating a current control element at the stage that the terminal voltage of the first capacitor arrives at the prescribed value to move the charge to the second capacitor as a drive source of a controller. CONSTITUTION:A DC input Ein is switched through the primary coil Np of an inverter transformer T1 by an FETQ3 to obtain the desired output voltage V0 from the secondary coil Ns of the transformer T1. The duty ratio of the FETQ3 is controlled by a controller (CONT). In this case, the power source of the controller is composed of the first capacitor C1 charged by the voltage Ein, a current controller Q4 operated by a trigger element D5 at the state that the terminal voltage arrives at the prescribed value, and the second capacitor C2 charged by the output of the element Q4 and the bias coil NB of the transformer T1, and the terminal voltage of the capacitor C2 is supplied as a drive power source.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、特にパーソナルコンピュータやワードプロセ
ッサ等の電子機器に用いられる電源装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention particularly relates to a power supply device used in electronic devices such as personal computers and word processors.

[発明の技術的背景1 近年、電池駆動型のパーソナルコンピュータやワードプ
ロセッサが開発されており、これらの機器には電池から
得られる直流を適当なスイッチング素子を用いて一旦交
流に変換し、インバータトランスにより変圧し、さらに
整流して安定化された所定レベルの直流を得るように構
成されたいわゆるスイッチング電源装置が装着されてい
る。
[Technical Background of the Invention 1 In recent years, battery-powered personal computers and word processors have been developed. A so-called switching power supply device is installed, which is configured to transform and rectify direct current to obtain a stabilized direct current at a predetermined level.

第3図はこのスイッチング電源装置(以下、SRと称す
る)の構成の一例を示すブロック図である。
FIG. 3 is a block diagram showing an example of the configuration of this switching power supply device (hereinafter referred to as SR).

同図においてE inは入力される直流、Ctは平滑コ
ンデンサ、T1はインバータトランス、NP%Nsはイ
ンバータトランスT1の1次および2次コイル、Qlは
スイッチングを行なうパワートランジスタ、T2はドラ
イブトランス、Nt 、 N2はドライブトランスT2
の1次および2次コイル、C0NTはパワートランジス
タQ1のスイッチング動作を制御するコントロール回路
、C++は2次側の整流用タイオード、CFは同平滑コ
ンデンサ、Aは誤差増幅器、R11〜R+sは分圧用抵
抗、Dzは基準電圧を発生するツェナダイオード、R1
4はそのバイアス電流供給用の抵抗を示している。この
SRは、2次側に接続された誤差増幅器Aの出力がコン
トロール回路C0NTに入力され、コントロール回路C
0NTがパワートランジ・ スタQ1の0N10FF時
間比率(デユーティ比)を制御することにより、出力電
圧Voを一定化するIIJIllを行なうように構成さ
れている。
In the same figure, E in is the input DC current, Ct is the smoothing capacitor, T1 is the inverter transformer, NP%Ns is the primary and secondary coils of the inverter transformer T1, Ql is the power transistor that performs switching, T2 is the drive transformer, Nt , N2 is drive transformer T2
, C0NT is a control circuit that controls the switching operation of power transistor Q1, C++ is a rectifying diode on the secondary side, CF is a smoothing capacitor, A is an error amplifier, and R11 to R+s are voltage dividing resistors. , Dz is a Zener diode that generates a reference voltage, R1
4 indicates a resistor for supplying the bias current. In this SR, the output of the error amplifier A connected to the secondary side is input to the control circuit C0NT, and the control circuit C
0NT controls the 0N10FF time ratio (duty ratio) of the power transistor Q1, thereby performing IIJIll to keep the output voltage Vo constant.

そして図中点線で示した部分はコントロール回路C0N
Tに安定化された駆動電圧を供給するための補助電源回
路(以下、ALIX  PS−Auxil+ary  
p over  s upp+yと称する)であり、R
eはバイアス抵抗、T3はインバータトランス、N^、
NBおよびNcはその1次コイル、バイアスコイルおよ
び2次コイル、Q^はスイッチングトランジスタ、C0
NT−8はスイッチングトランジスタQ^の動作を制御
するコントロール回路、D^は1次側のダイオード、D
Bは2次側の整流用ダイオード、C^は2次側の平滑コ
ンデンサをそれぞれ示している。
The part indicated by the dotted line in the figure is the control circuit C0N.
Auxiliary power supply circuit (hereinafter referred to as ALIX PS-Auxil + ary
p over s up + y), and R
e is a bias resistor, T3 is an inverter transformer, N^,
NB and Nc are their primary coils, bias coils and secondary coils, Q^ is a switching transistor, C0
NT-8 is a control circuit that controls the operation of the switching transistor Q^, D^ is a diode on the primary side, D
B indicates a rectifying diode on the secondary side, and C^ indicates a smoothing capacitor on the secondary side.

上述したような電源装置では、まず入力直流Einが印
加されると、バイアス抵抗R8を通してコントロール回
路C0NT−8が動作し、さらにトランジスタQ^が動
作しスイッチングが開始される。
In the power supply device as described above, when the input DC Ein is first applied, the control circuit C0NT-8 operates through the bias resistor R8, and the transistor Q^ also operates to start switching.

するとインバータトランスT3の2次側に安定化された
電圧V ccが発生し、この電圧によりコントロール回
路C0NTが動作する。そしてドライブトランスT2を
介してパワートランジスタQ1がON状態になり、メイ
ンのスイッチング動作が −開始される。
Then, a stabilized voltage Vcc is generated on the secondary side of the inverter transformer T3, and this voltage operates the control circuit C0NT. Then, the power transistor Q1 is turned on via the drive transformer T2, and the main switching operation is started.

これにより入力直流E inは交流としてインバータト
ランスT1の2次コイルに伝えられ、整流用ダイオード
Drti13よび平滑コンデンサCpを経て直流出力電
圧Voとして取出される。
As a result, the input direct current E in is transmitted as alternating current to the secondary coil of the inverter transformer T1, and is taken out as a direct current output voltage Vo via the rectifying diode Drti13 and the smoothing capacitor Cp.

一方、出力電圧Voは誤差増幅器Aにおいて基準電圧(
02のツェナ電圧)と比較され、これらの誤差が0ボル
トになるように誤差増幅器Aの出力電圧が発生する。
On the other hand, the output voltage Vo is the reference voltage (
02 Zener voltage), and the output voltage of error amplifier A is generated such that these errors become 0 volts.

この出力電圧はコントロール回路C0NTの3番ピンに
入り、コントロール回路C0NT内ではパワートランジ
スタQ1のスイッチングのデユーティ比を制御する信号
が作られ、コントロール回路C0NTの21ピンからド
ライブ信号として取出される。
This output voltage enters the 3rd pin of the control circuit C0NT, and a signal for controlling the switching duty ratio of the power transistor Q1 is generated within the control circuit C0NT, and is taken out as a drive signal from the 21st pin of the control circuit C0NT.

そして、このドライブ信号はドライブトランス。And this drive signal is a drive transformer.

T2を介してパワートランジスタQ1のベースに印加さ
れ、トランジスタQ1は出力電圧Voが安定するような
デユーティ比をもってスイッチングを行なう。
The voltage is applied to the base of the power transistor Q1 via T2, and the transistor Q1 performs switching with a duty ratio that stabilizes the output voltage Vo.

[背景技術の問題点] しかしながら上述したように構成される従来のSRは、
AUX  PSがインバータトランスT3、ダイオード
O^、DB、平滑用コンデンサC^およびコントロール
回路C0NT−B等から構成されているので部品点数が
多く、構成が複雑である。
[Problems with Background Art] However, the conventional SR configured as described above has
Since AUX PS is composed of inverter transformer T3, diodes O^, DB, smoothing capacitor C^, control circuit C0NT-B, etc., the number of parts is large and the configuration is complicated.

このため特に小容量のSRでは相対的にALIXPSの
寸法が太き(なり、製造コストも高くなるという問題が
あった。
For this reason, there is a problem in that especially in a small-capacity SR, the dimensions of the ALIXPS are relatively large (and the manufacturing cost is also high).

[発明・の目的] 本発明はこのような従来のSRの問題点を解消すべくな
されたもので、スイッチング素子を制御するコントロー
ル回路の駆動電圧を発生するAUX PSの構成が単純
化されたSRの提供を目的としている。
[Objective of the Invention] The present invention has been made to solve the problems of the conventional SR, and is an SR in which the configuration of the AUX PS that generates the drive voltage of the control circuit that controls the switching elements is simplified. The purpose is to provide

[発明の概要] 1″″′本発11(7)S R!・1次04″・2I 
    。
[Summary of the Invention] 1″″’ Honshu 11 (7) S R!・1st order 04″・2I
.

イルおよび前記1次コイルと磁気結合されたパイアスフ
ィルとを有するインバータトランスと、前記1次コイル
に流される入力直流を交流化するスイッチング素子と、
前記入力直流により充電される第1のコンデンサと、前
記バイアスコイルに誘起される電流により充電される第
2のコンデンサと、動作時に前記第1のコンデンサに蓄
積されている電荷を前記第2のコンデンサに移動させる
電流制御素子と、前記第1のコンデンサの端子電圧が一
定値に達した段階で、前記電流制御素子を動作させるト
リガ素子と、前記第2のコンデンサの端子電圧を駆動′
iR源とし、前記2次コイルに誘起される電流を安定化
するように前記スイッチング素子のスイッチング動作を
制御する制御回路とを備えてなることを特徴としている
an inverter transformer having a coil and a bias fill magnetically coupled to the primary coil, and a switching element that converts input direct current flowing through the primary coil to alternating current;
A first capacitor charged by the input DC current, a second capacitor charged by the current induced in the bias coil, and a charge accumulated in the first capacitor during operation is transferred to the second capacitor. a trigger element that operates the current control element when the terminal voltage of the first capacitor reaches a certain value; and a trigger element that drives the terminal voltage of the second capacitor.
It is characterized by comprising an iR source and a control circuit that controls the switching operation of the switching element so as to stabilize the current induced in the secondary coil.

し発明の実施例] 以下、本発明の実施例の詳細を図面に基づいて説明する
Embodiments of the present invention] Details of embodiments of the present invention will be described below based on the drawings.

付汚がfJd社−(いる。The stain is from fJd company.

なお本実施例のSRはスイッチング素子として低電圧で
動作するFETを用いているが、従来のSRと同様にパ
ワートランジスタを用いた場合でも回路構成は変わらな
い。
Note that although the SR of this embodiment uses an FET that operates at low voltage as a switching element, the circuit configuration remains the same even if a power transistor is used as in the conventional SR.

同図においてE inは入力される直流、C1は平滑コ
ンデンサ°、T1はインバータトランス、N P %N
8はインバータトランスT1の1次および2次コイル、
Naは1次コイルNpと磁気結合されたバイアスコイル
、C3はスイッチングを行なうFET、C+は入力され
る直流により充電されるコンデンサ、C2はインバータ
トランスT1のバイアスコイルNθに誘起される電流に
より充電されるコンデンサ、C4は電流制御用のトラン
ジスタ、D5はコンデンサC1の端子電圧が一定値に達
した段階でトランジスタQ4をON状態にするトリガ素
子としてのダイアック、C0NTはFETC3のデユー
ティ比を制御するコントロール回路を示している。
In the same figure, E in is the input DC current, C1 is the smoothing capacitor °, T1 is the inverter transformer, N P %N
8 is the primary and secondary coils of the inverter transformer T1;
Na is a bias coil magnetically coupled to the primary coil Np, C3 is an FET for switching, C+ is a capacitor charged by the input DC, and C2 is charged by the current induced in the bias coil Nθ of the inverter transformer T1. C4 is a current control transistor, D5 is a diac as a trigger element that turns on transistor Q4 when the terminal voltage of capacitor C1 reaches a certain value, and C0NT is a control circuit that controls the duty ratio of FETC3. It shows.

またAは2次コイルNsに接続された誤差増幅器、PC
はこの誤差増幅器Aと1次側とを絶縁する、フォトダイ
オードPDとフォトダイオードP王とからなるフォトカ
ブラを示している。
Also, A is an error amplifier connected to the secondary coil Ns, and PC
shows a photocoupler consisting of a photodiode PD and a photodiode P, which insulates this error amplifier A from the primary side.

なお図中04はコンデンサC2の両端に接続されたツェ
ナダイオード、R+sはフォトダイオードPDの電流制
限用抵抗を示す。
In the figure, 04 indicates a Zener diode connected to both ends of the capacitor C2, and R+s indicates a current limiting resistor of the photodiode PD.

フォトトランジスタPTのエミッタはコントロール回路
C0NTの3番ビンに接続され、入力直流E inは抵
抗R7およびR8で分圧されてコントロール回路C0N
Tの5番ビンに接続され、FETのドレインに接続され
た抵抗R6による降下電圧はコントロール回路C0NT
の4番ビンに入力されている。さらにコンデンサC2の
端子電圧は駆動電圧としてコントロール回路C0NTの
1番ビンに接続され、FETC3のゲートはコントロー
ル回路C0NTの2番ビンに接続されている。
The emitter of the phototransistor PT is connected to the third bin of the control circuit C0NT, and the input DC E in is voltage-divided by resistors R7 and R8 to the control circuit C0N.
The voltage drop due to the resistor R6 connected to the 5th bin of T and the drain of the FET is controlled by the control circuit C0NT.
is input into the 4th bin. Further, the terminal voltage of the capacitor C2 is connected as a driving voltage to the first bin of the control circuit C0NT, and the gate of FETC3 is connected to the second bin of the control circuit C0NT.

続いてこの回路の動作について説明する。Next, the operation of this circuit will be explained.

まず入り直流E inが立上がると、抵抗R1を通じて
コンデンサC1が充電される。またコンデンサC1の電
圧がダイアックD5のブレークオーバー電圧Ve (2
6〜36■)とトランジスタQ4のベース−エミッタ間
電圧の和に等しい値まで上昇すφと、ダイアックD5が
ターンオンする。この場合、ダイアックD5はツェナダ
イオードとサイリスタとを組合せたものと同じ機能を有
し、ダイアックD5のターンオン後の端子A−B間のイ
ンピーダンスは非常に小さくなる。このためダイアック
D5がターンオンするとトランジスタQ4のベース電流
が抵抗R2を通して急速に流れ、トランジスタQ4がタ
ーンオンする。なおC3はトランジスタQ4のスピード
アップ用のコンデンサである。
First, when the incoming DC current E in rises, the capacitor C1 is charged through the resistor R1. Also, the voltage of capacitor C1 is the breakover voltage Ve (2
When φ increases to a value equal to the sum of the base-emitter voltage of transistor Q4), diac D5 turns on. In this case, the diac D5 has the same function as a combination of a Zener diode and a thyristor, and the impedance between terminals A and B after the diac D5 is turned on becomes very small. Therefore, when the diac D5 is turned on, the base current of the transistor Q4 rapidly flows through the resistor R2, and the transistor Q4 is turned on. Note that C3 is a capacitor for speeding up the transistor Q4.

そしてトランジスタQ4がターンオンすると、コンデン
サC1に蓄えられている電荷がコンデンサC2へ移動す
る。このとぎ、コンデンサC1の電圧をvl、放電後の
各コンデンサC1およびC2の端子電圧をv2として、
トランジスタQ4、ダイオードD2における電圧降下を
無視すると、まずV+−Ve(ダイアックD5のブレー
クオーバ電圧)と・なる。
Then, when transistor Q4 turns on, the charge stored in capacitor C1 moves to capacitor C2. At this point, let the voltage of capacitor C1 be vl, and the terminal voltage of each capacitor C1 and C2 after discharge be v2,
Ignoring the voltage drop across transistor Q4 and diode D2, first, V+-Ve (breakover voltage of diac D5).

このとき各コンデンサの電荷が保存されていると仮定ス
ルト、C1V1− (CI +02 )V2が成立つ。
At this time, assuming that the charge of each capacitor is conserved, C1V1-(CI+02)V2 holds true.

したがりrV2=01/ (C1+02 )Vl とな
る。
Therefore, rV2=01/(C1+02)Vl.

ココrC1−2,2μFs C2= 2.2μFs V
t−26■とすると、V2−13Vである。
Coco rC1-2, 2μFs C2= 2.2μFs V
When it is t-26■, it is V2-13V.

この電圧v2がコントロール回路C0NTの1番ピンに
入り、コントロール回路C0NTが動作を開始する。な
お上記においてツェナダイオードD4のツェナ電圧Vz
は12Vとする。
This voltage v2 enters the first pin of the control circuit C0NT, and the control circuit C0NT starts operating. In addition, in the above, the zener voltage Vz of the zener diode D4
is 12V.

そしてコント0−ル回路C0NTの2番ピンからFET
Qsをターンオンする電圧が発生する。
And FET from pin 2 of control circuit C0NT
A voltage is generated that turns on Qs.

一般的にFETGjsがON状態を保つのに必要なゲー
トルソース閣電圧Vcs (ON)は10ポルト前後で
ある。
Generally, the gaiter source voltage Vcs (ON) required to keep the FETGjs in the ON state is around 10 volts.

ざらにFETQsがターンオンすると、インバータトラ
ンスT+の1次コイルNPに入力直流Einが引加され
、インバータトランスT1のバイアスコイルN8には(
Ne/Np)・E−の電圧が誘起される。この電圧は、
D3→R4→C2の経路でコンデンサC2を充電するが
、コンデンサC2の電圧Vccは、ツェナダイオード9
D、のツェナ電圧(12ボルト)によって一定値12ボ
ルトを保っている。
When FETQs is roughly turned on, the input DC Ein is applied to the primary coil NP of the inverter transformer T+, and the bias coil N8 of the inverter transformer T1 receives (
A voltage of Ne/Np)·E- is induced. This voltage is
Capacitor C2 is charged through the path D3→R4→C2, but the voltage Vcc of capacitor C2 is
A constant value of 12 volts is maintained by the Zener voltage (12 volts) of D.

しかして、以後はコンデンサC1からのコンデンサC2
に対する電荷の供給がなくても、FETQsがスイッチ
ング動作を行なっている限り、バイアスコイルNaから
コントロール回路C0NTの動作に必要な駆動電源が供
給される。
Therefore, from now on, capacitor C2 from capacitor C1
Even if no charge is supplied to the control circuit C0NT, as long as the FET Qs performs the switching operation, the drive power necessary for the operation of the control circuit C0NT is supplied from the bias coil Na.

なお上記において、2次コイルN8からの出力電圧Vo
は誤差増幅器Aを介し、フォトカプラPCを経て、コン
トロール回路C0NTの3番ビンにフィードバックされ
、コントロール回路CON■はこれによってFETQ+
のデユーティ比を制御し、出力電圧Voは常に一定値に
保たれる。
Note that in the above, the output voltage Vo from the secondary coil N8
is fed back to the third bin of the control circuit C0NT via the error amplifier A and the photocoupler PC, and the control circuit CON■ is thereby fed back to the FETQ+
The output voltage Vo is always kept at a constant value.

一方、入力直流EInは抵抗R7、R11で分割され、
コントロール回路C0NTの5番ビンに入り、フィード
フォワード制御に用いられている。この    rフィ
ードフォワード制御は、入力電圧の変化に応じてFET
Qsのデユーティ比を制御することにより、出力電圧V
oのフィードバック制御よりも応答を早め、制御の質を
向上させるために行なわれる。
On the other hand, the input DC EIn is divided by resistors R7 and R11,
It enters the 5th bin of the control circuit C0NT and is used for feedforward control. This r feedforward control allows the FET to
By controlling the duty ratio of Qs, the output voltage V
This is done to speed up the response and improve the quality of control compared to the feedback control of o.

そしてFETQsに過電流が流れた場合には、抵抗Rs
によりこれが、検知され1.コントロール回路C0NT
の4番ビンに制御、i!!圧として入力され・る。この
場合にもFETQsのデユーティ比が制限され過電流が
おさえられる。
If an overcurrent flows through FETQs, the resistor Rs
This is detected by 1. Control circuit C0NT
Control in the 4th bin of i! ! It is input as pressure. In this case as well, the duty ratio of FETQs is limited and overcurrent is suppressed.

なお上記においてR言−410にΩ、01m2,2uF
、 Ein −100Vとすると、コンデンサC1の充
電時間τは、 r+  −Ct  R1Jim   ・ 1/  (1
−V+  /Ein)■1(Sec) となる。
In addition, in the above, R word-410 is Ω, 01m2, 2uF
, Ein -100V, the charging time τ of the capacitor C1 is r+ -Ct R1Jim ・1/ (1
-V+ /Ein)■1(Sec).

またR1での損失は、Ein −154Vとすると、P
、、 −(154) ’ / 470k −0,05(
W)となる。このことからバイアス抵抗R1における損
失は極めて小さいことがわ、かる。
Also, the loss in R1 is P, assuming Ein -154V.
,, -(154)' / 470k -0,05(
W). From this, it can be seen that the loss in the bias resistor R1 is extremely small.

以上説明したように本実施例のSRでは、コントロール
回路C0NTに供給する電圧VccをDG/DCコンバ
ータを用いることなく作り出すため、部品点数が減少し
、その結果、製造コストが低減され、さうに装置全体の
寸法が小さくなる。
As explained above, in the SR of this embodiment, the voltage Vcc to be supplied to the control circuit C0NT is generated without using a DG/DC converter, so the number of parts is reduced, and as a result, the manufacturing cost is reduced, and the device can be easily Overall dimensions become smaller.

またコンデンサC1の充電電圧を高くすることができる
ため、コンデンサC1の容量を小さくすることができる
。なおこれにより抵抗R1を大きくすること°ができる
ため、抵抗R1における電力ロスも減少する。
Furthermore, since the charging voltage of the capacitor C1 can be increased, the capacitance of the capacitor C1 can be reduced. Note that this allows the resistor R1 to be made larger, thereby reducing power loss in the resistor R1.

さらにコントロール回路C0NTにおける電力ロスが減
少するので、小容量のSRに適用しても効率の低下が少
ない。
Furthermore, since the power loss in the control circuit C0NT is reduced, there is little decrease in efficiency even when applied to a small capacity SR.

なお本発明は上述した一実施例に限定されるものではな
い。たとえばバイアスコイルNθの極性を逆にすると、
2次側のタイオードDotがオンする期間に、ダイオー
ドD3を通じてコンデンサC2を充電することができる
Note that the present invention is not limited to the above-mentioned embodiment. For example, if the polarity of the bias coil Nθ is reversed,
During the period when the secondary side diode Dot is on, the capacitor C2 can be charged through the diode D3.

この場轡には、バイアスコイルN8に誘起される電圧は
、(No/Ng)Voとなるが、Voは一定であるため
、バイアスコイルNaの電圧もまた一定になる。したが
ってコンデンサC2への充電電圧も一定になるので、抵
抗R4とツェナダイオードD4を省略することができ、
コントロール回路C・ONTの効率をさらに向上させる
ことができる。
In this case, the voltage induced in the bias coil N8 is (No/Ng)Vo, but since Vo is constant, the voltage of the bias coil Na is also constant. Therefore, since the charging voltage to capacitor C2 is also constant, resistor R4 and Zener diode D4 can be omitted.
The efficiency of the control circuit C-ONT can be further improved.

また上述した実施例では、トランジスタQ4のベースに
接続するトリガ素子としてダイアックD5を用いている
が、代りにシリコン・ユニラテラル・スイッチ(StJ
S)、シリコン・パイラテラル・スイッチ(SBS)等
を用いることもできる。なおこれらもツェナダイオード
とサイリスタとを組合せたものと等価な機能を有する。
Further, in the above embodiment, the diac D5 is used as the trigger element connected to the base of the transistor Q4, but a silicon unilateral switch (StJ
S), silicon pirate switch (SBS), etc. can also be used. Note that these also have a function equivalent to a combination of a Zener diode and a thyristor.

なおトリガ素子としてツェナダイオードとサイリスタと
を組合せて用いる場合には、ツェナ電圧が40ボルトく
らいのものを選ぶ。
Note that when a combination of a Zener diode and a thyristor is used as a trigger element, one with a Zener voltage of about 40 volts is selected.

さらに上述した実施例では、本発明をフライバックコン
バータに適用した場合について説明したが、本発明は゛
フォワードコンバータ、ハーフブリッジコンバータ等、
他のSRに同様に適用することが可能である。
Furthermore, in the above-mentioned embodiments, the case where the present invention was applied to a flyback converter was explained, but the present invention can also be applied to a forward converter, a half-bridge converter, etc.
It can be similarly applied to other SRs.

またさらに上述した実施例におけるコントロール回路C
ON王は、スイッチングトランジスタのデユーティ比の
制御、すなわちパルス幅(PWM)制御を行なうコント
ロール回路であるが、コントロール回路はスイッチング
トランジスタの周波数制御を行なうコントロール回路で
あってもよい。
Furthermore, the control circuit C in the embodiment described above
The ON king is a control circuit that controls the duty ratio of the switching transistor, that is, pulse width (PWM) control, but the control circuit may also be a control circuit that controls the frequency of the switching transistor.

第2図は本発明の他の実施例の要部の構成を示す回路図
である。この図は第1図における抵抗R1〜トランジス
タ02〜ダイオードD2〜コンデンサC2、バイアスコ
イルNe〜ダイオードD3〜抵抗R4の部分を抜粋した
ものである。
FIG. 2 is a circuit diagram showing the configuration of essential parts of another embodiment of the present invention. This diagram is an excerpt of the resistor R1, transistor 02, diode D2, capacitor C2, bias coil Ne, diode D3, and resistor R4 in FIG.

第1図に示した回路との相違点は、コンデンサC1の、
放電開始電圧をトランジスタQ2のベースに接続したツ
ェナダイオードD5により規定した点である。
The difference from the circuit shown in FIG. 1 is that the capacitor C1 is
The point is that the discharge start voltage is defined by the Zener diode D5 connected to the base of the transistor Q2.

これによるとコンデンサC1の電圧が上昇し、ツェナダ
イオードD5が導通すると、コンデンサC+の電荷がコ
ンデンサC2へ移動する。
According to this, when the voltage of the capacitor C1 increases and the Zener diode D5 becomes conductive, the charge of the capacitor C+ moves to the capacitor C2.

これによりコンデンサC2の電圧をほぼツェナダイオー
ドD5のツェナ電圧に保つことができる。
This allows the voltage of the capacitor C2 to be maintained approximately at the Zener voltage of the Zener diode D5.

この場合にはメインのスイッチングが開始された後は、
バイアスコイルN8から抵抗R4を通じてコンデンサC
2に電荷が供給される。そしてコンデンサC2の電圧は
、ツェナダイオードD5のツェナ電圧におさえられ、余
分の電流はダイオードDI、を通じてコンデンサC+を
充電する。
In this case, after the main switching has started,
Capacitor C from bias coil N8 through resistor R4
2 is supplied with charge. The voltage of the capacitor C2 is suppressed to the Zener voltage of the Zener diode D5, and the excess current charges the capacitor C+ through the diode DI.

そしてコンデンサC2の電圧が高くなった場合には、 
C2→Q2のコレクタ→Q2のベース→D5の経路で余
分な電荷がツェナダイオードD5に流入する。従って通
常運転状態で、コンデンサC2に生ずる電圧V ccを
ツェナダイオードD5のツェナ電圧よりも低くしておく
ことが可能になり、ツェナダイオードD5における電力
ロスを減少させることができる。
And when the voltage of capacitor C2 becomes high,
Excess charge flows into the Zener diode D5 through the path C2→collector of Q2→base of Q2→D5. Therefore, under normal operating conditions, it is possible to keep the voltage Vcc generated across the capacitor C2 lower than the Zener voltage of the Zener diode D5, thereby reducing power loss in the Zener diode D5.

[発明の効果] 以上説明したように本発明のSRは、1次コイル、2次
コイルおよびバイアスコイルとを有するインバータトラ
ンスと、11次コイルに流される入力直流を交流化する
スイッチング素子と、入力直流により充電される第1の
コンデンサと、バイアスコイルに誘起される・電流によ
り充電される第2のコンデンサと、動作時に第1のコン
デンサに蓄積されている電荷を第2のコンデンサに移動
させる電流制御素子と、第1のコンデンサの端子電圧が
一定値に達した段階で、電流制御素子を動作させるトリ
が素子と、第2のコンデンサの端子電圧を駆動電源とし
、2次コイルに誘起される電流を安定化するようにスイ
ッチング素子のスイッチング動作を制御する制御回路と
を備えてなるので、単純な回路構成でコントロール回路
に定電圧を供給することができ、全体としての部品点数
が少ない。
[Effects of the Invention] As explained above, the SR of the present invention includes an inverter transformer having a primary coil, a secondary coil, and a bias coil, a switching element that converts input DC flowing into the 11th coil to AC, and an input A first capacitor that is charged by direct current, a second capacitor that is charged by a current induced in the bias coil, and a current that transfers the charge stored in the first capacitor to the second capacitor during operation. When the terminal voltage of the control element and the first capacitor reaches a certain value, the current control element is operated using the terminal voltage of the element and the second capacitor as a driving power source, and the current is induced in the secondary coil. Since it includes a control circuit that controls the switching operation of the switching element to stabilize the current, a constant voltage can be supplied to the control circuit with a simple circuit configuration, and the number of parts as a whole is small.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の構成を示すブロック図、第
2図は本発明の他の実施例の構成を示すブロック図、第
3図は従来の電源装置の構成を示すブロック図である。 T1・・・・・・・・・・・・・・・インバータトラン
スNO・・・・・・・・・・・・・・・バイアスコイル
Q+ 、C2、C4・・・トランジスタQ3・・・・・
・・・・・・・・・・FETR1〜R+s・・・抵抗 C+ 、C2・・・・・・コンデンサ D+〜D3・・・・・・ダイオード D4・・・・・・・・・−・・・・ツェナダイオードD
*、Os・・・・・・ダイアック PC・・・・・・・・・・・・・・・フォトカプラA・
・・・・・・・・・・・・・・・・・誤差増幅器C0N
T・・・川・・・コントロール回路出願人     株
式会社 東 芝 代理人弁理士  須 山 佐 − 第1図 第2図
FIG. 1 is a block diagram showing the structure of one embodiment of the present invention, FIG. 2 is a block diagram showing the structure of another embodiment of the invention, and FIG. 3 is a block diagram showing the structure of a conventional power supply device. be. T1...Inverter transformer NO...Bias coil Q+, C2, C4...Transistor Q3...・
・・・・・・・・・FETR1~R+s・・・Resistance C+, C2・・・Capacitor D+~D3・・・Diode D4・・・・・・・・・−・・...Zena diode D
*, Os...Diac PC......Photocoupler A.
・・・・・・・・・・・・・・・Error amplifier C0N
T... River... Control circuit applicant Toshiba Corporation Patent attorney Sa Suyama - Figure 1 Figure 2

Claims (4)

【特許請求の範囲】[Claims] (1)1次コイル、2次コイルおよび前記1次コイルと
磁気結合されたバイアスコイルとを有するインバータト
ランスと、前記1次コイルに流される入力直流を交流化
するスイッチング素子と、前記入力直流により充電され
る第1のコンデンサと、前記バイアスコイルに誘起され
る電流により充電される第2のコンデンサと、動作時に
前記第1のコンデンサに蓄積されている電荷を前記第2
のコンデンサに移動させる電流制御素子と、前記第1の
コンデンサの端子電圧が一定値に達した段階で、前記電
流制御素子を動作させるトリガ素子と、前記第2のコン
デンサの端子電圧を駆動電源とし、前記2次コイルに誘
起される電流を安定化するように前記スイッチング素子
のスイッチング動作を制御する制御回路とを備えてなる
ことを特徴とする電源装置。
(1) An inverter transformer having a primary coil, a secondary coil, and a bias coil magnetically coupled to the primary coil; a switching element that converts input DC flowing through the primary coil into AC; A first capacitor that is charged, a second capacitor that is charged by a current induced in the bias coil, and a charge accumulated in the first capacitor during operation is transferred to the second capacitor.
a current control element to be moved to the capacitor, a trigger element to operate the current control element when the terminal voltage of the first capacitor reaches a certain value, and a terminal voltage of the second capacitor as a driving power source. , a control circuit that controls the switching operation of the switching element so as to stabilize the current induced in the secondary coil.
(2)スイッチング素子が、FETである特許請求の範
囲第1項記載の電源装置。
(2) The power supply device according to claim 1, wherein the switching element is a FET.
(3)トリガ素子が、ダイアックである特許請求の範囲
第1項または2項記載の電源装置。
(3) The power supply device according to claim 1 or 2, wherein the trigger element is a diac.
(4)制御回路によるスイッチング素子の制御が、パル
ス幅制御である特許請求の範囲第1項ないし第3項のい
ずれか1項記載の電源装置。
(4) The power supply device according to any one of claims 1 to 3, wherein the control of the switching element by the control circuit is pulse width control.
JP9324785A 1985-04-30 1985-04-30 Power source Pending JPS61254073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9324785A JPS61254073A (en) 1985-04-30 1985-04-30 Power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9324785A JPS61254073A (en) 1985-04-30 1985-04-30 Power source

Publications (1)

Publication Number Publication Date
JPS61254073A true JPS61254073A (en) 1986-11-11

Family

ID=14077176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9324785A Pending JPS61254073A (en) 1985-04-30 1985-04-30 Power source

Country Status (1)

Country Link
JP (1) JPS61254073A (en)

Similar Documents

Publication Publication Date Title
US6597221B2 (en) Power converter circuit and method for controlling
US4763235A (en) DC-DC converter
US5963438A (en) Bi-directional magnetic isolator
US4293902A (en) Transformerless fast current limiter with symetry correction for a switched-mode power supply
JP3206488B2 (en) Switching power supply
US4744020A (en) Switching mode power supply
JP3141675B2 (en) Switching power supply
JPS61254073A (en) Power source
JPH0315423B2 (en)
JPH0681500B2 (en) Switching circuit
JP2002136122A (en) Switching power device
JPS60170465A (en) Self-excited oscillation type high voltage switching power source
JP2773534B2 (en) DC power supply
JP2643164B2 (en) Power supply
JP3433429B2 (en) Switching regulator
JPH114578A (en) Voltage converter device
JP2000102248A (en) Multiple output switching power supply
JP3287039B2 (en) Switching power supply
JP2569493Y2 (en) DC-DC converter
JPS61254074A (en) Power source
JP2002136121A (en) Switching power device
JPH06335176A (en) Charge/discharge power supply apparatus
JPH02168855A (en) Switching power supply device
JPH0326796Y2 (en)
JPH01194867A (en) Resonance type switching power supply