JPS61245244A - Information system for input and output interruption of virtual computer system - Google Patents

Information system for input and output interruption of virtual computer system

Info

Publication number
JPS61245244A
JPS61245244A JP60085332A JP8533285A JPS61245244A JP S61245244 A JPS61245244 A JP S61245244A JP 60085332 A JP60085332 A JP 60085332A JP 8533285 A JP8533285 A JP 8533285A JP S61245244 A JPS61245244 A JP S61245244A
Authority
JP
Japan
Prior art keywords
interrupt
input
interruption
operating system
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60085332A
Other languages
Japanese (ja)
Inventor
Hisao Takane
高根 久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60085332A priority Critical patent/JPS61245244A/en
Priority to FR8604891A priority patent/FR2580096B1/fr
Priority to US06/848,159 priority patent/US4764864A/en
Publication of JPS61245244A publication Critical patent/JPS61245244A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the overhead of control program processing by holding an interruption request given from an input/output device and informing the held interruption request to an operating system which is under execution. CONSTITUTION:Interruption information is set to the 1st interruption holding area 11 before the input/output interruption is delivered from an input/output device 20. Then a control program CP is started in response to the input/output interruption, and an interruption acceptable state of an operating system is decided. Then an interruption processing program of the operating system is started for the accepted interruption. If the acceptance of the interruption is impossible, the input/output interruption information is held until the acceptable is possible. Thus the interruption information given from the 1st interruption holding area 11 is set to the 2nd interruption holding area 12.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、データ処理システムに適用される仮想計算機
システムにおいて、入出力装置からの割込み要求を保留
して、実行中のオペレーティングシステムに保留された
割込み要求を通知する方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a virtual computer system applied to a data processing system, in which an interrupt request from an input/output device is suspended and suspended by a running operating system. This invention relates to a method for notifying an interrupt request.

〔従来技術〕[Prior art]

計算機システムにおいて、最近、実用化されてきた技術
として仮想計算機システムがある。
In computer systems, there is a virtual computer system as a technology that has recently been put into practical use.

この仮想計算機システムは、1つの計算機システム上で
複数のオペレーティングシステムを同時に実行するため
に役立てられる。この特長により、仮想計算機システム
は、複数のオペV −ティングシステムの評価を同時に
行ったり、オペレーティングシステムの移行を容易に行
うことができる。
This virtual computer system is useful for running multiple operating systems simultaneously on one computer system. With this feature, the virtual computer system can simultaneously evaluate multiple operating systems and easily migrate operating systems.

1/)の計算機システム上で、複数のオペレーティング
システム(OSと略す)を実行している場合、入出力装
置からの割込み要求への応答には特別の処理が必要とな
る。例えば、あるオペレーティングシステムの実行中に
受付けた入出力割込み要求は、他のオペレーティングシ
ステム監二対する割込み要求であるかもしれない。
When a plurality of operating systems (abbreviated as OS) are executed on a computer system (OS), special processing is required to respond to interrupt requests from input/output devices. For example, an input/output interrupt request accepted while one operating system is running may be an interrupt request directed to another operating system.

従って、入出力装置からの全ての割込み要求は。Therefore, all interrupt requests from input/output devices.

一旦、制御プログラム(cpと略す)に通知される。そ
こで、制御プログラムがどのオペレーティングシステム
に対する割込み要求であるかを判定し、該当するオペレ
ーティングシステムの割込み処理プログラムを起動する
必要があるが、その時点では、該当するオペレーティン
グシステムは割込みを受付けることができない状態にあ
るかもしれない。このような場合、従来技術では、制御
プログラムが割込み情報を保留し、オペレーティングシ
ステム実行中に割込み受付は可能になった時点で、制御
プログラムが起動され、制御プログラムがオペレーティ
ングシステムの割込みプログラムを起動していた。
Once, the control program (abbreviated as cp) is notified. Therefore, it is necessary for the control program to determine which operating system the interrupt request is for and start the interrupt processing program of the corresponding operating system, but at that point, the corresponding operating system is in a state where it cannot accept interrupts. There may be. In such a case, in the conventional technology, the control program suspends the interrupt information, and when it becomes possible to accept interrupts while the operating system is running, the control program is started, and the control program starts the interrupt program of the operating system. was.

しかし乍ら、この方法によると1割込み受付は可能な状
態になったときに、制御プログラムの処理が実行される
ので、制御プログラムの処理のオーバヘッドが増加する
という欠点があった。
However, according to this method, the processing of the control program is executed when it becomes possible to accept one interrupt, so there is a drawback that the overhead of the processing of the control program increases.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、仮想計算機システムにおいて、オペレ
ーティングシステムの実行中に割込み受付は可能な状態
になったとき、制御プログラムに制御を移すことなく、
直接、オペレーティングシステムに保留中の入出力割込
み要求を処理させることのできる入出力割込通知方式を
提供することにある。
An object of the present invention is to, in a virtual computer system, when interrupt acceptance becomes possible while an operating system is running, without transferring control to a control program.
An object of the present invention is to provide an input/output interrupt notification method that allows an operating system to directly process pending input/output interrupt requests.

〔発明の構成〕[Structure of the invention]

本発明による入出力割込通知方式は、データ処理装置と
主記憶装置と入出力装置とを備えた計算機システム上で
複数のオペレーティングシステムの実行を制御する制御
プログラムを有する仮想計算機システムにおいて、前記
入出力装置から割込み情報をうけて、これを保持する第
1の割込み保留手段と、前記制御プログラムにより割込
み情報を設定して、これを保持する第2の割込み保留手
段と、前記データ処理装置による前記オペレーティング
システムの実行中に。
The input/output interrupt notification method according to the present invention is applied to a virtual computer system having a control program that controls execution of a plurality of operating systems on a computer system equipped with a data processing device, a main storage device, and an input/output device. a first interrupt holding unit that receives interrupt information from the output device and holds it; a second interrupt holding unit that sets and holds interrupt information according to the control program; while the operating system is running.

前記第1の割込み保留手段に割込み情報が設定されてい
れば、前記制御プログラムを起動する手段と、前記デー
タ処理装置による前記オペレーティングシステムの実行
中に、前記第1の割込み保留手段(二側込み情報が設定
されていない状態で、前記第2の割込み保留手段に割込
み情報が設定されていれば、前記実行中のオペレーティ
ングシステムの割込み処理プログラムを起動する手段と
からなることを特徴とする。
If interrupt information is set in the first interrupt suspending means, the first interrupt suspending means (second-side interrupt The present invention is characterized by comprising means for activating an interrupt processing program of the operating system being executed if interrupt information is set in the second interrupt holding means in a state where no information is set.

〔発明の実施例〕[Embodiments of the invention]

次に1本発明の仮想計算機システムにおける入出力割込
通知方式について1図面を参照して詳細に説明する。
Next, an input/output interrupt notification method in the virtual computer system of the present invention will be described in detail with reference to the drawings.

第1図は9本発明による実施例の構成をブロック図−一
より示したものである。この図において、主記憶装置1
0には第1の割込保留領域11と、第2の割込保留領域
12とが含まれ、入出力装置20には第1の書込回路2
1が含まれている。データ処理装置30には第2の書込
回路31と、第1の続出回路62と、第2の続出回路3
5と2判定回路34と、CP起動回路35と、OS割込
処理起動回路36と、OS起動回路37とが含まれてい
る。第1の割込保留領域11には、第1の書込回路21
の制御により入出力装置20からの入出力割込情報が保
持される。第2の割込保留領域12は、第2の書込回路
31により制御プログラムの設定する割込み情報が保持
される。第1の割込保留領域11および第2の割込保留
領域12の内容は、各々第1の続出回路32および第2
の続出回路33により読み出され9判定回路34により
判定される。判定回路64の判定結果に従って、CP起
動回路65;二より制御プログラムが起動されるか、O
S割込処理起動回路66(二よりオペレーティングシス
テムの割込み処理が起動されるか。
FIG. 1 is a block diagram showing the configuration of an embodiment according to the present invention. In this figure, main storage device 1
0 includes a first interrupt pending area 11 and a second interrupt pending area 12, and the input/output device 20 includes a first write circuit 2.
1 is included. The data processing device 30 includes a second write circuit 31, a first output circuit 62, and a second output circuit 3.
5 and 2 determination circuit 34, CP activation circuit 35, OS interrupt processing activation circuit 36, and OS activation circuit 37. The first interrupt pending area 11 includes a first write circuit 21
The input/output interrupt information from the input/output device 20 is held under the control of the input/output device 20. In the second interrupt pending area 12, interrupt information set by the control program is held by the second write circuit 31. The contents of the first interrupt pending area 11 and the second interrupt pending area 12 are the contents of the first interrupt pending area 11 and the second interrupt pending area 12, respectively.
It is read out by the continuation circuit 33 and judged by the 9 judgment circuit 34. According to the determination result of the determination circuit 64, the CP activation circuit 65;
S interrupt processing activation circuit 66 (Is the operating system's interrupt processing activated?

または、O8起動回路67(二よりオペレーティングシ
ステムが起動される。
Alternatively, the operating system is started by the O8 startup circuit 67 (second).

第2図(a)および(1))は、第1図の実施例におけ
る処理手順の一例をフローチャートにより示したもので
ある。この図(=おいて、処理200では。
2(a) and (1)) are flowcharts showing an example of the processing procedure in the embodiment of FIG. 1. In this figure (=, in process 200.

仮想計算機システム上でオペレーティングシステムA、
(図では08−Aと記述)が実行されている場合を示し
ている。次の処理201において。
Operating system A on the virtual computer system,
(Described as 08-A in the figure) is being executed. In the next process 201.

オペレーティングシステムA;二より入出力装置20(
二対してへ出力の要求(図では工10要求と記述)が出
される。処理202では、オペレーティングシステムA
からオペレーティングシステムB(=実行がデスパッチ
される。処理203において、オペレーティングシステ
ムAによって処理201で出された入出力要求に対する
応答(これを入出力割込みと呼び1図では工10割込み
と記述)が入出力装置から出されると、オペレーティン
グシステムBの実行は中断されて、入出力割込みが受付
けられる。この処理は、データ処理装置30のハードウ
ェアによって制御される。ただし、入出力割込みはハー
ドウェアによって常に受付けられるのではなく、オペレ
ーティングシステムの個々の命令および割込みマスク機
能により割込み受付は禁止区間が指定される。この処理
203では、入出力装置20により入出力割込みが出さ
れる前に、第1の割込保留領域11にその割込み情報が
設定される。
Operating system A; second input/output device 20 (
A request for output to 2 (described as 10 request in the figure) is issued. In process 202, operating system A
From operating system B (=execution is dispatched. In process 203, a response to the input/output request issued by operating system A in process 201 (this is called an input/output interrupt, and is described as the 10 interrupt in Figure 1) is input. When output from the output device, execution of operating system B is interrupted and input/output interrupts are accepted.This processing is controlled by the hardware of the data processing device 30.However, input/output interrupts are always handled by the hardware. Rather than being accepted, interrupt acceptance is specified as a prohibited area by individual commands and interrupt masking functions of the operating system.In this process 203, before an input/output interrupt is issued by the input/output device 20, the first interrupt is The interrupt information is set in the interrupt pending area 11.

処理204Eおいて、入出力割込みに応答して。At operation 204E, in response to an input/output interrupt.

制御プログラム(図ではCPと記述)がハードウェアの
制御により起動され、第1の割込保留領域内の割込み情
報が制御プログラム(=通知される。制御プログラムが
起動される理由は、データ処理装置に通知された入出力
割込みがどのオペレーティングシステムに対するもので
あるかを、制御プログラムが判定する必要があるからで
ある。入出力割込みがオペレーティングシステムAに対
するものであれば、その入出力割込みはオペレーティン
グシステムAにより処理されなければならない。しかし
、オペレーティングシステムAの再開されるポイントが
割込み不可能な状態(命令か、または割込みマスク機能
により割込みが禁止されている状態)であれば、その時
点で入出力割込みの処理を行うことができない。したが
って、処理205で制御プログラムによりオペレーティ
ングシステムAの割込み受付は可能状態が判定され、そ
の結果にしたがって処理206.あるいは、処理207
が実行される。処理206は、オペレーティングシステ
ムAが割込み受付は可能な場合に実行され、処理203
において受付けられた入出力割込みを処理するために、
オペレーティングシステムAの割込み処理プログラムが
起動される。
A control program (denoted as CP in the diagram) is activated by hardware control, and the interrupt information in the first interrupt pending area is notified to the control program (=notified).The reason why the control program is activated is that the data processing device This is because the control program needs to determine which operating system the input/output interrupt notified to is for.If the input/output interrupt is for operating system A, the input/output interrupt is for the operating system However, if the point at which operating system A is resumed is in a non-interruptible state (interrupts are disabled by instructions or by an interrupt masking function), then the I/O is not processed at that point. Therefore, in process 205, the control program determines whether the operating system A can accept interrupts, and according to the result, process 206 or process 207 is performed.
is executed. Process 206 is executed when operating system A is capable of accepting interrupts, and process 203
In order to process input/output interrupts accepted in
The interrupt processing program of operating system A is started.

処理207は、オペレーティングシステムAが割込み受
付は不可能な場合に実行され、入出力割込み情報を割込
み受付は可能な時点まで保留するため、制御プログラム
により第1の割込み保留領域11からの割込み情報が第
2の割込保留領域12に設定される。処理208では、
制御プログラムによりオペレーティングシステムAが再
起動される。このとき、データ処理装置30は制御プロ
グラム;:より擬似的に入出力装置20からの割込みが
出された状態にされる。処理209において、オペレー
ティングシステムAの実行中9割込み受付は可能状態が
検出されると、擬似割込みが受付けられてオペレーティ
ングシステムAの実行は中断される。
Process 207 is executed when the operating system A is unable to accept interrupts, and in order to suspend input/output interrupt information until a point in time when it is possible to accept interrupts, the control program handles the interrupt information from the first interrupt pending area 11. It is set in the second interrupt pending area 12. In process 208,
Operating system A is restarted by the control program. At this time, the data processing device 30 is put into a state in which an interrupt from the input/output device 20 is issued in a pseudo manner by the control program. In process 209, when it is detected that the operating system A is in a state where it is possible to accept 9 interrupts during execution, a pseudo interrupt is accepted and the execution of the operating system A is interrupted.

処理210では、ハードウェアの制御により第1の割込
保留領域11に割込み情報が設定されているか否かが調
べられる。即ち、処理203の入出力割込み受付は以降
(二新たな割込みが発生したかどうかが調べられる。も
し、新たな割込みが発生していれば、処理211が実行
され9発生していなければ処理212が実行される。処
理211において、新たな入出力割込みがどのオペレー
ティングシステムに対するものであるかを調べるため、
ハードウェア(二より制御プログラムが起動される。こ
の処理212では、第2の割込保留領域12に割込みが
保留されているか否かがハードウェアにより調べられる
。即ち、以前にオペレーティングシステムAに対する割
込みが発生し9割込み受付は可能状態になるまで保留さ
れていた入出力割込み情報があるかどうか調べられる。
In process 210, it is checked whether interrupt information is set in the first interrupt pending area 11 under hardware control. That is, after accepting the input/output interrupt in process 203, it is checked whether a new interrupt has occurred. If a new interrupt has occurred, process 211 is executed, and if no new interrupt has occurred, process 212 is executed. is executed.In step 211, in order to check which operating system the new input/output interrupt is for,
The control program is activated by the hardware (2). In this process 212, the hardware checks whether an interrupt is pending in the second interrupt pending area 12. It is checked whether there is any input/output interrupt information that has been put on hold until 9 interrupt acceptance is enabled.

第2の割込保留領域12(二側込み情報が設定されてい
れば処理213が実行され。
The process 213 is executed in the second interrupt pending area 12 (if the second side interrupt information is set).

設定されていなければ処理214が実行される。If it has not been set, processing 214 is executed.

処理213では、オペレーティングシステムAが処理す
べき入出力割込みが保留されているので、ハードウェア
によりオペレーティングシステムAの割込み一処理プロ
グラムが起動される。
In process 213, since the input/output interrupt to be processed by operating system A is pending, the interrupt processing program of operating system A is activated by the hardware.

処理214では、処理すべき割込みは保留されていない
ので、ハードウェアによりオペレーティングシステムA
の処理が続行される。
In process 214, since no interrupts to be processed are pending, the operating system A
processing continues.

なお、上記の実施例は本発明の一例にすぎず。Note that the above embodiment is only an example of the present invention.

本発明に対する適用がこの実施例に示す特定の場合に限
定されるものでないことは明らかであ゛ る。
It is clear that the application of the present invention is not limited to the specific cases shown in this example.

〔発明の効果〕〔Effect of the invention〕

以上の説明(二より明らかなように9本発明によれば、
仮想計算機システムにおいて、入出力装置からの割込み
要求を保留し、実行中のオペレーティングシステムに上
記保留中の割込み要求を通知することにより、制御プロ
グラムの処理のオーバヘッドを少なくすることができ、
処理効率の向上に対して得られる効果は大きい。
As is clear from the above explanation (2), according to the present invention,
In a virtual computer system, by suspending interrupt requests from input/output devices and notifying a running operating system of the pending interrupt requests, processing overhead of a control program can be reduced.
The effect of improving processing efficiency is significant.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による実施例の構成を示すブロック図、
第2図(a)および(1))は、第1図の実施例におけ
る処理手順の一例を示すフローチャートである。 図において、10は主記憶装置、11は第1の割込保留
領域、12は第2の割込保留領域。 20は入出力装置、21は第1の書込回路。 30はデータ処理装置、31は第2の書込回路。 32は第1の続出回路、33は第2の続出回路。 34は判定回路、35はCP起動回路、!+6はO8割
込処理起動回路、37はOS起動回路である。 児1図 も2図(α) 第2図(b)
FIG. 1 is a block diagram showing the configuration of an embodiment according to the present invention;
2(a) and (1)) are flowcharts showing an example of the processing procedure in the embodiment of FIG. 1. In the figure, 10 is a main storage device, 11 is a first interrupt pending area, and 12 is a second interrupt pending area. 20 is an input/output device, and 21 is a first write circuit. 30 is a data processing device, and 31 is a second write circuit. 32 is a first successive circuit, and 33 is a second successive circuit. 34 is a judgment circuit, 35 is a CP activation circuit, ! +6 is an O8 interrupt processing starting circuit, and 37 is an OS starting circuit. Figure 1 and Figure 2 (α) Figure 2 (b)

Claims (1)

【特許請求の範囲】[Claims] 1、データ処理装置と主記憶装置と入出力装置とを備え
た計算機システム上で複数のオペレーティングシステム
の実行を制御する制御プログラムを有する仮想計算機シ
ステムにおいて、前記入出力装置から割込み情報をうけ
て、これを保持する第1の割込み保留手段と、前記制御
プログラムにより割込み情報を設定して、これを保持す
る第2の割込み保留手段と、前記データ処理装置による
前記オペレーティングシステムの実行中に、前記第1の
割込み保留手段に割込み情報が設定されていれば、前記
制御プログラムを起動する手段と、前記データ処理装置
による前記オペレーティングシステムの実行中に、前記
第1の割込み保留手段に割込み情報が設定されていない
状態で、前記第2の割込み保留手段に割込み情報が設定
されていれば、前記実行中のオペレーティングシステム
の割込み処理プログラムを起動する手段とからなること
を特徴とする割込通知方式。
1. In a virtual computer system having a control program that controls the execution of multiple operating systems on a computer system equipped with a data processing device, a main storage device, and an input/output device, upon receiving interrupt information from the input/output device, a first interrupt holding means for holding interrupt information; a second interrupt holding means for setting and holding interrupt information by the control program; If the interrupt information is set in the first interrupt holding means, the interrupt information is set in the first interrupt holding means during execution of the operating system by the means for starting the control program and the data processing device. and means for activating an interrupt processing program of the operating system being executed if interrupt information is set in the second interrupt holding means when the interrupt processing program is not being executed.
JP60085332A 1985-04-04 1985-04-23 Information system for input and output interruption of virtual computer system Pending JPS61245244A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60085332A JPS61245244A (en) 1985-04-23 1985-04-23 Information system for input and output interruption of virtual computer system
FR8604891A FR2580096B1 (en) 1985-04-04 1986-04-04
US06/848,159 US4764864A (en) 1985-04-04 1986-04-04 Circuit arrangement capable of improving overhead of a control program on interrupting into a virtual machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60085332A JPS61245244A (en) 1985-04-23 1985-04-23 Information system for input and output interruption of virtual computer system

Publications (1)

Publication Number Publication Date
JPS61245244A true JPS61245244A (en) 1986-10-31

Family

ID=13855679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60085332A Pending JPS61245244A (en) 1985-04-04 1985-04-23 Information system for input and output interruption of virtual computer system

Country Status (1)

Country Link
JP (1) JPS61245244A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232882A2 (en) * 1986-02-10 1987-08-19 Nec Corporation Interrupt control arrangement for a virtual machine with a plurality of execution processing units

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051951A (en) * 1983-08-31 1985-03-23 Hitachi Ltd Input/output processing device
JPS6069954A (en) * 1983-09-26 1985-04-20 Nec Corp Facsimile equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051951A (en) * 1983-08-31 1985-03-23 Hitachi Ltd Input/output processing device
JPS6069954A (en) * 1983-09-26 1985-04-20 Nec Corp Facsimile equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232882A2 (en) * 1986-02-10 1987-08-19 Nec Corporation Interrupt control arrangement for a virtual machine with a plurality of execution processing units

Similar Documents

Publication Publication Date Title
JPH0594317A (en) Input output interrupt processing system of virtual machine
JPS62184544A (en) Virtual computer system
JPS61245244A (en) Information system for input and output interruption of virtual computer system
JPS6115260A (en) Data processor
JPS61229129A (en) Input-output interruption informing device for virtual computer system
JPH0451329A (en) Context switching device
JP2591036B2 (en) I / O control method
JPS6353657A (en) Volume save/restoration system
JPS59146387A (en) Stack control system of multiprocessing
JPH0241782B2 (en)
JPH03116335A (en) System for transferring from non-privileged cpu to privileged cpu
JPH0431421B2 (en)
JPH0452981B2 (en)
JPS6292058A (en) Multiprocessor system
JPH0658659B2 (en) Interrupt control method between processors
JPS6330659B2 (en)
JPS6273335A (en) Stack control system
JPS63132368A (en) Interrupting system for multiprocessor
JPS6347861A (en) Input/output control method for electronic computer
JPH0887421A (en) Method and system for process switching
JPH02129724A (en) Program executing system
JPS61213949A (en) Processing system for sense information
JPH064306A (en) Method for dividing interruption processing
JPH0869382A (en) Semiconductor device
JPH02299048A (en) Transfer control system