JPS61237476A - Manufacture of compound semiconductor - Google Patents

Manufacture of compound semiconductor

Info

Publication number
JPS61237476A
JPS61237476A JP60078222A JP7822285A JPS61237476A JP S61237476 A JPS61237476 A JP S61237476A JP 60078222 A JP60078222 A JP 60078222A JP 7822285 A JP7822285 A JP 7822285A JP S61237476 A JPS61237476 A JP S61237476A
Authority
JP
Japan
Prior art keywords
group
component elements
compound
semiconductor
iib
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60078222A
Other languages
Japanese (ja)
Inventor
ビジエイ・ケー・カプア
アラン・ケー・ピー・チユ
アツパラ・ブイ・チヨウダリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atlantic Richfield Co
Original Assignee
Atlantic Richfield Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atlantic Richfield Co filed Critical Atlantic Richfield Co
Priority to JP60078222A priority Critical patent/JPS61237476A/en
Publication of JPS61237476A publication Critical patent/JPS61237476A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/543Solar cells from Group II-VI materials

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は化合物半導体の製造方法に関する。[Detailed description of the invention] 〔Technical field〕 The present invention relates to a method for manufacturing a compound semiconductor.

〔従来技術の説明〕[Description of prior art]

多くの化合物半導体が薄膜光電装置として有用であると
期待されている。たとえばCuIn8・2はバンドギヤ
y7’(Eg)が1.04eVであシ、1μm以下の厚
みにおいて太陽光のほとんど全スペクトルを吸収するこ
とができる。米国特許屋4.335,266には薄膜C
uIn5@/CdS装置において、光電効率が10チを
超えるとしている。
Many compound semiconductors are expected to be useful as thin film optoelectronic devices. For example, CuIn8.2 has a band gear y7' (Eg) of 1.04 eV and can absorb almost the entire spectrum of sunlight at a thickness of 1 μm or less. U.S. Patent Office 4.335,266 has thin film C.
It is said that the photoelectric efficiency of the uIn5@/CdS device exceeds 10 cm.

CuInSe2は構造欠陥を有し、その電気的特性はそ
の組成に著るしく依存している。このものはドーピング
が困難であり、固体において多くの相を形成する。導電
型もその成分元素の比率によシ変化し、たとえばCu又
はS・が多いと、−型となシミ気抵抗が小さい。他方、
Inが多いか、Seが少ないと(化学量論による場合と
比較して)、n−型となシミ気抵抗が比較的大きい。
CuInSe2 has structural defects and its electrical properties are significantly dependent on its composition. It is difficult to dope and forms many phases in the solid. The conductivity type also changes depending on the ratio of its component elements; for example, if there is a large amount of Cu or S., the conductivity type becomes - type and the stain resistance is small. On the other hand,
When In is high or Se is low (compared to the stoichiometric case), the n-type stain resistance is relatively large.

光電素子を目的とするCuIn5a□の電気抵抗はその
組成に著るしく依存するが通常の形成方法ではそれを制
御することは極めて困難である。
The electrical resistance of CuIn5a□, which is intended for use as a photoelectric device, significantly depends on its composition, but it is extremely difficult to control it using normal formation methods.

この組成と電気抵抗との関係をCU対In比・について
第2図に示す。図、示の如く曲線の勾配が急でありCu
/In比のわずかな変化によシミ気抵抗が著るしく変化
する。
The relationship between this composition and electrical resistance is shown in FIG. 2 with respect to the CU to In ratio. As shown in the figure, the slope of the curve is steep and Cu
A slight change in the /In ratio significantly changes the stain resistance.

上記米国特許44,335,266にはCu1nSe2
7 イルムの形成方法として2つの熱蒸着層を形成する
方法が記載されている。まず、第1のフィルムとして4
00℃でp−型(Cu−富化)の低抵抗の蒸着をおこな
い、ついで第2のフィルムとして450℃でn−型(C
u−貧)の高抵抗の蒸着をおこない、さらにこれらフィ
ルム界面の接合を拡散により解消させる方法である。し
かし、この方法はこれら2つのフィルムの蒸着の際の制
御が極めて複雑であり、低コスト太陽電池用として工業
的に実施するのには容易ではない。
The above US Pat. No. 44,335,266 has Cu1nSe2
A method of forming two thermally evaporated layers is described as a method of forming a 7 ilm. First, as the first film, 4
A low resistance vapor deposition of p-type (Cu-enriched) is carried out at 00°C, followed by n-type (Cu-enriched) as a second film at 450°C.
This is a method in which high-resistance evaporation of a film (U-poor) is performed, and the bonding at the interface of these films is further dissolved by diffusion. However, this method requires extremely complicated control during vapor deposition of these two films, and is not easy to implement industrially for use in low-cost solar cells.

CdT@/CdS電池についても米国特許扁703−7
12頁に記載されている。これらの場合においては半導
体層が化合物の状態で堆積される。後者の方法ではSお
よびCdを含むに一ストを用いスクリーン印刷し、つい
で焼成してCdSフィルムを形成し、さらに同様にして
Cd。
Regarding CdT@/CdS batteries, U.S. Patent No. 703-7
It is described on page 12. In these cases the semiconductor layer is deposited in compound form. In the latter method, a strip containing S and Cd is screen printed, then fired to form a CdS film, and then similarly coated with Cd.

Toを含むペーストをスクリーン印刷する方法である。This is a method of screen printing a paste containing To.

しかし、この方法ではペースト中の有機質成分の蒸発に
基づくピンホールを生じさせるおそれがある。
However, this method may cause pinholes due to evaporation of organic components in the paste.

文献、J、 Electrochem、 5ac−e 
1978 * 4月号第566〜572頁、および米国
特許屋4.260,427にはCdTeを合金状態で電
着する方法が記載されている。しかし、多元半導体を化
合物の状態で電着することは、各成分の電着特性が著る
しく異なることから極めて困難である。
Literature, J, Electrochem, 5ac-e
April 1978*, pages 566-572, and U.S. Pat. No. 4,260,427 describe a method of electrodepositing CdTe in an alloyed state. However, it is extremely difficult to electrodeposit a multicomponent semiconductor in the form of a compound because the electrodeposition characteristics of each component are significantly different.

各成分の比電着速度および形成されるフィルムの組成の
制御は電解液、浴中の電流密度分布を注意深くおこなわ
なければ達成できず、そのようにすることは工業的に困
難である。文献Japanese Journal o
f Applied Phyalcsp Vol。
Control of the specific electrodeposition rate of each component and the composition of the film formed cannot be achieved unless the electrolyte solution and current density distribution in the bath are carefully controlled, and it is industrially difficult to do so. LiteratureJapanese Journal o
f Applied Phyalcsp Vol.

13.49 、(1979)、第1757〜1766頁
13.49, (1979), pp. 1757-1766.

にはTe基板上にCd層を付着させる方法が記載されて
いる。この場合、基板とCd層との間の拡散をアニーリ
ングでおこない、CdTeを形成させている。
describes a method for depositing a Cd layer on a Te substrate. In this case, diffusion between the substrate and the Cd layer is performed by annealing to form CdTe.

第24〜26頁にはCu I n S 2フイルムの形
成方法が記載されている。Cu−In合金からスパッタ
リングによりフィルムを形成させ、これをアルゴン混合
H2Sガス中で加熱し、Sをフィルム中に導入してCu
InS2を形成させる方法である。
Pages 24 to 26 describe a method for forming a Cu In S 2 film. A film is formed from a Cu-In alloy by sputtering, heated in argon mixed H2S gas, and S is introduced into the film to form a film using sputtering.
This is a method of forming InS2.

しかし、いずれの方法もCuIn8e2の如き多元フィ
ルムからなる太陽電池を製造するのに適した制御および
経済性を提供するものでない。そのため、極めて正確な
化合物半導体を制御性良く、シかも大量生産に適した方
法で製造することが望まれている。
However, neither method provides suitable control and economics for producing solar cells made of multilayer films such as CuIn8e2. Therefore, it is desired to manufacture highly accurate compound semiconductors with good controllability and by a method suitable for mass production.

〔発明の目的〕[Purpose of the invention]

この発明は上記事情に鑑みてなされたものであって、容
易かつ制御性良く化合物半導体装置成する方法を提供す
ることを目的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a method for forming a compound semiconductor device easily and with good controllability.

すなわち、この発明は基板上に少なくとも1つの成分元
素を含む層を電着させ、ついで少なくとも1つの他の成
分元素を電着させ、さらに、これら電着層を加熱して半
導体化合物を形成させることを特徴とする化合物半導体
の製造方法を提供するものである。
That is, the present invention involves electrodepositing a layer containing at least one constituent element on a substrate, then electrodepositing at least one other constituent element, and then heating these electrodeposited layers to form a semiconductor compound. The present invention provides a method for manufacturing a compound semiconductor characterized by the following.

なお、上記電着は連続的でも同時的でもよい。Note that the electrodeposition described above may be continuous or simultaneous.

又、加熱工程は化合物半導体のさらに他の成分を含む雰
囲気中でおこなってもよい。半導体化合物としてはCu
InSe2+CdTeその他の組成のものを本発明によ
り形成することができる。
Further, the heating step may be performed in an atmosphere containing other components of the compound semiconductor. Cu as a semiconductor compound
InSe2+CdTe and other compositions can be formed according to the present invention.

この発明の重要な特徴は化学量論を超えた組成の化合物
半導体を制御性良く形成できることである。成分元素を
フィルムの如き明確な堆積物として形成できるから各成
分元素の量を高度に制御することができる。又、成分元
素の堆積は複雑でなく、かつ他の成分元素の堆積によシ
何んら抑制されることはない。各成分元素の堆積量はそ
の堆積厚みによシ判定され、他の成分元素の堆積又は加
熱処理によって変化を受けることはない。加熱処理によ
り成分元素相互が相互拡散し、固相において相互に反応
し、化合物半導体として均質な薄層が形成される。また
、加熱の際に雰囲気中の成分元素が反応により化合物半
導体中に取シ込まれるようにしてもよい。
An important feature of this invention is that a compound semiconductor having a composition exceeding stoichiometry can be formed with good controllability. Since the component elements can be formed as a distinct deposit such as a film, the amount of each component element can be highly controlled. Further, the deposition of the component elements is not complicated and is not inhibited in any way by the deposition of other component elements. The amount of each component element deposited is determined by its deposited thickness, and is not changed by deposition of other component elements or heat treatment. The heat treatment causes the component elements to interdiffuse and react with each other in the solid phase, forming a homogeneous thin layer as a compound semiconductor. Further, component elements in the atmosphere may be incorporated into the compound semiconductor by reaction during heating.

たとえば、CuおよびInを別々に電着させ、ついでH
2S・の反応性雰囲気中で加熱し、CuInSe2から
なる均質の薄膜を形成させることもできる。
For example, Cu and In are electrodeposited separately and then H
It is also possible to form a homogeneous thin film of CuInSe2 by heating in a reactive atmosphere of 2S.

この場合、CuおよびInはその比が正確に制御される
。これにより化合物半導体の抵抗が制御され、従来法の
如き、2つの別々の組成(CuInSe2の)を堆積さ
せる必要がなくなる。
In this case, the ratio of Cu and In is precisely controlled. This controls the resistance of the compound semiconductor and eliminates the need to deposit two separate compositions (of CuInSe2) as in conventional methods.

成分元素は電着によシ堆積される(反応性雰囲気を用い
る場合を除き)。この場合、電流と時間がそれぞれミリ
アンペア(1O−3A )およびミリ秒(10−3秒)
のオーダーで制御することができる。したがって、この
電着工程において移動する電荷は10  クーロンのオ
ーダー以内で制御することができる。単−電荷又は“第
10オーダー”の反応において、1クーロンが6.25
×1018電子数とするとこの電着反応は約1013原
子のオーダーで容易に制御することができる。
The component elements are deposited by electrodeposition (unless a reactive atmosphere is used). In this case, the current and time are milliamps (1O-3A) and milliseconds (10-3 seconds) respectively
can be controlled on the order of. Therefore, the charge transferred in this electrodeposition process can be controlled within the order of 10 coulombs. In a single-charge or “10th order” reaction, 1 coulomb is 6.25
When the number of electrons is x1018, this electrodeposition reaction can be easily controlled on the order of about 1013 atoms.

事実、電流および時間はミリアンペアおよびミリ秒のオ
ーダーより可成υ小さい値で制御することができ、電着
される原子の数もより良好に制御することができる。な
お比較のため述べると、−原子厚で16nの面積のフィ
ルムは原子の大きさが3〜4Xと仮定すると1015原
子を有することになる。
In fact, the current and time can be controlled to values well below the order of milliamperes and milliseconds, and the number of atoms electrodeposited can also be better controlled. For comparison, a film with a -atom thickness and an area of 16n will have 1015 atoms, assuming that the size of the atoms is 3 to 4X.

本発明において、成分元素の拡散はそれからなる化合物
半導体の融点より可成シ低い温度でおこなわれる。たと
えばCuInSe2の融点は約1000℃であるが、成
分元素の拡散は約400℃でおこなうことができる。そ
の結果得られる生成物は微粒径(1〜5μm)の多結晶
薄膜であって、CuInSe2/CdS光電装置に極め
て有用衣ものとなる。
In the present invention, the diffusion of the component elements takes place at a temperature considerably lower than the melting point of the compound semiconductor made of them. For example, the melting point of CuInSe2 is about 1000°C, but diffusion of component elements can be performed at about 400°C. The resulting product is a polycrystalline thin film of fine particle size (1-5 μm), making it extremely useful for CuInSe2/CdS photovoltaic devices.

本発明の加熱工程において、拡散と化学反応が砥ぼ同時
に固相中で起り、所望の化合物半導体が得られる。本明
細書において、“成分元素”とは半導体物質中の化学的
基本構成体であって、たとえばCuIn8e2における
Cuを意味し、単なるドーノ9ント又は量的成分を意味
するものではない。したがって本発明の方法は多くの固
相ドーピング工程に見られる単なる拡散とは著るしく異
なる。
In the heating step of the present invention, diffusion and chemical reactions occur simultaneously in the solid phase to obtain the desired compound semiconductor. As used herein, "component element" refers to a basic chemical constituent in a semiconductor material, such as Cu in CuIn8e2, and does not mean a mere donor or quantitative component. The method of the present invention therefore differs significantly from the simple diffusion found in many solid phase doping processes.

本発明の方法は極めて薄い半導体膜であって、その厚み
は好ましくは1〜5μmであるが10μm程度としても
適用可能である。本発明はCuInSe2の形成に特に
適している。その理由はCuおよびSeが拡散速度が極
めて大きいからである。したがって比較的短時間のうち
に所望とする均質な化合物半導体を形成することができ
る。
The method of the present invention is applicable to an extremely thin semiconductor film whose thickness is preferably 1 to 5 μm, but can also be applied to a thickness of about 10 μm. The invention is particularly suitable for the formation of CuInSe2. The reason for this is that Cu and Se have extremely high diffusion rates. Therefore, a desired homogeneous compound semiconductor can be formed in a relatively short time.

〔発明の好ましい具体例〕[Preferred specific examples of the invention]

第1図は本発明の方法によシつくられた薄膜太陽電池1
0を示すもので、基板12、金属パ、クコンタクト14
、積層された1対のp−型およびn−型層16.18お
よび表面電極20からなっている。この電池10の表面
(上面)には反射防止(AR)コーテング22を施して
もよい。層16.18は薄膜半導体層でありて光電接合
24を形成し、これによυ、入射光(hマ)を電気信号
に変え電極14.20で回収するようになっている。こ
れら層16.18の一方又は双方は本発明でつくられる
化合物半導体からなる。本発明の方法は工程的に迅速で
あり、かつ制御性が良いため低コストでしかも高品質の
化合物半導体が得られることになる。
Figure 1 shows a thin film solar cell 1 produced by the method of the present invention.
0, the substrate 12, metal pad, contact 14
, a pair of laminated p-type and n-type layers 16, 18, and a surface electrode 20. An antireflection (AR) coating 22 may be applied to the surface (upper surface) of this battery 10. Layer 16.18 is a thin film semiconductor layer forming a photoelectric junction 24 which converts the incident light (hma) into an electrical signal which is collected by electrode 14.20. One or both of these layers 16, 18 may be comprised of a compound semiconductor made in accordance with the present invention. Since the method of the present invention is quick in terms of process and has good controllability, a compound semiconductor of high quality can be obtained at low cost.

本発明の方法は所望の化合物半導体の成分元素のうちの
一部を含む層と他の一部を含む層をそれぞれ電着させ、
これをのちに加熱し、成分元素間の拡散、化学反応を生
じさせ均質な層を形成させるものである。
The method of the present invention involves electrodepositing a layer containing a part of the component elements of a desired compound semiconductor and a layer containing another part, respectively;
This is then heated to cause diffusion and chemical reactions between the component elements to form a homogeneous layer.

この加熱工程は不活性雰囲気又は反応性雰囲気(化合物
半導体のさらに他の成分元素を含む)中でおこない、こ
の他の成分元素を雰囲気中から層中に導入、反応させて
所望の化合物半導体を得るようにしてもよい。
This heating step is performed in an inert atmosphere or a reactive atmosphere (containing other component elements of the compound semiconductor), and other component elements are introduced into the layer from the atmosphere and reacted to obtain the desired compound semiconductor. You can do it like this.

第3図は本発明の方法を工程順に説明するものである。FIG. 3 explains the method of the present invention step by step.

第1図の電池10において、工程26はパックコンタク
ト14を適用するため、基板12を洗滌、作成すること
を含む。この基板12は導電性又は非導電性であっても
よく、たとえばガラス、セラミック、その他の物質を用
い得る。この基板が非導電性の場合、その上に導電層を
形成し、のちの電着工程のための電極として利用する。
In the battery 10 of FIG. 1, step 26 includes cleaning and preparing the substrate 12 for applying the puck contacts 14. The substrate 12 may be electrically conductive or non-conductive, and may be made of glass, ceramic, or other materials, for example. If this substrate is non-conductive, a conductive layer is formed on it and used as an electrode for a later electrodeposition process.

たとえばアルミナ(At20 s )を基板12として
用いた場合、コンタクト14はMoその他の金属の薄膜
とすることができる。このフィルム14はスパッタリン
グ等により厚み1.0〜1.5μmに形成する。
For example, when alumina (At20s) is used as the substrate 12, the contact 14 can be a thin film of Mo or other metal. This film 14 is formed to have a thickness of 1.0 to 1.5 μm by sputtering or the like.

このコンタクト14を基板12に形成したのちは2つの
成分元素を含む層16を連続的に工程28.30で形成
する。その結果得られた形状は第41図に明示した如く
、第1のフィルムは34”として第2のフィルムは36
”として記載されている。これらのフィルムの厚みは約
3.0001である。Cu I n S @ 2が層1
6を構成する場合はフィルム34.36はそれぞれCu
After this contact 14 has been formed on the substrate 12, a layer 16 containing two constituent elements is successively formed in step 28.30. The resulting shape is clearly shown in Figure 41, with the first film being 34" and the second film being 36".
The thickness of these films is approximately 3.0001 cm.
6, the films 34 and 36 are each Cu
.

Inであり、これらは本発明の方法によシミ着される。In, these are stained by the method of the invention.

この具体例においてはフィルム34.36が別々に連続
的に電着されている。したがって、それぞれ区別して積
層されている。
In this embodiment, films 34,36 are separately and sequentially electrodeposited. Therefore, they are stacked separately.

この電着ののち、フィルムs 4 、 s 6ハ十分に
加熱され各成分元素相互の拡散および化学反応により半
導体が形成される。CuおよびInを電着する場合、約
400℃に加熱する。この温度でCuは急速に拡散し、
MOコンタクト14は変化しない。この加熱工程におい
てフィルムはSeを含む反応性雰囲気にさらされる。こ
れによりSeがフィルム中に導入され反応して正確な原
子比のCuInSeを形成することができる。第4b図
に示ス如く、フィルム16はフィルム34 、36の組
合せより厚くなる。なぜならば第3の成分Seが層16
中に最終半導体物質の約50原子チを含む程度に添加さ
れるからである。
After this electrodeposition, the films s 4 and s 6 are sufficiently heated to form a semiconductor through mutual diffusion and chemical reaction between the component elements. When electrodepositing Cu and In, it is heated to about 400°C. At this temperature, Cu diffuses rapidly,
MO contact 14 remains unchanged. In this heating step, the film is exposed to a reactive atmosphere containing Se. This allows Se to be introduced into the film and react to form CuInSe with the correct atomic ratio. As shown in Figure 4b, film 16 is thicker than the combination of films 34 and 36. This is because the third component Se is layer 16.
This is because the dopant is added to an extent that contains about 50 atoms of the final semiconductor material.

このセレン化は種々の方法でおこなうことができる。た
とえば第5図に38”で示すものと同様の拡散炉の雰囲
気中でおこなうことができる。この炉38はjlElお
よび第2の室40゜42からなる流動炉であり、バッフ
ル44がこれら室間に設けられている。塞42内で第4
1図のサングル46が多数所定温度に加熱される。
This selenization can be carried out in various ways. For example, it can be carried out in the atmosphere of a diffusion furnace similar to that shown at 38'' in FIG. In the block 42, a fourth
A large number of samples 46 shown in FIG. 1 are heated to a predetermined temperature.

この加熱工程において、アルコ9ンがスカ室40から室
42へ送られる。なお、このアルコ0ンガスは原料源5
0からのSvをともなう。この原料源50は200℃に
加熱された蒸着?−ト又はH2S eガスからなる。い
ずれにしても、サンプル46はこの加熱工程時に反応性
S@雰囲気にさらされ、Seがフィルム34.36内に
拡散、反応することになる。得られたフィルム16は厚
ミ1〜3μmのCuInSe2の均質なフィルムからな
る。
In this heating step, alcohol is sent from the spar chamber 40 to the chamber 42. Note that this alco gas is supplied from the raw material source 5.
With Sv from 0. Is this raw material source 50 heated to 200°C for vapor deposition? - or H2Se gas. In any case, the sample 46 is exposed to a reactive S@ atmosphere during this heating step, causing Se to diffuse and react within the film 34.36. The obtained film 16 consists of a homogeneous film of CuInSe2 with a thickness of 1 to 3 μm.

この層16は厚みが約2μmであることが好ましく、こ
れによシ構造欠陥に基づく短絡を回避することができる
This layer 16 preferably has a thickness of approximately 2 μm, thereby avoiding short circuits due to structural defects.

n−型層18は層16上に適用され、そのつぎに電極2
0.ARコーテング22が適用されて電池が完了する。
An n-type layer 18 is applied over layer 16, followed by electrode 2.
0. An AR coating 22 is applied to complete the cell.

層16がp −WCuInSe2で電気抵抗が20〜2
000−の場合、このn−fi層はたとえば厚みが3μ
mのCdS層でよい。層18は蒸着、スノクツタリング
によって適用することができ、前方電極20は蒸着又は
スクリーン印刷により適用することができる。
Layer 16 is p-WCuInSe2 with electrical resistance of 20-2
000-, this n-fi layer has a thickness of 3μ, for example.
A CdS layer of m may be sufficient. Layer 18 can be applied by evaporation, snoccuttering, and front electrode 20 can be applied by evaporation or screen printing.

本発明によシ高効率のCuInSe2/CdS太陽電池
を得ることができる。この場合、CuおよびInをMo
パックコンタクト14上に厚み1μmで別々の層として
電着する。Cuフィルム34は電解浴(0,5M(Cu
SO4) +0.8 M(H2SO4)を有する)から
定常電流密度80 mA/cm2で堆積できる。このC
uは堆積部位上に0.711n9の厚みを以って形成す
る。ついでInフィルム36をスルフアミノ酸インジウ
ムの電解浴を用いて形成する。このインジウムはt4ル
スメッキ法を用い、ベース電流0、ピーク電流40mA
/′crnで形成できる。この各ノ9ルス時間は0.1
秒とし、パルス間のレストタイムを0.2秒とする。フ
ィルム36は約0.4μmの厚み、すなわち堆積部位上
1.311F!pにて施す。
According to the present invention, a highly efficient CuInSe2/CdS solar cell can be obtained. In this case, Cu and In are replaced by Mo
It is electrodeposited as a separate layer on the puck contact 14 to a thickness of 1 μm. The Cu film 34 is heated in an electrolytic bath (0.5M (Cu
SO4) +0.8 M (with H2SO4)) can be deposited at a steady current density of 80 mA/cm2. This C
u is formed on the deposition site with a thickness of 0.711n9. Then, an In film 36 is formed using an electrolytic bath of indium sulfamino acid. This indium uses the T4 Luz plating method, with a base current of 0 and a peak current of 40 mA.
/'crn. The time for each of these nine hours is 0.1
seconds, and the rest time between pulses is 0.2 seconds. The film 36 is approximately 0.4 μm thick, or 1.311 F above the deposition site! Apply at p.

したがって、Cu/I n比(層34と層36との間)
は約0,92となる。
Therefore, the Cu/In ratio (between layers 34 and 36)
is approximately 0.92.

堆積後、フィルム34.36は拡散炉38内に置かれ、
セレン化のために加熱される。このセレン化は400℃
で1時間、自己圧でおこなわれ、同一温度で2時間アニ
ーリングされる。
After deposition, the films 34,36 are placed in a diffusion furnace 38;
Heated for selenization. This selenization is at 400℃
for 1 hour at autogenous pressure and annealed at the same temperature for 2 hours.

最後に炉を閉じられ、フィルムと基板は室温、アルデン
ガス流下で冷却される。セレン化はH2S eを1.5
 %含むアルゴンを流量50cIns/分(STP)で
流しておこなわれ、第4b図に示す化合物半導体層16
が得られる。Cd8層18は層16上に熱蒸着により、
厚み2μmで形成される。
Finally, the furnace is closed and the film and substrate are cooled at room temperature under a flow of alden gas. Selenide H2S e is 1.5
% of argon at a flow rate of 50 cIns/min (STP).
is obtained. Cd8 layer 18 is deposited on layer 16 by thermal evaporation.
It is formed with a thickness of 2 μm.

なお、実験のため、前方電極20およびARコーテング
22を電池から除去し、シート抵抗41Ω/IR2の透
明インジウム錫オキシド(xTo)導を層を形成した。
For the experiment, the front electrode 20 and the AR coating 22 were removed from the battery, and a transparent indium tin oxide (xTo) conductive layer with a sheet resistance of 41Ω/IR2 was formed.

このCd8層18上の透明導電層は電池の前方コンタク
トを形成する。
A transparent conductive layer on this Cd8 layer 18 forms the front contact of the cell.

なお、上記例ではSeを含む反応性雰囲気中でフィルム
を加熱する工程32を含むものについて説明したが、こ
の工程の代シにSeを含む成分元素を個別のフィルムと
して電着してもよい。
Note that although the above example includes the step 32 of heating the film in a reactive atmosphere containing Se, the component elements containing Se may be electrodeposited as individual films instead of this step.

この場合、3層のフィルム積層体が400’Cに加熱さ
れ、相互拡散、反応を生じさせ、上記フィルム16を均
質なものとして形成させることができる。この方法は3
成分以上の化合物半導体を形成する場合に用いられるが
、2成分系半導体物質、たとえばCdTeを形成する場
合にも、加熱工程を不活性雰囲気を用いることにより適
用することができる。
In this case, the three-layer film stack is heated to 400'C to cause interdiffusion, reaction, and to form the film 16 as a homogeneous film. This method is 3
Although used for forming compound semiconductors consisting of more than one component, the heating process can also be applied to forming two-component semiconductor materials, such as CdTe, by using an inert atmosphere.

本発明で形成し得る化合物半導体の例を下記Chemi
stry & Physics 60 th Edlt
ionに基づく。
Examples of compound semiconductors that can be formed by the present invention are shown below in Chemi.
stry & Physics 60th Edlt
Based on ion.

表 CdOGaAs   ZnSnP2CuInSe2Cd
S   InAs   ZnGeP2CuInS2Cd
’s  InP   Zn5iP2CuInTe2Cd
Ts  GaP    Cd5nP2CuALS2Zn
OAtSb   Cd51Aa2CuGaSe2ZnS
              AgIn52ZnSe 
            AgGa552nTe 好ましい元素はZn+Cd、Cu*AgJ+At5Ga
*In+C+5i、Ge*Sn+P、As+Sb+Bi
、S、SeおよびToである。
Table CdOGaAs ZnSnP2CuInSe2Cd
S InAs ZnGeP2CuInS2Cd
's InP Zn5iP2CuInTe2Cd
Ts GaP Cd5nP2CuALS2Zn
OAtSb Cd51Aa2CuGaSe2ZnS
AgIn52ZnSe
AgGa552nTe Preferred elements are Zn+Cd, Cu*AgJ+At5Ga
*In+C+5i, Ge*Sn+P, As+Sb+Bi
, S, Se and To.

上記化合物は本発明において、半導体層16゜18とし
て形成でき、かつ有用である。
The above compounds can be formed and are useful in the present invention as a semiconductor layer 16.18.

CuInSe2との関連で述べた如く、上記列挙の半導
体物質は元素の化学量論比の変化に敏感力特性を有する
。本発明の方法によれば成分元素比を従来法よりも正確
にコントロールすることができる。成分元素を連続的に
電着することにより最終製品中の各成分を正確に規制で
きる。
As mentioned in connection with CuInSe2, the semiconductor materials listed above have properties that are sensitive to changes in the stoichiometry of the elements. According to the method of the present invention, the ratio of component elements can be controlled more accurately than conventional methods. By sequentially electrodepositing component elements, each component in the final product can be precisely regulated.

堆積および原子比が容易に制御し得る。なぜならば電着
における運動機構は公知であり、複雑な電気メツキシス
テムが市販されているからである。
Deposition and atomic ratios can be easily controlled. This is because the movement mechanism in electrodeposition is well known and complex electroplating systems are commercially available.

第6,7図は層16の成分を電着する場合に用いられる
基板ホルダー5を示している。このホル/−52はフレ
ーム部54、バックプレート56およびハンドル58を
有する。このうち、フレーム部54、ハンドル58は実
質的に不活性で非導電性の材料、たとえば弗素系ポリマ
ーからなる。この7レーム54は基板12および圧力プ
レート62を受理する室60を形成する。
Figures 6 and 7 show a substrate holder 5 for use in electrodepositing the components of layer 16. This hole/-52 has a frame portion 54, a back plate 56 and a handle 58. Of these, the frame portion 54 and the handle 58 are made of a substantially inert, non-conductive material, such as a fluorine-based polymer. The seven frames 54 form a chamber 60 that receives the substrate 12 and pressure plate 62.

又、フレーム54は内側に向いた7ランジ64を有する
。この7ランジは四角形開口66を形成するとともに弾
性シール68および室に対向する金属ストリ、f70を
保持している。加圧プレートおよび基板はバネ72(バ
ッググレートにより押えられた)により7ランジに対し
、外側に付勢されている。このパックプレートは弾性部
材76によりフレームに封止されている。
The frame 54 also has seven inwardly directed langes 64. This seven flange forms a square opening 66 and carries a resilient seal 68 and a metal strip, f70, facing the chamber. The pressure plate and substrate are biased outward against the 7 langes by springs 72 (restrained by the bag grate). This pack plate is sealed to the frame by an elastic member 76.

この形状のものにおいて、ス) IJッグ70は基板の
Mo74ルムと接触し、フィルムに対して電着電位を付
加するようになっている。このシール68はス) IJ
ッデ70の内側に位置し、Moフィルムとともに液密状
態を維持し、ストリップを周囲の電解浴から分離してい
る。このストリップは好ましくはプラチナからなり、導
電性ワイヤ78に接続されている。このワイヤ78はハ
ンドル部58から延出し、電源に接続している。
In this configuration, the IJ tag 70 contacts the Mo74 lumen of the substrate and applies an electrodeposition potential to the film. This seal 68 is S) IJ
It is located inside the pad 70 and maintains a liquid-tight state together with the Mo film, separating the strip from the surrounding electrolytic bath. This strip is preferably made of platinum and is connected to a conductive wire 78. This wire 78 extends from the handle portion 58 and connects to a power source.

操業時において、Moコンタクトフィルムヲ外面に施し
た基板12がホルダー52内に設けられ、所定の元素の
連続的電着をおこなうようになっている。Moフィルム
に対する末端コンタクトはホルダーを介してなされ、フ
ィルムに対し恒久的に電気接続を図らなくとも均一な堆
積ができるようになっている。ホルダー内に基板を配置
し、それをホルダーとともに1つの電解浴から他の電解
浴に移動し、異なる成分元素のフィルムを堆積させるこ
とができる。電着後、基板をホルダーからはずし、第5
図に示す炉38内に配置し、拡散および反応を生じさせ
る。
In operation, a substrate 12 having a Mo contact film applied to its outer surface is placed in a holder 52 to allow continuous electrodeposition of predetermined elements. Terminal contact to the Mo film is made through a holder to allow uniform deposition without the need for permanent electrical connections to the film. A substrate can be placed in the holder and moved with the holder from one electrolytic bath to another to deposit films of different component elements. After electrodeposition, remove the substrate from the holder and
Placed in the furnace 38 shown in the figure, diffusion and reaction occur.

なお、電着は電池10のコンタクトフィルム14の如き
導電性後方電極上、又は透明導電性酸化層上でおこなう
ことができる。この酸化層は成分元素の電着前にガラス
上に堆積され、又、電着時に均一な電流密度分布を与え
るように十分な導電性を有するものでなければならない
It should be noted that electrodeposition can be performed on a conductive back electrode, such as the contact film 14 of the battery 10, or on a transparent conductive oxide layer. This oxide layer is deposited on the glass prior to electrodeposition of the component elements and must be sufficiently conductive to provide a uniform current density distribution during electrodeposition.

最終的に半導体を形成するための加熱工程は不活性又は
反応性雰囲気のいずれにしても大気圧、又は自己圧下、
温度150〜5501:でおこなうことができる。不活
性ガスとしてはアルゴン、キセノン、ヘリウム等が用い
られ、反応性雰囲気としては不活性ガスに所定の成分元
素を混合したものが用いられる。
The heating step to finally form the semiconductor is carried out in either an inert or reactive atmosphere, either at atmospheric pressure or under autogenous pressure.
It can be carried out at a temperature of 150-5501:. As the inert gas, argon, xenon, helium, etc. are used, and as the reactive atmosphere, an inert gas mixed with predetermined component elements is used.

電着に用いられる電解液は成分元素を含むものが用いら
れ、基板に対し化学的、物理的に有害でなければ変化さ
せることができ、さらに成分元素を含む水性のもの、又
は成分元素を溶融塩として含む非水性のものを用いるこ
とができる。水性のものを用いた場合は90C以下の温
度でおこなわれ、非水性のものを用いた場合は500℃
以下の温度でおこなうことができる。
The electrolyte used for electrodeposition is one that contains component elements, and can be changed without being chemically or physically harmful to the substrate, and can be an aqueous solution containing component elements, or an aqueous solution containing component elements, or an electrolyte that can be changed without chemically or physically harmful to the substrate. Non-aqueous salts can be used. When using an aqueous type, the temperature is below 90C, and when using a non-aqueous type, the temperature is 500℃.
It can be carried out at the following temperatures:

電流密度についても特に制限はないが1〜300=n1
4−7cmの範囲が一般的である。
There is no particular limit to the current density, but 1 to 300 = n1
A range of 4-7 cm is common.

本発明によれば任意の化学量論比の成分元素を含む半導
体化合物、たとえばI Cu/ 11 n/2 S@の
原子比のものをつくることができる。
According to the present invention, a semiconductor compound containing component elements in any stoichiometric ratio can be produced, for example, an atomic ratio of I Cu/ 11 n/2 S@.

本発明はコスト、時間、成分比の制御性のうえで極めて
有利な化合物半導体の製造をおこなうことができる。
The present invention makes it possible to manufacture compound semiconductors which are extremely advantageous in terms of cost, time, and controllability of component ratios.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を説明するための太陽電池の
断面図;第2図はCu1nS*2の電気抵抗をCuおよ
びIn量との関係で示す線図;第3図は第1図の電池の
製造工程を示すブロック図;第4a、4b図は第1図の
装置を形成する途中の段階を示す断面図;第5図は本発
明で用いられる拡散炉の斜視図;第6図は本発明で用い
られる基板ホルダーの斜視図;第7図は第6図の10−
10線に沿う断面図である。 図中、10・・・太陽電池、12・・・基板、14・・
・パックコンタクト、16・・・層、34・・・フィル
ム、36・・・フィルム、38・・・炉。 出願人代理人 弁理士 鈴 江 武 彦図面のへ書(内
容に変更なし) FIG、   / CII/I11島−一一− FIG、  2 FIG、  J FIG、  4σ           FIG、  
4bFIG、  5 FIG、  7 手続補正書(方式) %式% 1、事件の表示 特願昭 60−078222  号 2、発明の名称 化合物半導体の製造方法 3、補正をする者 事件との関係  特許出願人 アトランティック・リッチフィールド・カンパニー4、
代理人 東京都港区虎ノ門1丁目26番5号 第17jlビル昭
和60年6月25日 6、補正の対象 明細出0図面
Figure 1 is a cross-sectional view of a solar cell for explaining one embodiment of the present invention; Figure 2 is a diagram showing the electrical resistance of Cu1nS*2 in relation to the amount of Cu and In; Figures 4a and 4b are cross-sectional views showing stages in the process of forming the device of Figure 1; Figure 5 is a perspective view of the diffusion furnace used in the present invention; Figure 6 The figure is a perspective view of the substrate holder used in the present invention; FIG.
10 is a sectional view taken along line 10. FIG. In the figure, 10... solar cell, 12... substrate, 14...
- Pack contact, 16...layer, 34...film, 36...film, 38...furnace. Applicant's representative Patent attorney Takehiko Suzue Notes to the drawings (no changes in content) FIG, / CII/I11 Island-11- FIG, 2 FIG, J FIG, 4σ FIG,
4bFIG, 5 FIG, 7 Procedural amendment (method) % formula % 1. Indication of the case Japanese Patent Application No. 1987-078222 2. Name of the invention Method for manufacturing compound semiconductors 3. Person making the amendment Relationship to the case Patent applicant Atlantic Litchfield Company 4,
Agent No. 17JL Building, 1-26-5 Toranomon, Minato-ku, Tokyo June 25, 1985 6 No drawings subject to amendment

Claims (28)

【特許請求の範囲】[Claims] (1)成分元素の少なくとも1つを基板上に電着する工
程と: 他の成分元素を上記基板上に別途電着する工程と: これらの電着された成分元素を加熱する工程と: を具備してなる複数の成分元素からなる化合物半導体の
製造方法。
(1) A step of electrodepositing at least one of the component elements onto the substrate; A step of separately electrodepositing other component elements onto the substrate; A step of heating these electrodeposited component elements; A method for manufacturing a compound semiconductor comprising a plurality of component elements.
(2)基板上に少なくとも1成分元素のみから主として
なる第1のフィルムを形成させる工程と: その第1のフィルム上に他の成分元素のみから主として
なる第2のフィルムを形成させる工程と: 上記加熱工程により上記成分元素を拡散および化学反応
により化合物半導体を形成させる工程と: を具備してなる特許請求の範囲第1項記載の方法。
(2) Forming a first film mainly composed of at least one component element on the substrate; Forming a second film mainly composed only of other component elements on the first film; and: 2. The method according to claim 1, comprising: forming a compound semiconductor through diffusion and chemical reaction of the component elements through a heating step.
(3)上記成分元素の電着を連続的におこなう特許請求
の範囲第1項記載の方法。
(3) The method according to claim 1, wherein the component elements are continuously electrodeposited.
(4)上記成分元素の電着をほぼ同時におこなう特許請
求の範囲第1項記載の方法。
(4) The method according to claim 1, wherein the electrodeposition of the component elements is performed substantially simultaneously.
(5)成分元素が周期律表第IIB族および第VIB族から
選ばれる元素であり、化合物半導体が少なくとも一部、
組成式、(IIB)・(VIA)族の化合物からなる特許請
求の範囲第1項記載の方法。
(5) The component element is an element selected from Group IIB and Group VIB of the periodic table, and the compound semiconductor is at least partially
The method according to claim 1, which comprises a compound of compositional formula (IIB)/(VIA) group.
(6)上記IIB族元素がZn、Cdから選ばれるもので
あり、VIA族元素がS、SeおよびTeから選ばれるも
のである特許請求の範囲第5項記載の方法。
(6) The method according to claim 5, wherein the IIB group element is selected from Zn and Cd, and the VIA group element is selected from S, Se and Te.
(7)上記成分元素がCdおよびTeからなり半導体化
合物が少なくとも一部CdTeからなるものである特許
請求の範囲第6項記載の方法。
(7) The method according to claim 6, wherein the component elements are Cd and Te, and the semiconductor compound is at least partially composed of CdTe.
(8)成分元素がIIIA族およびVA族元素から選ばれ
るものであり、化合物半導体が組成式、(IIIA)・(
VA)族の化合物からなるものである特許請求の範囲第
1項記載の方法。
(8) The component elements are selected from Group IIIA and Group VA elements, and the compound semiconductor has a compositional formula of (IIIA)・(
The method according to claim 1, which comprises a compound of group VA).
(9)IIIA族元素がB、Al、GaおよびInから選
ばれ、VA族元素がP、AsおよびSbから選ばれるも
のである特許請求の範囲第8項記載の方法。
(9) The method according to claim 8, wherein the IIIA group element is selected from B, Al, Ga and In, and the VA group element is selected from P, As and Sb.
(10)成分元素がGaおよびAsからなり、化合物半
導体が少なくとも一部GaAsである特許請求の範囲第
9項記載の方法。
(10) The method according to claim 9, wherein the component elements consist of Ga and As, and the compound semiconductor is at least partially GaAs.
(11)上記加熱工程の前に第3の成分元素をさらに基
板に電着する特許請求の範囲第1項記載の方法。
(11) The method according to claim 1, wherein a third component element is further electrodeposited on the substrate before the heating step.
(12)成分元素が第 I B族、第IIIA族および第VIA
族元素から選ばれるものであり、化合物半導体が組成式
、( I B)・(IIIA)・(VIA)族の化合物を有する
ものである特許請求の範囲第11項記載の方法。
(12) Component elements are Group IB, Group IIIA, and Group VIA
12. The method according to claim 11, wherein the compound semiconductor is selected from group elements, and the compound semiconductor has a compound having a compositional formula of groups (IB), (IIIA), and (VIA).
(13)第 I B族元素がCuおよびAgから選ばれる
ものであり、第IIIA族元素がB、Al、Ga、Inか
ら選ばれるものであり、第VIA族元素がS、Se、Te
から選ばれるものである特許請求の範囲第12項記載の
方法。
(13) The Group IB element is selected from Cu and Ag, the Group IIIA element is selected from B, Al, Ga, and In, and the Group VIA element is S, Se, Te.
13. The method of claim 12, wherein the method is selected from:
(14)成分元素がCu、InおよびSeからなり、半
導体化合物が少なくとも一部、CuInSe_2からな
るものである特許請求の範囲第12項記載の方法。
(14) The method according to claim 12, wherein the component elements are Cu, In and Se, and the semiconductor compound is at least partially composed of CuInSe_2.
(15)成分元素が第IIB族、第IVA族、第VA族から
選ばれるものであり、半導体化合物が少なくとも一部、
(IIB)・(IVA)・(VA)_2の族から構成される
ものである特許請求の範囲第11項記載の方法。
(15) The component elements are selected from Group IIB, Group IVA, and Group VA, and the semiconductor compound is at least partially
12. The method according to claim 11, wherein the method is composed of the group (IIB), (IVA), and (VA)_2.
(16)上記第IIB族元素がZn、Cdから選ばれ、第
IVA族元素がC、Si、Ge、Snから選ばれ、第VA
族元素がP、As、Sb、Biから選ばれるものである
特許請求の範囲第15項記載の方法。
(16) The Group IIB element is selected from Zn and Cd, and
Group IVA elements are selected from C, Si, Ge, Sn,
16. The method according to claim 15, wherein the group element is selected from P, As, Sb and Bi.
(17)成分元素がZn、Sn、Pからなり、半導体化
合物が少なくとも一部、ZnSnP_2から構成されて
いる特許請求の範囲第15項記載の方法。
(17) The method according to claim 15, wherein the component elements are Zn, Sn, and P, and the semiconductor compound is at least partially composed of ZnSnP_2.
(18)上記加熱工程を半導体化合物のさらに他の成分
元素を含む反応性雰囲気中でおこなう特許請求の範囲第
1項記載の方法。
(18) The method according to claim 1, wherein the heating step is performed in a reactive atmosphere containing other component elements of the semiconductor compound.
(19)成分元素が第 I B族、IIIA族、VIA族から選
ばれるものであり、化合物半導体が少なくとも一部、(
I B)・(IIIA)・(VIA)_2の族から構成される
ものである特許請求の範囲第18項記載の方法。
(19) The component elements are selected from Group IB, Group IIIA, and Group VIA, and the compound semiconductor is at least partially (
19. The method according to claim 18, wherein the method is comprised of the group IB), (IIIA), and (VIA)_2.
(20)第 I B族元素がCu、Agから選ばれ、第II
IA族元素がAl、Ga、Inから選ばれ、第VIA族元
素がS、Se、Teから選ばれるものである特許請求の
範囲第19項記載の方法。
(20) Group I B element is selected from Cu and Ag, and Group II
20. The method of claim 19, wherein the Group IA element is selected from Al, Ga, and In, and the Group VIA element is selected from S, Se, and Te.
(21)半導体化合物がCuInSe_2からなり、電
着フィルムがそれぞれCuおよびInからなり、反応性
雰囲気がSeを含む特許請求の範囲第19項記載の方法
(21) The method according to claim 19, wherein the semiconductor compound consists of CuInSe_2, the electrodeposited films each consist of Cu and In, and the reactive atmosphere contains Se.
(22)成分元素が第IIB族、第IVA族および第VA族
から選ばれるものであり、半導体化合物が組成式、(I
IB)・(IVA)・(VA)_2を有するものである特
許請求の範囲第18項記載の方法。
(22) The component elements are selected from Group IIB, Group IVA, and Group VA, and the semiconductor compound has a composition formula, (I
19. The method according to claim 18, wherein the method has IB), (IVA), and (VA)_2.
(23)第IIB族元素がZn、Cdから選ばれ、第IVA
族元素がC、Si、Ge、Snから選ばれ、第VA族元
素がP、As、Sb、Biから選ばれるものである特許
請求の範囲第22項記載の方法。
(23) The Group IIB element is selected from Zn and Cd, and the Group IIB element is selected from Zn and Cd.
23. The method of claim 22, wherein the group element is selected from C, Si, Ge, Sn and the group VA element is selected from P, As, Sb, Bi.
(24)半導体化合物がZnSnP_2からなり、電着
フィルムがZnおよびSnをそれぞれ含み、反応性雰囲
気がPを含む特許請求の範囲第23項記載の方法。
(24) The method according to claim 23, wherein the semiconductor compound consists of ZnSnP_2, the electrodeposited film contains Zn and Sn, and the reactive atmosphere contains P.
(25)上記加熱工程を不活性雰囲気中又は半導体化合
物のさらに他の成分元素を含む反応性雰囲気中でおこな
う特許請求の範囲第1項記載の方法。
(25) The method according to claim 1, wherein the heating step is performed in an inert atmosphere or in a reactive atmosphere containing further component elements of the semiconductor compound.
(26)電着工程を電流密度1〜300mA/cm^2
で、基板に無害な電解質中でおこなう特許請求の範囲第
1項記載の方法。
(26) Electrodeposition process at a current density of 1 to 300 mA/cm^2
The method according to claim 1, wherein the method is carried out in an electrolyte that is harmless to the substrate.
(27)電着工程を大気圧下、90℃以下で電解質水溶
液中で、又は温度500℃以下で電解質非水性液中でお
こなう特許請求の範囲第1項記載の方法。
(27) The method according to claim 1, wherein the electrodeposition step is carried out under atmospheric pressure in an electrolyte aqueous solution at a temperature of 90° C. or lower, or in an electrolyte non-aqueous solution at a temperature of 500° C. or lower.
(28)加熱工程を大気圧下、温度150ないし500
℃で、所望の半導体が所定量形成し得る時間を以ってお
こなう特許請求の範囲第1項記載の方法。
(28) The heating step is performed under atmospheric pressure at a temperature of 150 to 500
The method according to claim 1, wherein the method is carried out at a temperature of 0.degree.
JP60078222A 1985-04-12 1985-04-12 Manufacture of compound semiconductor Pending JPS61237476A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60078222A JPS61237476A (en) 1985-04-12 1985-04-12 Manufacture of compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60078222A JPS61237476A (en) 1985-04-12 1985-04-12 Manufacture of compound semiconductor

Publications (1)

Publication Number Publication Date
JPS61237476A true JPS61237476A (en) 1986-10-22

Family

ID=13656020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60078222A Pending JPS61237476A (en) 1985-04-12 1985-04-12 Manufacture of compound semiconductor

Country Status (1)

Country Link
JP (1) JPS61237476A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428968A (en) * 1987-07-24 1989-01-31 Fuji Electric Co Ltd Solar cell
JPH01231313A (en) * 1987-11-27 1989-09-14 Atlantic Richfield Co <Arco> Manufacture of semiconductor film
JP2756187B2 (en) * 1990-09-22 1998-05-25 矢崎総業株式会社 Manufacturing method of solar cell absorption layer by galvanic deposition technology
US5772431A (en) * 1995-05-22 1998-06-30 Yazaki Corporation Thin-film solar cell manufacturing apparatus and manufacturing method
JP2003530702A (en) * 2000-04-06 2003-10-14 アクゾ ノーベル ナムローゼ フェンノートシャップ How to make a photovoltaic foil
JP2006512764A (en) * 2002-12-26 2006-04-13 エレクトリシテ ド フランス (ソシエテ アノニム) Method for producing a thin film of compound I-III-VI by promoting incorporation of element III into the film
WO2006070800A1 (en) * 2004-12-28 2006-07-06 Showa Shell Sekiyu K.K. Precursor film and method of forming the same
WO2006070745A1 (en) * 2004-12-28 2006-07-06 Showa Shell Sekiyu K.K. Method for forming light absorbing layer in cis-based thin film solar battery
JP2013540367A (en) * 2010-10-18 2013-10-31 エヌウイクスセーイエス Control of stoichiometric ratio of group I-III-VI layers for photovoltaic applications based on improved electrolysis conditions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118628A (en) * 1980-08-05 1982-07-23 Berugiikoku Method of producing polycrystalline semiconductor thin film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118628A (en) * 1980-08-05 1982-07-23 Berugiikoku Method of producing polycrystalline semiconductor thin film

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428968A (en) * 1987-07-24 1989-01-31 Fuji Electric Co Ltd Solar cell
JPH01231313A (en) * 1987-11-27 1989-09-14 Atlantic Richfield Co <Arco> Manufacture of semiconductor film
JP2756187B2 (en) * 1990-09-22 1998-05-25 矢崎総業株式会社 Manufacturing method of solar cell absorption layer by galvanic deposition technology
US5772431A (en) * 1995-05-22 1998-06-30 Yazaki Corporation Thin-film solar cell manufacturing apparatus and manufacturing method
US6036822A (en) * 1995-05-22 2000-03-14 Yazaki Corporation Thin-film solar cell manufacturing apparatus and manufacturing method
JP2003530702A (en) * 2000-04-06 2003-10-14 アクゾ ノーベル ナムローゼ フェンノートシャップ How to make a photovoltaic foil
JP2006512764A (en) * 2002-12-26 2006-04-13 エレクトリシテ ド フランス (ソシエテ アノニム) Method for producing a thin film of compound I-III-VI by promoting incorporation of element III into the film
WO2006070800A1 (en) * 2004-12-28 2006-07-06 Showa Shell Sekiyu K.K. Precursor film and method of forming the same
WO2006070745A1 (en) * 2004-12-28 2006-07-06 Showa Shell Sekiyu K.K. Method for forming light absorbing layer in cis-based thin film solar battery
JP2013540367A (en) * 2010-10-18 2013-10-31 エヌウイクスセーイエス Control of stoichiometric ratio of group I-III-VI layers for photovoltaic applications based on improved electrolysis conditions

Similar Documents

Publication Publication Date Title
US4581108A (en) Process of forming a compound semiconductive material
Bosio et al. Polycrystalline CdTe thin films for photovoltaic applications
US5477088A (en) Multi-phase back contacts for CIS solar cells
US8512528B2 (en) Method and system for large scale manufacture of thin film photovoltaic devices using single-chamber configuration
US5028274A (en) Group I-III-VI2 semiconductor films for solar cell application
US5676766A (en) Solar cell having a chalcopyrite absorber layer
JP3386127B2 (en) How to quickly create chalcopyrite semiconductor on a substrate
Chu et al. Large grain copper indium diselenide films
US20050072461A1 (en) Pinhole porosity free insulating films on flexible metallic substrates for thin film applications
US20100229940A1 (en) Technique for preparing precursor films and compound layers for thin film solar cell fabrication and apparatus corresponding thereto
US20070178620A1 (en) Method of Forming Copper Indium Gallium Containing Precursors And Semiconductor Compound Layers
US20080023336A1 (en) Technique for doping compound layers used in solar cell fabrication
JPH0557746B2 (en)
TW200834944A (en) Doping techniques for group IB III AVIA compound layers
CN102206801B (en) The forming method of the conductive transparent oxide film layer used by film photovoltaic device based on cadmium telluride
US20120061235A1 (en) Mixed sputtering target of cadmium sulfide and cadmium telluride and methods of their use
US20100206372A1 (en) Photovoltaic Devices Including Heterojunctions
CN102810581B (en) The multi-layer N-type stack of film photovoltaic device based on cadmium telluride and manufacture method thereof
JPS61237476A (en) Manufacture of compound semiconductor
Szot et al. Selenization of metallic Cu‐In thin films for CuInSe2 solar cells
CN109564947A (en) The photovoltaic device and manufacturing method of Ag doping
Basol et al. Preparation of ZnTe thin films using a simple two-stage process
EP0195152B1 (en) Process of forming a compound semiconductive material
Brémaud Investigation and development of CIGS solar cells on flexible substrates and with alternative electrical back contacts
Basol et al. Preparation of Cd (Zn) Te and CuInSe2 films and devices by a two-stage process