JPS61237439A - ボンデイング検査方式 - Google Patents
ボンデイング検査方式Info
- Publication number
- JPS61237439A JPS61237439A JP60079957A JP7995785A JPS61237439A JP S61237439 A JPS61237439 A JP S61237439A JP 60079957 A JP60079957 A JP 60079957A JP 7995785 A JP7995785 A JP 7995785A JP S61237439 A JPS61237439 A JP S61237439A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- frequency current
- inspection method
- circuit
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
- H01L2224/78302—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、例えばＩＣ（あるいはＬＳＩ＞チップの電
極部とパッケージ導体部とのワイヤボンディングを超音
波振動エネルギーを用いて行なう際、ボンディングが正
常に行われたか否かを判定するためのボンディング検査
方式に関する。
極部とパッケージ導体部とのワイヤボンディングを超音
波振動エネルギーを用いて行なう際、ボンディングが正
常に行われたか否かを判定するためのボンディング検査
方式に関する。
一般に、半導体基板（ウェハ）にパターン形成された後
、個々に分割されて形成されたＩＣチップは、例えば第
５図に示すように、リードフレームのベッド１１にダイ
ボンディングされた後、ボンディング装置の台１０に載
置されて所定の温度に加熱され、ＩＣチップ１２のポン
ディングパッド（電極部）１２ａとリードフレームのイ
ンナーリード部１３とがボンディングワイヤ１４を用い
て接続される。
、個々に分割されて形成されたＩＣチップは、例えば第
５図に示すように、リードフレームのベッド１１にダイ
ボンディングされた後、ボンディング装置の台１０に載
置されて所定の温度に加熱され、ＩＣチップ１２のポン
ディングパッド（電極部）１２ａとリードフレームのイ
ンナーリード部１３とがボンディングワイヤ１４を用い
て接続される。
そして、ＩＣチップ１２に形成されている各素子の電極
が外部に導出される。その後、上記ベッド１１゜ＩＣチ
ップ１２．インナーリード部１３．ボンディングワイヤ
１４等が、樹脂あるいはセラミック等の外囲器に封止さ
れて完成される。
が外部に導出される。その後、上記ベッド１１゜ＩＣチ
ップ１２．インナーリード部１３．ボンディングワイヤ
１４等が、樹脂あるいはセラミック等の外囲器に封止さ
れて完成される。
第６図は、上記ＩＣチップ１２の電極部１２ａとインナ
ーリード部１３とを超音波の振動エネルギーによってボ
ンディングする超音波ボンディング装置について説明す
るためのもので、図において１５は超音波発振器、１６
はこの超音波発振器１５によって駆動され超音波振動す
るキャピラリー、１７は金（ＡＵ）、アルミニウム（Ａ
１）等から成るボンディングワイヤである。電極部１２
ａとインナーリード部１３とのワイヤボンディングは、
先ず第６図（ａ）に示すように、キャピラリー１６をＩ
Ｃチップ１２の電極部１２ａに接触させた状態で超音波
発振器１５によってキャピラリー１６を超音波振動させ
、ボンディングワイヤ１１の一端を圧接させる。次に、
第６図（ｂ）に示すように、ボンディングワイヤ１７を
導出しつつ、上記キャピラリー１６をリードフレームの
インナーリード部１３上に移動し、このインナーリード
部１３と接触した状態で超音波発振器１５によりキャピ
ラリー１６を超音波振動させ、ボンディングワイヤ１１
とインナーリード部１３とを圧接している。
ーリード部１３とを超音波の振動エネルギーによってボ
ンディングする超音波ボンディング装置について説明す
るためのもので、図において１５は超音波発振器、１６
はこの超音波発振器１５によって駆動され超音波振動す
るキャピラリー、１７は金（ＡＵ）、アルミニウム（Ａ
１）等から成るボンディングワイヤである。電極部１２
ａとインナーリード部１３とのワイヤボンディングは、
先ず第６図（ａ）に示すように、キャピラリー１６をＩ
Ｃチップ１２の電極部１２ａに接触させた状態で超音波
発振器１５によってキャピラリー１６を超音波振動させ
、ボンディングワイヤ１１の一端を圧接させる。次に、
第６図（ｂ）に示すように、ボンディングワイヤ１７を
導出しつつ、上記キャピラリー１６をリードフレームの
インナーリード部１３上に移動し、このインナーリード
部１３と接触した状態で超音波発振器１５によりキャピ
ラリー１６を超音波振動させ、ボンディングワイヤ１１
とインナーリード部１３とを圧接している。
ところで、上述したようなボンディングの際、ボンディ
ングワイヤ１７とＩＣチップ１２の電極部１２ａ１ある
いはインナーリード部１３とが完全に接続されなかった
り、ボンディングワイヤ１７が途中で切れたりすること
がある。このような不良はボンディングの最中には分ら
ないため、不良品を次の工程に回してしまうことになる
。従って、ボンディングが正常に行われたか否かを後の
工程で検査する必要がある。また、上述したような不良
がボンディング装置の異常状態により発生している場合
には、不良品が次々に生産されることになり、大きな問
題となる。
ングワイヤ１７とＩＣチップ１２の電極部１２ａ１ある
いはインナーリード部１３とが完全に接続されなかった
り、ボンディングワイヤ１７が途中で切れたりすること
がある。このような不良はボンディングの最中には分ら
ないため、不良品を次の工程に回してしまうことになる
。従って、ボンディングが正常に行われたか否かを後の
工程で検査する必要がある。また、上述したような不良
がボンディング装置の異常状態により発生している場合
には、不良品が次々に生産されることになり、大きな問
題となる。
［発明の目的］
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、ボンディング作業中にボンデ
ィングが正常に行われたか否かを検査でき、作業能率の
向上およびボンディング装置の異常状態による無駄を省
けるボンディング検査方式を提供することである。
その目的とするところは、ボンディング作業中にボンデ
ィングが正常に行われたか否かを検査でき、作業能率の
向上およびボンディング装置の異常状態による無駄を省
けるボンディング検査方式を提供することである。
［発明の概要］
すなわち、この発明においては、上記の目的を達成する
ために、ボンディングの際にキャピラリーに流れる高周
波電流の波形を検出し、この高周波電流波形とボンディ
ングに要した時間、およびＩＣチップが載置された台の
温度とに基づいてボンディングが正常に行われたか否か
を検査するようにしている。
ために、ボンディングの際にキャピラリーに流れる高周
波電流の波形を検出し、この高周波電流波形とボンディ
ングに要した時間、およびＩＣチップが載置された台の
温度とに基づいてボンディングが正常に行われたか否か
を検査するようにしている。
［発明の実施例］
以下、この発明の一実施例について図面を参照して説明
する。この発明は次のような点に着目してなされている
。すなわち、超音波発振器によりキャピラリーを駆動し
てボンディングを行なう際、このキャピラリーに流れる
高周波電流の波形が正常なボンディングの場合と異常ボ
ンディングの場合とで異なっている。従って、この高周
波電流の波形を検出して基準となる波形と比較すること
により、ボンディングが正常に行われたか否かを知るこ
とが出来る。
する。この発明は次のような点に着目してなされている
。すなわち、超音波発振器によりキャピラリーを駆動し
てボンディングを行なう際、このキャピラリーに流れる
高周波電流の波形が正常なボンディングの場合と異常ボ
ンディングの場合とで異なっている。従って、この高周
波電流の波形を検出して基準となる波形と比較すること
により、ボンディングが正常に行われたか否かを知るこ
とが出来る。
第２図は上記高周波電流の各状態における波形を示して
いる。第２図において、実線は正常なボンディングが行
われた場合、破線は無負荷の場合、一点鎖線はボンディ
ングワイヤが切れて空打ちした場合の高周波電流波形で
ある。
いる。第２図において、実線は正常なボンディングが行
われた場合、破線は無負荷の場合、一点鎖線はボンディ
ングワイヤが切れて空打ちした場合の高周波電流波形で
ある。
次に、上記各高周波電流の波形からボンデイングが正常
に行われたか否かを検出するための回路構成について第
１図を参照しつつ説明する。超音波発振器１５の出力は
、Ａ／Ｄ変換器１８．計数回路１９、および副葬回路２
０にそれぞれ供給される。上記Ａ／Ｄ変換器１８による
高周波電流のアナログ／ディジタル変換出力は、メモリ
２１に供給されて記憶され、このメモリ２１の記憶デー
タが加算器２２および除算器２３に供給される。上記加
算器２２の加算出力は除算器２３に供給され、この除算
器２３の演算出力は正規化回路２４に供給されて正規化
される。
に行われたか否かを検出するための回路構成について第
１図を参照しつつ説明する。超音波発振器１５の出力は
、Ａ／Ｄ変換器１８．計数回路１９、および副葬回路２
０にそれぞれ供給される。上記Ａ／Ｄ変換器１８による
高周波電流のアナログ／ディジタル変換出力は、メモリ
２１に供給されて記憶され、このメモリ２１の記憶デー
タが加算器２２および除算器２３に供給される。上記加
算器２２の加算出力は除算器２３に供給され、この除算
器２３の演算出力は正規化回路２４に供給されて正規化
される。
そして、この正規化回路２４の出力と基準パターンメモ
リ２５に記憶された基準パターンとの差が差検出回路２
６によって検出される。上記差検出回路２６による基準
パターンデータと正規化回路２４から出力される超音波
発振Ｗ１１５からのボンディングデータとの差出力は、
加Ｉｌ器２７に供給されて加算される。そして、前記計
数回路１９．加算器２２．加算器２７、およびＩＣチッ
プ１２が載置されるボンディング装置の台１０の温度を
検出する温度センサ２８の出力がそれぞれ判定回路２９
に供給され、この判定回路２９からボンディングが正常
に行われたが否かを判定出力０ＬｊＴとして得るように
して成る。なお、上記Ａ／Ｄ変換器１８．メモリ２１．
加算器２２．除算器２３．正規化回路２４．基準パター
ンメモリ２５．差検出回路２６．加算器２γ、および判
定回路２９はそれぞれ、上記制御回路２０の出力にょフ
て副葬される。
リ２５に記憶された基準パターンとの差が差検出回路２
６によって検出される。上記差検出回路２６による基準
パターンデータと正規化回路２４から出力される超音波
発振Ｗ１１５からのボンディングデータとの差出力は、
加Ｉｌ器２７に供給されて加算される。そして、前記計
数回路１９．加算器２２．加算器２７、およびＩＣチッ
プ１２が載置されるボンディング装置の台１０の温度を
検出する温度センサ２８の出力がそれぞれ判定回路２９
に供給され、この判定回路２９からボンディングが正常
に行われたが否かを判定出力０ＬｊＴとして得るように
して成る。なお、上記Ａ／Ｄ変換器１８．メモリ２１．
加算器２２．除算器２３．正規化回路２４．基準パター
ンメモリ２５．差検出回路２６．加算器２γ、および判
定回路２９はそれぞれ、上記制御回路２０の出力にょフ
て副葬される。
次に、上記のような構成において、動作を説明する。ボ
ンディング時に、第３図に示すように、超音波発振ＷＡ
１５から出力される高周波電流の微少時ｌＩ１間隔ｔ（
１〜ｎ）における電流強度を、Ａ／Ｄ変換器１８により
アナログ／ディジタル変換して、メモリ２１に順次記憶
する。この時、計数回路１９によって高周波ＩＩ流の流
れる時ｍｔｉ〜ｔｎ（ボンディング時間）が計時される
とともに、ボンディング装置の台１０の温度が温度セン
サ２８によって検出され、これら各データが判定回路２
９に供給される。上記メモリ２１に記憶された各時間（
ｔ１〜ｔｎ）における電流強度は加算器２２によって加
算され、この加算値によって６時１１１ｔｌ〜ｔｎにお
ける各電流強度が除算器２３で除算される。また、上記
加算器２２の加算出力は判定回路２９に供給される。そ
して、上記除算器２３の出力が正規化回路２４に供給さ
れて正規化パターンが作成される。上記正規化回路２４
による正規化パターンと、予め設定して基準パターンメ
モリ２５に記憶した正常なボンディングが行われた際の
正規化パターンとの差が差検出回路２６により各時間（
ｔ１〜ｔｎ）の各々の点で検出される。そして、上記差
検出回路２６の出力を加算器２１で加算することにより
求められた相関値が判定回路２９に供給される。判定回
路２９では、上記加算器２７による相関値が所定の値以
下で、かつ上記加算器２２による加算値（高周波ｉｌ流
の積分値に相当する）、前記計数回路１９により求めら
れたボンディング時間、および前記温度センサ２８によ
るボンディング装置の台１０の温度が所定の範囲に入っ
ている時に、正常なボンディングが行われたと判断する
。
ンディング時に、第３図に示すように、超音波発振ＷＡ
１５から出力される高周波電流の微少時ｌＩ１間隔ｔ（
１〜ｎ）における電流強度を、Ａ／Ｄ変換器１８により
アナログ／ディジタル変換して、メモリ２１に順次記憶
する。この時、計数回路１９によって高周波ＩＩ流の流
れる時ｍｔｉ〜ｔｎ（ボンディング時間）が計時される
とともに、ボンディング装置の台１０の温度が温度セン
サ２８によって検出され、これら各データが判定回路２
９に供給される。上記メモリ２１に記憶された各時間（
ｔ１〜ｔｎ）における電流強度は加算器２２によって加
算され、この加算値によって６時１１１ｔｌ〜ｔｎにお
ける各電流強度が除算器２３で除算される。また、上記
加算器２２の加算出力は判定回路２９に供給される。そ
して、上記除算器２３の出力が正規化回路２４に供給さ
れて正規化パターンが作成される。上記正規化回路２４
による正規化パターンと、予め設定して基準パターンメ
モリ２５に記憶した正常なボンディングが行われた際の
正規化パターンとの差が差検出回路２６により各時間（
ｔ１〜ｔｎ）の各々の点で検出される。そして、上記差
検出回路２６の出力を加算器２１で加算することにより
求められた相関値が判定回路２９に供給される。判定回
路２９では、上記加算器２７による相関値が所定の値以
下で、かつ上記加算器２２による加算値（高周波ｉｌ流
の積分値に相当する）、前記計数回路１９により求めら
れたボンディング時間、および前記温度センサ２８によ
るボンディング装置の台１０の温度が所定の範囲に入っ
ている時に、正常なボンディングが行われたと判断する
。
なお、ＩＣチップ１２の電極部１２ａにボンディングす
る時と、インナーリード部１３にボンディングする時で
高周波′ＩＩｉ流の波形が異なる場合には、前記基準パ
ターンメモリ２５に各々の基準パターンを用意するとと
もに、加算器２２および２７の加算値。
る時と、インナーリード部１３にボンディングする時で
高周波′ＩＩｉ流の波形が異なる場合には、前記基準パ
ターンメモリ２５に各々の基準パターンを用意するとと
もに、加算器２２および２７の加算値。
ボンディング時間の基１１！値を各々用意しておけばよ
い。
い。
このような構成によれば、ボンディング作業中にボンデ
ィングが正常に行われたか否かを判定できるので、不良
品を次の工程に回すことがなく作業能率を向上できる。
ィングが正常に行われたか否かを判定できるので、不良
品を次の工程に回すことがなく作業能率を向上できる。
また、ボンディング装置の異常状態による不良もすぐに
発見でき、作業の無駄がなくなる。
発見でき、作業の無駄がなくなる。
第４図は、この発明の他の実施例を示している。
すなわち、ボンディングの不良が発生する度にボンディ
ング装置を停止して不良ＩＣを取り除いていると作業能
率が低下するため、判定回路２９にょ ゛り異常
が発見された時に、これをメモリに記憶（あるいはプリ
ンタ等の出力機器で出力）するとともに、ボンディング
ワイヤを破損するようにしでいる。第４図において、前
記第１図と同一構成部分には同じ符号を付してその詳細
な説明は省略する。判定回路２９の出力は、判定結果メ
モリ３ｏに供給されるとともに、ボンディングワイヤ破
損機構３１に供給される。そして、ボンディングの正否
を上記判定結果メモリ３０に記録するとともに、不良が
発生した時にはワイヤ破損機構３１によってボンディン
グワイヤを切断、あるいはハンマー等でワイヤを叩くこ
とによりボンディングワイヤを破壊してから次の工程に
順次法るようにしている。
ング装置を停止して不良ＩＣを取り除いていると作業能
率が低下するため、判定回路２９にょ ゛り異常
が発見された時に、これをメモリに記憶（あるいはプリ
ンタ等の出力機器で出力）するとともに、ボンディング
ワイヤを破損するようにしでいる。第４図において、前
記第１図と同一構成部分には同じ符号を付してその詳細
な説明は省略する。判定回路２９の出力は、判定結果メ
モリ３ｏに供給されるとともに、ボンディングワイヤ破
損機構３１に供給される。そして、ボンディングの正否
を上記判定結果メモリ３０に記録するとともに、不良が
発生した時にはワイヤ破損機構３１によってボンディン
グワイヤを切断、あるいはハンマー等でワイヤを叩くこ
とによりボンディングワイヤを破壊してから次の工程に
順次法るようにしている。
従って、このような構成によれば、ボンディング作業の
流れを止めることなく作業が行なえ、かつ不良品を誤っ
て出荷してしまうこともない。
流れを止めることなく作業が行なえ、かつ不良品を誤っ
て出荷してしまうこともない。
［発明の効果］
以上説明したようにこの発明によれば、ボンディング作
業中にボンディングが正常に行われたか否かを検査でき
、作業能率の向上およびボンディング装置の異常状態に
よる無駄を省けるボンディング検査方式が得られる。
業中にボンディングが正常に行われたか否かを検査でき
、作業能率の向上およびボンディング装置の異常状態に
よる無駄を省けるボンディング検査方式が得られる。
【図面の簡単な説明】
第１図ないし第３図はそれぞれこの発明の一実施例に係
わるボンディング検査方式について説明するための図、
第４図はこの発明の他の実施例ついて説明するためのブ
ロック図、第５図および第６図はそれぞれ従来のボンデ
ィング装置について説明するための図である。 １０・・・ボンディング装置の台、１１・・・ベッド、
１２・・・ＩＣチップ、１２ａ・・・電極部、１３・・
・インナーリード部、１５・・・超音波発振器、１６・
・・キャピラリー、１７・・・ボンディングワイヤ、１
８・・・Ａ／Ｄ変換器、１９・・・計数回路、２０・・
・制−回路、２１・・・メモリ、２２．２７・・・加算
器、２３・・・除算器、２４・・・正規化回路、２５・
・・基準パターンメモリ、２６・・・差検出回路、２８
・・・濁度センサ、２９・・・判定回路、３０・・・判
定結果メモリ、３１・・・ボンディングワイヤ破１ｉ１
１１構。 出願人代理人 弁理士 鈴江武彦 第２図 峙開Ｔ− 第３図
わるボンディング検査方式について説明するための図、
第４図はこの発明の他の実施例ついて説明するためのブ
ロック図、第５図および第６図はそれぞれ従来のボンデ
ィング装置について説明するための図である。 １０・・・ボンディング装置の台、１１・・・ベッド、
１２・・・ＩＣチップ、１２ａ・・・電極部、１３・・
・インナーリード部、１５・・・超音波発振器、１６・
・・キャピラリー、１７・・・ボンディングワイヤ、１
８・・・Ａ／Ｄ変換器、１９・・・計数回路、２０・・
・制−回路、２１・・・メモリ、２２．２７・・・加算
器、２３・・・除算器、２４・・・正規化回路、２５・
・・基準パターンメモリ、２６・・・差検出回路、２８
・・・濁度センサ、２９・・・判定回路、３０・・・判
定結果メモリ、３１・・・ボンディングワイヤ破１ｉ１
１１構。 出願人代理人 弁理士 鈴江武彦 第２図 峙開Ｔ− 第３図
Claims (6)
- （１）ＩＣチップの電極部とパッケージ導体部とのボン
ディングを超音波振動エネルギーを用いて行なう際、ボ
ンディング時の高周波電流波形、ボンディングに要した
時間、およびＩＣチップが載置された台の温度に基づい
てボンディングが正常に行なわれたか否かを判定するこ
とを特徴とするボンディング検査方式。 - （２）前記ボンディングの正否を判断するための高周波
電流波形として、その形状と電流強度とを用いることを
特徴とする特許請求の範囲第１項記載のボンディング検
査方式。 - （３）前記高周波電流波形の形状として、時間軸に対し
て微少時間間隔で電流強度を読取り正規化したものを用
いることを特徴とする特許請求の範囲第２項記載のボン
ディング検査方式。 - （４）前記高周波電流波形の電流強度として、時間軸に
対して微少時間間隔で電流強度を読取り正規化した値を
加算したものを用いることを特徴とする特許請求の範囲
第２項記載のボンディング検査方式。 - （５）前記ボンディングの正否の判定条件として、前記
高周波電流波形と予め設定した基準となる波形との相関
値が所定の値以下で、かつ高周波電流の強度、ボンディ
ング時間、および台の温度が所定の範囲内にある時のみ
正常と判断することを特徴とする特許請求の範囲第１項
記載のボンディング検査方式。 - （６）前記ボンディングが不良と判定された時、これを
記録するとともに、ボンディングワイヤを破損すること
を特徴とする特許請求の範囲第１項記載のボンディング
検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079957A JPS61237439A (ja) | 1985-04-15 | 1985-04-15 | ボンデイング検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079957A JPS61237439A (ja) | 1985-04-15 | 1985-04-15 | ボンデイング検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61237439A true JPS61237439A (ja) | 1986-10-22 |
Family
ID=13704783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60079957A Pending JPS61237439A (ja) | 1985-04-15 | 1985-04-15 | ボンデイング検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006134953A1 (en) * | 2005-06-13 | 2006-12-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device bonding apparatus and method for bonding semiconductor device using the same |
-
1985
- 1985-04-15 JP JP60079957A patent/JPS61237439A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006134953A1 (en) * | 2005-06-13 | 2006-12-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device bonding apparatus and method for bonding semiconductor device using the same |
| US7591409B2 (en) | 2005-06-13 | 2009-09-22 | Panasonic Corporation | Semiconductor device bonding apparatus and method for bonding semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1469319B1 (en) | Flip-chip mounting method and mounting apparatus of electronic part | |
| US4373653A (en) | Method and apparatus for ultrasonic bonding | |
| JPH02187286A (ja) | 自動ワイヤ接着装置 | |
| US5836071A (en) | Method to produce known good die using temporary wire bond, die attach and packaging | |
| JP2003045921A (ja) | 集積回路パッケージの封止除去方法および封止除去装置 | |
| JPH06331678A (ja) | 電子部品のリード接続を検査する方法および装置 | |
| JPS61237439A (ja) | ボンデイング検査方式 | |
| JPS61237438A (ja) | ボンデイング検査方式 | |
| JPS61237440A (ja) | ボンデイング検査方式 | |
| JPH06349913A (ja) | バーンインの非接触モニター方法 | |
| JPH0252263A (ja) | 半導体試験装置 | |
| US7654434B2 (en) | Method, device and system for bonding a semiconductor element | |
| US4661771A (en) | Method of screening resin-sealed semiconductor devices | |
| JPH07130797A (ja) | ワイヤボンディング装置及び該装置を用いたボンディング状態検査方法 | |
| JPS61294830A (ja) | 自動ワイヤ−ボンデイング装置 | |
| JPS62136041A (ja) | ウエハプロ−バ | |
| JP2001127112A (ja) | 半導体チップボンディング方法および装置 | |
| Seppänen et al. | Ultrasonic Wire Bond Outlier Classification | |
| JPH0271538A (ja) | ワイヤボンディング装置の超音波振動測定方法 | |
| JPH01145566A (ja) | ボンディング状態検査装置 | |
| JPS6369245A (ja) | プロ−バ−装置 | |
| KR980005960A (ko) | 다이 본딩공정에서의 프레임 불량자재 제거장치 및 그 방법 | |
| JPS637643A (ja) | ワイヤボンダ− | |
| JPH04239145A (ja) | 半導体集積回路装置のマーキング方法 | |
| JPS63153466A (ja) | 半導体パツケ−ジのクラツク検出方法 |