JPS61228557A - プロセス間通信方式 - Google Patents
プロセス間通信方式Info
- Publication number
- JPS61228557A JPS61228557A JP6868085A JP6868085A JPS61228557A JP S61228557 A JPS61228557 A JP S61228557A JP 6868085 A JP6868085 A JP 6868085A JP 6868085 A JP6868085 A JP 6868085A JP S61228557 A JPS61228557 A JP S61228557A
- Authority
- JP
- Japan
- Prior art keywords
- inter
- processes
- communication
- message
- logical address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１１九１
本発明はコンピュータシステムの制御下における情報通
信方式に係り、特に互いに情報通信を必要とするマルチ
プロセス間におけるプロセス間通信方式に関する。
信方式に係り、特に互いに情報通信を必要とするマルチ
プロセス間におけるプロセス間通信方式に関する。
灸来皮１
従来、互いに情報通信を必要とするマルチプロセスをサ
ポートするコンピュータシステムにあってプロセス間通
信を行なわせる場合、メールボックス方式が採用されて
おり１例えばプロセスＡからプロセスＢにメツセージを
送るには、第３図に示すように、まずプロセスＡがその
論理アドレス空間ＡＡを用いて主メモリＭのマツプ上に
おけるプロセスＡ専用のメツセージ通信エリアａ２にメ
ツセージを書き込み、その書き込まれたメツセージが同
じ主メモリＭ上における共有メツセージ通信エリアａ１
にいったん転送されたのち（図中ので示す）、さらにプ
ロセスＢ専用のメツセージ通信エリアａ３に 転送され
（図中■で示す）、シかるのちプロセスＢに制御がスイ
ッチされて、その論理アドレス空間ＢＡによりメツセー
ジ通信エリアａ３に書き込まれたメツセージを読み込む
ようにしている０図中、○ＰＳは主メモリマツプ上のオ
ペレーティングシステム部を示している。
ポートするコンピュータシステムにあってプロセス間通
信を行なわせる場合、メールボックス方式が採用されて
おり１例えばプロセスＡからプロセスＢにメツセージを
送るには、第３図に示すように、まずプロセスＡがその
論理アドレス空間ＡＡを用いて主メモリＭのマツプ上に
おけるプロセスＡ専用のメツセージ通信エリアａ２にメ
ツセージを書き込み、その書き込まれたメツセージが同
じ主メモリＭ上における共有メツセージ通信エリアａ１
にいったん転送されたのち（図中ので示す）、さらにプ
ロセスＢ専用のメツセージ通信エリアａ３に 転送され
（図中■で示す）、シかるのちプロセスＢに制御がスイ
ッチされて、その論理アドレス空間ＢＡによりメツセー
ジ通信エリアａ３に書き込まれたメツセージを読み込む
ようにしている０図中、○ＰＳは主メモリマツプ上のオ
ペレーティングシステム部を示している。
しかしこのような従来のプロセス間通信では、主メモリ
上の各メツセージ通信エリアに対するメツセージの書込
みと読出しに際して合計２回のメツセージ転送を必要と
し、その分時間を要して高速でのプロセス間通信を行な
わせることができないという問題がある。そのメツセー
ジ転送に際して、従来ではプログラム転送またはＤＭＡ
転送などの手段により転送時間の短縮化が図られている
が、根本的にメッセージ長に応じてそのプロセス間通信
の実行に時間を要するものとなっている。
上の各メツセージ通信エリアに対するメツセージの書込
みと読出しに際して合計２回のメツセージ転送を必要と
し、その分時間を要して高速でのプロセス間通信を行な
わせることができないという問題がある。そのメツセー
ジ転送に際して、従来ではプログラム転送またはＤＭＡ
転送などの手段により転送時間の短縮化が図られている
が、根本的にメッセージ長に応じてそのプロセス間通信
の実行に時間を要するものとなっている。
ｌ崖
本発明は以上の点を考慮してなされたもので、コンピュ
ータシステムの制御下でマルチプロセス間における情報
通信を行なわせる際、マルチプロセス間における情報通
信を高速で行なわせることができるようにしたプロセス
間通信方式を提供するものである。
ータシステムの制御下でマルチプロセス間における情報
通信を行なわせる際、マルチプロセス間における情報通
信を高速で行なわせることができるようにしたプロセス
間通信方式を提供するものである。
１處
本発明はその目的達成のため、各プロセス間通信に使用
する主メモリにおけるメツセージ通信エリアの物理空間
を相互のプロセスにおける論理アドレス空間で共有する
ようにアドレスマツピングを行なわせ、何ら主メモリに
おけるメツセージ通信エリア間におけるメツセージ転送
を行なわせることなく各論理アドレス空間においてプロ
セス間における情報通信を行なわせるようにするもので
ある。
する主メモリにおけるメツセージ通信エリアの物理空間
を相互のプロセスにおける論理アドレス空間で共有する
ようにアドレスマツピングを行なわせ、何ら主メモリに
おけるメツセージ通信エリア間におけるメツセージ転送
を行なわせることなく各論理アドレス空間においてプロ
セス間における情報通信を行なわせるようにするもので
ある。
以下、添付図面を参照して本発明の一実施例について詳
述する。
述する。
本発明によるプロセス間通信方式にあっては。
第１図に示すように、互いに情報通信を必要とするマル
チプロセス１および少なくとも１つのプロセスが占有す
るに充分なメモリ空間をもち、その全てのメモリ空間が
いくつかのセグメントによって管理される物理メモリ空
間２に対して、そのマルチプロセスｌを管理するプロセ
ス管理手段３と、そのプロセス管理手段３によって選択
されたプロセスを始動させるために選択されたプロセス
が専有する論理アドレス空間を物理メモリ空間２にマツ
ピング（図中斜線部で示す）させるメモリ管理手段４と
をとることによりプロセス間通信を行なわせるようにし
ている。
チプロセス１および少なくとも１つのプロセスが占有す
るに充分なメモリ空間をもち、その全てのメモリ空間が
いくつかのセグメントによって管理される物理メモリ空
間２に対して、そのマルチプロセスｌを管理するプロセ
ス管理手段３と、そのプロセス管理手段３によって選択
されたプロセスを始動させるために選択されたプロセス
が専有する論理アドレス空間を物理メモリ空間２にマツ
ピング（図中斜線部で示す）させるメモリ管理手段４と
をとることによりプロセス間通信を行なわせるようにし
ている。
しかして、メモリ管理手段４によってマルチプロセス１
の各論理アドレス空間を物理メモリ空間２にマツピング
させることにより１例えばプロセスＡからプロセスＢに
メツセージを送る場合、第２図に示すように、まずプロ
セスＡがその論理アドレス空間ＡＡを用いて主メモリＭ
のマツプ上におけるプロセスＡ、Ｂ共有のメツセージ通
信エリアａ４にメツセージを書き込み、しかるのちプロ
セス已に制御をスイッチして、その論理アドレス空間Ｂ
Ａによりメツセージ通信エリアａ４に書き込まれたメツ
セージを直接読み込ませることができるようになる。
の各論理アドレス空間を物理メモリ空間２にマツピング
させることにより１例えばプロセスＡからプロセスＢに
メツセージを送る場合、第２図に示すように、まずプロ
セスＡがその論理アドレス空間ＡＡを用いて主メモリＭ
のマツプ上におけるプロセスＡ、Ｂ共有のメツセージ通
信エリアａ４にメツセージを書き込み、しかるのちプロ
セス已に制御をスイッチして、その論理アドレス空間Ｂ
Ａによりメツセージ通信エリアａ４に書き込まれたメツ
セージを直接読み込ませることができるようになる。
その際本発明では、全プロセスがメモリ常駐型であって
、プロセス数固定のマルチプロセス実行環境において、
前述のプロセス間通信を実現させるようにしている。
、プロセス数固定のマルチプロセス実行環境において、
前述のプロセス間通信を実現させるようにしている。
また本発明では、全プロセスがメモリ常駐型であって、
プロセス数可変のマルチプロセス実行環境において、前
述のプロセス間通信を実現させるようにしている。
プロセス数可変のマルチプロセス実行環境において、前
述のプロセス間通信を実現させるようにしている。
また本発明では、オペレーティングシステムＯＰＳの中
枢部であるスーパバイザ部以外の全プロセスが非常駐で
あって、プロセス数固定のマルチプロセス実行環境にお
いて、前述のプロセス間通信を実現させるようにしてい
る さらに本発明では、スーパバイザ部以外の全プロセスが
非常駐であって、プロセス数可変のマルチプロセス実行
環境において、前述のプロセス間通イαを実現させるよ
うにしている。
枢部であるスーパバイザ部以外の全プロセスが非常駐で
あって、プロセス数固定のマルチプロセス実行環境にお
いて、前述のプロセス間通信を実現させるようにしてい
る さらに本発明では、スーパバイザ部以外の全プロセスが
非常駐であって、プロセス数可変のマルチプロセス実行
環境において、前述のプロセス間通イαを実現させるよ
うにしている。
いま第２図に示すような論理アドレス空間におけるマツ
ピング実現方法を説明する前に、従来のＭＭＵ （メモ
リ管理ユニット）によるアドレスマツピング方法につい
て以下簡単に説明する。
ピング実現方法を説明する前に、従来のＭＭＵ （メモ
リ管理ユニット）によるアドレスマツピング方法につい
て以下簡単に説明する。
第４図はＤＥＣ社製ＤｃＪ １１システムで論理アドレ
ス空間１６ビツトから物理アドレス空間１８ビツトに変
換する場合におけるＭＭＵによるアドレスマツピング方
法を示すもので、１６ビツトの論理アドレス５が２２ビ
ツトの物理アドレス空間６にメモリマネージメントされ
るようになっている。図中、７はＩ１０ページ部を、８
は非アクセス領域をそれぞれ示している。１つのプロセ
スがもてる論理アドレス空間は最大６４キロバイトあり
、物理アドレス空間は２５６キロバイトある。
ス空間１６ビツトから物理アドレス空間１８ビツトに変
換する場合におけるＭＭＵによるアドレスマツピング方
法を示すもので、１６ビツトの論理アドレス５が２２ビ
ツトの物理アドレス空間６にメモリマネージメントされ
るようになっている。図中、７はＩ１０ページ部を、８
は非アクセス領域をそれぞれ示している。１つのプロセ
スがもてる論理アドレス空間は最大６４キロバイトあり
、物理アドレス空間は２５６キロバイトある。
ここで、論理アドレス空間をアドレスの若い方から順次
８キロバイトごとにセグメント化し、各セグメントを物
理アドレス空間における任意の６４バイト単位に区切っ
た位置から開始する８キロバイト空間にマツピングする
ことができるようにする。
８キロバイトごとにセグメント化し、各セグメントを物
理アドレス空間における任意の６４バイト単位に区切っ
た位置から開始する８キロバイト空間にマツピングする
ことができるようにする。
これを、第５図に示すように対応するセグメンテーショ
ンレジスタを用いて行なう０図中、ＫＥＲＮＥＬはカー
ネル用のレジスタ部を、５ＵＰＥＲＶＩＳＯＲはスーパ
バイザ用のレジスタ部を。
ンレジスタを用いて行なう０図中、ＫＥＲＮＥＬはカー
ネル用のレジスタ部を、５ＵＰＥＲＶＩＳＯＲはスーパ
バイザ用のレジスタ部を。
ＵＳＥＲはユーザ用のレジスタ部をそれぞれ示している
。また、ｐ、ｓ、ｗはプロセスステータスワードを示し
ている。１つのセグメンテーションレジスタはページア
ドレスレジスタＰＡＲとページディスクリブタレジスタ
ＰＤＲとからなり。
。また、ｐ、ｓ、ｗはプロセスステータスワードを示し
ている。１つのセグメンテーションレジスタはページア
ドレスレジスタＰＡＲとページディスクリブタレジスタ
ＰＤＲとからなり。
ＰＡＲは論理アドレスから物理アドレスへの変換定数を
記述したフィールドＰＡＦから１京たＰＤＲは対応する
セグメントの境界、アクセス権などを記述したフィール
ドからそれぞれ構成されている。第６図にページアドレ
スレジスタＰＡＲの構成を、また第７図にページディス
クリブタレジスタＰＤＲの構成をそれぞれ示している。
記述したフィールドＰＡＦから１京たＰＤＲは対応する
セグメントの境界、アクセス権などを記述したフィール
ドからそれぞれ構成されている。第６図にページアドレ
スレジスタＰＡＲの構成を、また第７図にページディス
クリブタレジスタＰＤＲの構成をそれぞれ示している。
第７図中。
ＢＣはバイパスキャス、ＰＬＦはページレングスフィー
ルド、Ｗはページ書込み、ＥＤはエキスバンシＪンデイ
レクション、ＡＣＦはアクセスコントロールフィールド
である。
ルド、Ｗはページ書込み、ＥＤはエキスバンシＪンデイ
レクション、ＡＣＦはアクセスコントロールフィールド
である。
そして論理アドレス空間から物理アドレス空間へのアド
レス変換は、このＰＡＲ，ＰＤＲのセグメンテーション
レジスタを用いて、第８図に示したアルゴリズムにした
がって計算され、一意的に決定される。第９図に、ＭＭ
Ｕのアドレスマツピング方式による論理アドレス空間Ｖ
ＡＳ、ページアドレスレジスタＰＡＲ１物理アドレス空
間ＰＡＳにおける各対応関係を示している。
レス変換は、このＰＡＲ，ＰＤＲのセグメンテーション
レジスタを用いて、第８図に示したアルゴリズムにした
がって計算され、一意的に決定される。第９図に、ＭＭ
Ｕのアドレスマツピング方式による論理アドレス空間Ｖ
ＡＳ、ページアドレスレジスタＰＡＲ１物理アドレス空
間ＰＡＳにおける各対応関係を示している。
なお、第１Ｏ図に論理アドレスのインタプリチージョン
を示している０図中、ＡＰＦはアクティブページフィー
ルド、ＤＦはディスプレースメントフィールドである。
を示している０図中、ＡＰＦはアクティブページフィー
ルド、ＤＦはディスプレースメントフィールドである。
また第１１図に論理アドレスのディスプレースメントフ
ィールドを示しており、ブロックナンバーＢＮと、ブロ
ックにおけるディスプレースメントＤＩＲとからなって
いる。
ィールドを示しており、ブロックナンバーＢＮと、ブロ
ックにおけるディスプレースメントＤＩＲとからなって
いる。
従来、一連の論理アドレス空間をもつものとしては、オ
ペレーティングシステム部を除き、全てユーザの保有す
るユーザプロセスであり、異なるユーザプロセス同志で
同一の物理メモリエリア（第２図におけるメツセージエ
リアａ４に相当する）を参照することはなかった。しか
し第２図に示すプロセスＡ、Ｂがシステムプロセスに対
応する場合にはプロセスＡ、Ｂ間でメツセージ通信をす
ることが多くあるため、プロセスＡ、Ｈにおいてメツセ
ージ通信エリアａ４に相当する部分のＰＳＲとＰＤＲと
からなるセグメンテーションレジスタをプロセスＡ、Ｂ
に同一の値としてそれぞれ書き込んでおくことにより、
第２図に示す論理アドレス空間のマツピングを実現する
ことができるようになる。
ペレーティングシステム部を除き、全てユーザの保有す
るユーザプロセスであり、異なるユーザプロセス同志で
同一の物理メモリエリア（第２図におけるメツセージエ
リアａ４に相当する）を参照することはなかった。しか
し第２図に示すプロセスＡ、Ｂがシステムプロセスに対
応する場合にはプロセスＡ、Ｂ間でメツセージ通信をす
ることが多くあるため、プロセスＡ、Ｈにおいてメツセ
ージ通信エリアａ４に相当する部分のＰＳＲとＰＤＲと
からなるセグメンテーションレジスタをプロセスＡ、Ｂ
に同一の値としてそれぞれ書き込んでおくことにより、
第２図に示す論理アドレス空間のマツピングを実現する
ことができるようになる。
一例として、相互接続された異なるコンピュータシステ
ムＡ、Ｂ間において多重化を行なわないパケット交換に
よる情報通信を行なう場合について考えてみる。
ムＡ、Ｂ間において多重化を行なわないパケット交換に
よる情報通信を行なう場合について考えてみる。
このときＡ、Ｂでは階層化されたプロトコルにしたがい
、パケットを組み立て、各層間での独立性を保つために
各層にプロセスを割り当て（実際にデータリンク層から
セツション層、アプリケーション層においてはそれが一
般的である）、各層間で組立１分解したパケットを隣接
する層にバッファ間転送をする。したがってその層が多
数ある場合には、その層の数に対応する数だけバッファ
間転送に時間を要するものとなり、それが通信実行速度
を低下させる原因になっている。第１２図に同−ＬＡＮ
内におけるヘッダ構成を示している。
、パケットを組み立て、各層間での独立性を保つために
各層にプロセスを割り当て（実際にデータリンク層から
セツション層、アプリケーション層においてはそれが一
般的である）、各層間で組立１分解したパケットを隣接
する層にバッファ間転送をする。したがってその層が多
数ある場合には、その層の数に対応する数だけバッファ
間転送に時間を要するものとなり、それが通信実行速度
を低下させる原因になっている。第１２図に同−ＬＡＮ
内におけるヘッダ構成を示している。
図中、Ｌｌはアプリケーション層、Ｈ２はセツション層
、Ｈ３はトランスポート層、Ｈ４はネットワーク層、Ｈ
５はデータリンク層、Ｈ６は物理層である。また、ＤＡ
ＴＡはデータ、Ｈｌはセツションレベルヘッダ、Ｈ２は
トランスポートレベル＾ツダ、Ｈ３はネットワークレベ
ルヘッダ、Ｈ４はデータリンクレベルヘッダをそれぞれ
示している。
、Ｈ３はトランスポート層、Ｈ４はネットワーク層、Ｈ
５はデータリンク層、Ｈ６は物理層である。また、ＤＡ
ＴＡはデータ、Ｈｌはセツションレベルヘッダ、Ｈ２は
トランスポートレベル＾ツダ、Ｈ３はネットワークレベ
ルヘッダ、Ｈ４はデータリンクレベルヘッダをそれぞれ
示している。
その際１本発明によるプロセス間通信方式を適用すると
、隣接する層のプロトコルを扱う２つのプロセス（例え
ばネットワークレベルプロセスとデータリンクレベルプ
ロセス）において、ＭＭＵのセグメンテーションレジス
タによる論理アドレス空間の切換えをなすことによって
プロセス間通信を行なわせれば、プロトコル層が複数あ
る場合にあってもメツセージのバッファ間転送を行なわ
なくてよいために通信実行速度が低下するのを防ぐこと
ができるようになる。
、隣接する層のプロトコルを扱う２つのプロセス（例え
ばネットワークレベルプロセスとデータリンクレベルプ
ロセス）において、ＭＭＵのセグメンテーションレジス
タによる論理アドレス空間の切換えをなすことによって
プロセス間通信を行なわせれば、プロトコル層が複数あ
る場合にあってもメツセージのバッファ間転送を行なわ
なくてよいために通信実行速度が低下するのを防ぐこと
ができるようになる。
また隣接する層同志でメツセージの受信報告、送信依頼
を通知する場合、データリンク層でのパケットイメージ
全体が１つのセグメント内におさまる大きさであれば、
データリンク層でのパケットメツセージの開始アドレス
（または終了アドレス）を固定的に割り当てることによ
り、２つのプロセス間で送らなければならない情報はセ
グメンテーションレジスタ番号のみで良いことになる。
を通知する場合、データリンク層でのパケットイメージ
全体が１つのセグメント内におさまる大きさであれば、
データリンク層でのパケットメツセージの開始アドレス
（または終了アドレス）を固定的に割り当てることによ
り、２つのプロセス間で送らなければならない情報はセ
グメンテーションレジスタ番号のみで良いことになる。
その場合メツセージサイズは、各プロトコルヘッダの固
定位置に常に書いであるため、その該当するフィールド
をみれば自動的にわかることになる。
定位置に常に書いであるため、その該当するフィールド
をみれば自動的にわかることになる。
さらに９通信は実時間応答が要求されるため、通信を行
なうプロセスは主メモリエリアに常駐となり、決してス
ワツピングの対象とならない。そこで本発明によるプロ
セス間通信方式をとれば、通信実行時間の短縮が有効に
図ることができるようになる。また主メモリエリアにお
いて同一内容のメツセージのコピーを置く必要がないた
めに。
なうプロセスは主メモリエリアに常駐となり、決してス
ワツピングの対象とならない。そこで本発明によるプロ
セス間通信方式をとれば、通信実行時間の短縮が有効に
図ることができるようになる。また主メモリエリアにお
いて同一内容のメツセージのコピーを置く必要がないた
めに。
主メモリエリアの有効活分を図ることができるようにな
る。また１回にプロセスのスワツピングを実行する量が
少なくなるため、スワツピングにがかるオーバヘッドタ
イムを削減でき、目的とするプロセスの実行開始を依頼
してから実際の実行開始までの時間を短縮することがで
きるようになる。
る。また１回にプロセスのスワツピングを実行する量が
少なくなるため、スワツピングにがかるオーバヘッドタ
イムを削減でき、目的とするプロセスの実行開始を依頼
してから実際の実行開始までの時間を短縮することがで
きるようになる。
文１長
以上、本発明によるプロセス間通信方式にあっては、各
プロセス間通信に使用する主メモリにおけるメツセージ
通信エリアの物理空間を相互のプロセスにおける論理ア
ドレス空間で共有するようにアドレスマツピングを行な
わせ、何ら主メモリにおけるメツセージ通信エリア間に
おけるメツセージ転送を行なわせることなく各論理アド
レス空間においてプロセス間における情報通信を行なわ
せるようにしたもので、マルチプロセス間における情報
通信を高速で行なわせることができるという優れた利点
を有している。
プロセス間通信に使用する主メモリにおけるメツセージ
通信エリアの物理空間を相互のプロセスにおける論理ア
ドレス空間で共有するようにアドレスマツピングを行な
わせ、何ら主メモリにおけるメツセージ通信エリア間に
おけるメツセージ転送を行なわせることなく各論理アド
レス空間においてプロセス間における情報通信を行なわ
せるようにしたもので、マルチプロセス間における情報
通信を高速で行なわせることができるという優れた利点
を有している。
第１図は本発明によるプロセス間通信方式を具体的に実
施するためのシステム構成例を示すブロック図、第２図
は本発明によるるプロセス間通信の概念を示すブロック
図、第３図は従来のプロセス間通信の概念を示すブロッ
ク図、第４図は従来のＭＭＵによるアドレスマツピング
方式を示すブロック図、第５図はＭＭＵ内のセグメンテ
ーショ。 ンレジスタの構成を示すブロック図、第６図はページア
ドレスレジスタの構成を示すブロック図、第７図はペー
ジディスクリブタレジスタの構成を示すブロック図、第
８図は論理アドレスから物理アドレスを生成するアルゴ
リズムを示すブロック図、第９図はＭＭＵのアドレスマ
ツピング方式による論理アドレス空間と物理アドレス空
間との対応を示すブロック図、第１０図は論理アドレス
のインタプリテーシミンを示すブロック図、第１１図は
論理アドレスのディスプレースメントフィールドを示す
ブロック図、第１２図は同−ＬＡＮ内におけるヘッダ構
成を示すブロック図である。 ｌ・・・マルチプロセス ２・・・物理メモリ空間 ３
・・・プロセス管理手段 ４・・・メモリ管理手段 ５
・・・論理アドレス ６・・・物理アドレス空間 ＡＡ
、ＢＡ・・・論理アドレス空間
施するためのシステム構成例を示すブロック図、第２図
は本発明によるるプロセス間通信の概念を示すブロック
図、第３図は従来のプロセス間通信の概念を示すブロッ
ク図、第４図は従来のＭＭＵによるアドレスマツピング
方式を示すブロック図、第５図はＭＭＵ内のセグメンテ
ーショ。 ンレジスタの構成を示すブロック図、第６図はページア
ドレスレジスタの構成を示すブロック図、第７図はペー
ジディスクリブタレジスタの構成を示すブロック図、第
８図は論理アドレスから物理アドレスを生成するアルゴ
リズムを示すブロック図、第９図はＭＭＵのアドレスマ
ツピング方式による論理アドレス空間と物理アドレス空
間との対応を示すブロック図、第１０図は論理アドレス
のインタプリテーシミンを示すブロック図、第１１図は
論理アドレスのディスプレースメントフィールドを示す
ブロック図、第１２図は同−ＬＡＮ内におけるヘッダ構
成を示すブロック図である。 ｌ・・・マルチプロセス ２・・・物理メモリ空間 ３
・・・プロセス管理手段 ４・・・メモリ管理手段 ５
・・・論理アドレス ６・・・物理アドレス空間 ＡＡ
、ＢＡ・・・論理アドレス空間
Claims (1)
- 【特許請求の範囲】 １、互いに情報通信を必要とするマルチプロセスおよび
少なくとも１つのプロセスが占有するに充分なメモリ空
間をもち、その全てのメモリ空間がいくつかのセグメン
トによって管理される物理メモリ空間に対して、そのマ
ルチプロセスを管理するプロセス管理手段と、そのプロ
セス管理手段によって選択されたプロセスを始動させる
ために選択されたプロセスが専有する論理アドレス空間
を物理メモリ空間にマッピングさせるメモリ管理手段と
をとることによってプロセス間通信を行なわせるように
したプロセス間通信方式。 ２、全プロセスがメモリ常駐型であって、プロセス数固
定のマルチプロセス実行環境において、プロセス間通信
を実現させるようにしたことを特徴とする前記第１項の
記載によるプロセス間通信方式。 ３、全プロセスがメモリ常駐型であって、プロセス数可
変のマルチプロセス実行環境において、プロセス間通信
を実現させるようにしたことを特徴とする前記第１項の
記載によるプロセス間通信方式。 ４、オペレーティングシステムのスーパバイザ部以外の
全プロセスが非常駐であって、プロセス数固定のマルチ
プロセス実行環境において、プロセス間通信を実現させ
るようにしたことを特徴とする前記第１項の記載による
プロセス間通信方式。 ５、オペレーティングシステムのスーパバイザ部以外の
全プロセスが非常駐であって、プロセス数可変のマルチ
プロセス実行環境において、プロセス間通信を実現させ
るようにしたことを特徴とする前記第１項の記載による
プロセス間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6868085A JPS61228557A (ja) | 1985-04-01 | 1985-04-01 | プロセス間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6868085A JPS61228557A (ja) | 1985-04-01 | 1985-04-01 | プロセス間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61228557A true JPS61228557A (ja) | 1986-10-11 |
Family
ID=13380678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6868085A Pending JPS61228557A (ja) | 1985-04-01 | 1985-04-01 | プロセス間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228557A (ja) |
-
1985
- 1985-04-01 JP JP6868085A patent/JPS61228557A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3641675B2 (ja) | 分割バッファアーキテクチュア | |
| US5790807A (en) | Computer sysem data I/O by reference among CPUS and I/O devices | |
| US5386524A (en) | System for accessing information in a data processing system | |
| US6081833A (en) | Memory space management method, data transfer method, and computer device for distributed computer system | |
| US5941969A (en) | Bridge for direct data storage device access | |
| JP2625385B2 (ja) | マルチプロセッサシステム | |
| US5592625A (en) | Apparatus for providing shared virtual memory among interconnected computer nodes with minimal processor involvement | |
| EP0497600B1 (en) | Memory access method and apparatus | |
| US5954794A (en) | Computer system data I/O by reference among I/O devices and multiple memory units | |
| JPS61103258A (ja) | 多重プロセッサ・システム | |
| US5852719A (en) | System for transferring data over a network in which a data source sends only a descriptor which a data sink uses to retrieve data | |
| JPH0776942B2 (ja) | マルチプロセッサ・システムおよびそのデータ伝送装置 | |
| JPH0950404A (ja) | 遅延ページ再マッピングを使用するドメイン間データ転送 | |
| US5941959A (en) | System for transferring a data stream to a requestor without copying data segments to each one of multiple data source/sinks during data stream building | |
| JPH0926929A (ja) | 効率のよいデータ転送メカニズムに関する方法及び装置 | |
| EP1224553B1 (en) | Multi-processor system and method of accessing data therein | |
| JP3736305B2 (ja) | ディスクキャッシュシステムおよびディスクキャッシュ制御方法 | |
| US7069397B2 (en) | Stream based memory manager with function specific hardware logic for accessing data as a stream in memory | |
| US6516344B1 (en) | Reducing network traffic for remote file system accesses by keeping track of unallocated regions in files | |
| Dittia et al. | Catching up with the networks: host I/O at gigabit rates | |
| JPS61228557A (ja) | プロセス間通信方式 | |
| US5931903A (en) | Computer system data I/O by reference among multiple CPUS | |
| JP2664827B2 (ja) | 実時間情報転送制御方法 | |
| JPH0831069B2 (ja) | 高速通信バスウインド制御装置 | |
| KR20000038076A (ko) | 제로-카피 메시지 패싱 방법 |