JPS6122315Y2 - - Google Patents

Info

Publication number
JPS6122315Y2
JPS6122315Y2 JP12528977U JP12528977U JPS6122315Y2 JP S6122315 Y2 JPS6122315 Y2 JP S6122315Y2 JP 12528977 U JP12528977 U JP 12528977U JP 12528977 U JP12528977 U JP 12528977U JP S6122315 Y2 JPS6122315 Y2 JP S6122315Y2
Authority
JP
Japan
Prior art keywords
time
circuit
sleep
display
alarm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12528977U
Other languages
Japanese (ja)
Other versions
JPS5451571U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12528977U priority Critical patent/JPS6122315Y2/ja
Publication of JPS5451571U publication Critical patent/JPS5451571U/ja
Application granted granted Critical
Publication of JPS6122315Y2 publication Critical patent/JPS6122315Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は電子式デイジタル時計装置に関し、そ
の目的とするところは、スリープ回路の動作時に
誤つて時間送り操作をしてもスリープ回路が急速
に動作解除されたり、通常の時間表示が不本意に
送られてしまうことのないように防止することに
ある。
[Detailed description of the invention] The present invention relates to an electronic digital clock device, and its purpose is to prevent the sleep circuit from rapidly deactivating even if a time advance operation is performed by mistake while the sleep circuit is operating. The purpose is to prevent the time display from being sent inadvertently.

従来の電子式デイジタル時計装置は、スリープ
釦の操作により起動されてほぼ59分間動作しその
間スリープ信号を出力するスリープ回路が備えら
れており、このスリープ回路動作時には表示器に
まず59分の時間表示がなされて、これが時間の経
過に対応して減算され、59分経過してスリープ動
作が終了すると自動的に通常の時間表示が再開さ
れるように構成される。このスリープ回路はたと
えばラジオ受信機を59分間だけ動作させて停止さ
せたりする等の他の機器の制御も可能であり、便
利なものである。そして従来の時計装置ではこの
スリープ回路の動作中に、時刻送り操作が可能な
構成となつており、時刻遅送り釦を操作すれば1
秒間に表示時間を2分の割合で送ることができ、
時刻早送り釦を操作すれば1秒間に表示時間を1
時間の割合で送ることができる。なおスリープ動
作中の時間送りは表示時間を減算する方向に行な
われる。
Conventional electronic digital clock devices are equipped with a sleep circuit that is activated by operating the sleep button and operates for approximately 59 minutes, during which time it outputs a sleep signal.When this sleep circuit is activated, the display first displays the time of 59 minutes. is subtracted as time passes, and when the sleep operation ends after 59 minutes, the normal time display is automatically resumed. This sleep circuit is useful because it can also control other equipment, such as turning on a radio receiver for 59 minutes and then stopping it. Conventional clock devices are configured so that the time can be advanced while the sleep circuit is operating, and if the time delay button is operated,
Display time can be sent at a rate of 2 minutes per second,
If you operate the time forward button, the display time will change by 1 per second.
It can be sent by a percentage of the time. Note that the time advance during the sleep operation is performed in the direction of subtracting the display time.

スリープ動作中にスリープ動作時間、いわゆる
表示器に表示され刻々変化しているスリープ表示
時間が誤つて変えられてしまうことはスリープ動
作時間が短縮されることとなつてあまり好ましく
ない。特にスリープ動作中に時刻早送り釦を操作
すると、瞬時にしてスリープ動作が終了され、た
とえばラジオ受信機を動作させている場合であれ
ばその音が瞬時に止められ、使用者に不快感を与
えることになり、さらに加えてスリープ動作終了
後、再開された通常の時間表示を狂わせてしまう
という大きな問題が出てくる。
It is not preferable that the sleep operation time, that is, the sleep display time that is displayed on the display and changes every moment, be erroneously changed during the sleep operation, as this will shorten the sleep operation time. In particular, if you operate the fast forward button during sleep mode, the sleep mode will end instantly, and if a radio receiver is running, for example, the sound will stop instantly, causing discomfort to the user. In addition, a major problem arises in that the normal time display that is restarted after the sleep operation ends is disrupted.

そこで本考案は斯かる問題を簡単にして解消し
ようとするものであり、以下にその一実施例につ
いて図面と共に説明する。第1図において、1は
螢光表示管や発光ダイオード等の表示素子で構成
される時間表示器、2はこの時間表示器1を発光
させると共に時間表示させるための時間信号を供
給する時計回路を含む駆動回路、3は先述した機
能を持つスリープ回路と後述する機能のアラーム
回路を含むアラーム・スリープ回路である。アラ
ーム回路とは表示器1に表示される時刻が予め使
用者が設定した時刻になると自動的に起動されて
ほぼ59分間、アラーム信号(警報音の発生や他の
機器の制御に用いられる信号)を出力するもので
ある。上記アラーム・スリープ回路3には時刻早
送り回路と時刻遅送り回路とが内蔵されており、
4はそのアラーム信号出力端子、5は同スリープ
信号出力端子、6は同スリープ回路起動入力端
子、7は同時刻早送り入力端子、8はスリープ回
路を手動で起動するスリープスイツチである。ま
た9は上記アラーム信号出力端子4のアラーム信
号の消滅を検出して微分パルスを出力する微分回
路とこの回路の出力を矩形パルスに整形する整形
回路を含む制御回路、10はこの回路9とスリー
プ入力端子6との間に介在された選択スイツチで
ある。次に11はトランジスタTR1と抵抗R1
R2、コンデンサC1で構成され、スリープ信号出
力時に時刻早送りスイツチ12を操作しても時刻
早送りができなくする阻止回路で、特にその抵抗
R2とコンデンサC1は遅延回路を構成している。
Therefore, the present invention aims to simplify and solve such problems, and one embodiment thereof will be described below with reference to the drawings. In FIG. 1, 1 is a time indicator composed of a display element such as a fluorescent display tube or a light emitting diode, and 2 is a clock circuit that causes the time indicator 1 to emit light and supplies a time signal to display the time. The drive circuit 3 includes an alarm/sleep circuit including a sleep circuit having the above-mentioned function and an alarm circuit having the function described later. The alarm circuit is automatically activated when the time displayed on the display unit 1 reaches the time preset by the user, and outputs an alarm signal (a signal used to generate an alarm sound and control other equipment) for approximately 59 minutes. This outputs the following. The alarm/sleep circuit 3 has a built-in time advance circuit and a time delay circuit.
4 is the alarm signal output terminal, 5 is the sleep signal output terminal, 6 is the sleep circuit start input terminal, 7 is the same time fast forward input terminal, and 8 is a sleep switch for manually starting the sleep circuit. Further, 9 is a control circuit that includes a differential circuit that detects disappearance of the alarm signal at the alarm signal output terminal 4 and outputs a differential pulse, and a shaping circuit that shapes the output of this circuit into a rectangular pulse. This is a selection switch interposed between the input terminal 6 and the input terminal 6. Next, 11 is the transistor TR 1 and the resistor R 1 ,
R 2 and capacitor C 1 , this is a blocking circuit that prevents the time from being forwarded even if the fast forward switch 12 is operated when the sleep signal is output.
R 2 and capacitor C 1 constitute a delay circuit.

またスリープ釦を手動操作してスリツプスイツ
チ8を動作させればスリープ回路が起動され、時
刻早送り釦を手動操作して時刻早送りスイツチ1
2を動作させれば時刻早送り回路が動作するよう
になつている。
The sleep circuit is activated by manually operating the sleep button to operate slip switch 8, and by manually operating the fast-forward button to operate slip switch 1.
When 2 is activated, the time forwarding circuit is activated.

時刻遅送り回路の手動操作スイツチは示してい
ないが、これは早送り系と全く別個に設けておい
ても、また上記早送り系の構成部分を遅送りと読
み代えることにより、早送り系と同じ構成として
も良いものである。
Although the manual operation switch for the time delay circuit is not shown, it can be provided completely separately from the fast-forward system, or by replacing the components of the above-mentioned fast-forward system with slow-forward, it can be made to have the same configuration as the fast-forward system. is also good.

上記実施例において次に動作について説明す
る。アラーム回路動作中には表示器1には通常時
間とアラームが動作しているランプ表示がなされ
ている。この時アラーム出力端子4からのアラー
ム信号(高レベルの信号)が消滅して端子の電位
が低レベルに転ずると(第2図ア参照)制御回路
9によりこの電位の低下が検出され第2図イの如
き矩形パルスが出力される。このパルスは、選択
スイツチ5を閉成しておくと、これを通してスリ
ープ入力端子6と時刻早送り端子7へ加えられ
る。ここで上記矩形パルスを抵抗R2とコンデン
サC1の遅延回路で遅延させて端子7に加えてい
るのは、スリープ回路起動入力と時刻早送り回路
起動入力が同時に加えられると、その時表示され
ている通常の表示時間を送つてしまう為に遅延さ
せているのである。スリープ信号はスリープ起動
入力と時刻早送り起動入力の2入力が加わつては
じめて端子5から出力されるようになつている。
(第2図ウ参照)そこでスリープ出力端子5より
スリープ信号が出力されて、この信号が駆動回路
2に加わると共に抵抗R1を通してトランジスタ
TR1をオンし(第2図エ参照)時刻早送りの起動
入力をアースに落とす。これは早送り起動入力を
続けて加えるとスリープ時間を送つてしまうから
である。後はアラーム動作時間の長短に合わせて
選択スイツチ5をオンオフさせれば良い。
Next, the operation of the above embodiment will be explained. While the alarm circuit is operating, the display 1 shows the normal time and a lamp indicating that the alarm is operating. At this time, when the alarm signal (high level signal) from the alarm output terminal 4 disappears and the potential of the terminal falls to a low level (see Fig. 2A), the control circuit 9 detects this drop in potential, as shown in Fig. 2. A rectangular pulse as shown in A is output. This pulse is applied to the sleep input terminal 6 and the time forward terminal 7 through the selection switch 5 when it is closed. Here, the reason why the above rectangular pulse is delayed by a delay circuit of resistor R 2 and capacitor C 1 and applied to terminal 7 is that when the sleep circuit start input and the time forward circuit start input are applied at the same time, the display will be displayed at that time. This is because the normal display time is delayed. The sleep signal is output from the terminal 5 only after two inputs, a sleep start input and a time fast forward start input, are added.
(See Fig. 2 C) Then, a sleep signal is output from the sleep output terminal 5, and this signal is applied to the drive circuit 2 and is passed through the resistor R1 to the transistor.
Turn on TR 1 (see Figure 2 d) and ground the time forward start input. This is because if the fast-forward activation input is applied continuously, the sleep time will be sent. After that, the selection switch 5 can be turned on and off according to the length of the alarm operation time.

この装置においてアラーム動作からスリープ動
作に自動的に移る時、少しではあるが断続時間が
生じる。従つて実際使用する場合、他の機器を制
御するリレー等には、抵抗とコンデンサで遅延回
路を設けて断続時間を吸収するように構成してい
る。
When this device automatically shifts from alarm operation to sleep operation, there is a slight intermittent time. Therefore, in actual use, relays and the like that control other devices are provided with delay circuits using resistors and capacitors to absorb the intermittent time.

以上説明しましたように本考案の装置によれ
ば、スリープ動作中に時刻早送り操作を誤つて行
なつても、スリープ動作時間が変わつたり、通常
の表示時間が狂つてしまうことはなくなるもので
ある。
As explained above, according to the device of the present invention, even if you accidentally perform a fast-forward operation during sleep mode, the sleep mode time will not change or the normal display time will not go out of order. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案装置の一実施例の回路図、第2
図ア〜エは同装置の動作説明用波形図である。 1……時間表示器、2……表示駆動回路、3…
…アラーム・スリープ回路、9……制御回路、1
0……選択スイツチ、11……早送り阻止回路、
12……時刻早送りスイツチ。
Fig. 1 is a circuit diagram of an embodiment of the device of the present invention;
Figures A to E are waveform diagrams for explaining the operation of the device. 1...Time display, 2...Display drive circuit, 3...
...Alarm/sleep circuit, 9...Control circuit, 1
0...Selection switch, 11...Fast forward prevention circuit,
12...Fast forward switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 螢光表示管、発光ダイオード等の表示素子で構
成される時間表示器と、この表示器に時間信号を
与える駆動回路と、スリープ釦の操作に応動して
一定時間動作するスリープ回路とを備え、かつ上
記スリープ回路の動作時には自動的に、時刻送り
回路のうち少なくとも時刻早送り回路の動作を阻
止する阻止回路を設けてなる電子式デイジタル時
計装置。
Equipped with a time indicator composed of a display element such as a fluorescent display tube or a light emitting diode, a drive circuit that provides a time signal to the indicator, and a sleep circuit that operates for a certain period of time in response to the operation of a sleep button, An electronic digital timepiece device further comprising a blocking circuit that automatically blocks the operation of at least a time advance circuit among the time advance circuits when the sleep circuit operates.
JP12528977U 1977-09-16 1977-09-16 Expired JPS6122315Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12528977U JPS6122315Y2 (en) 1977-09-16 1977-09-16

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12528977U JPS6122315Y2 (en) 1977-09-16 1977-09-16

Publications (2)

Publication Number Publication Date
JPS5451571U JPS5451571U (en) 1979-04-10
JPS6122315Y2 true JPS6122315Y2 (en) 1986-07-04

Family

ID=29086062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12528977U Expired JPS6122315Y2 (en) 1977-09-16 1977-09-16

Country Status (1)

Country Link
JP (1) JPS6122315Y2 (en)

Also Published As

Publication number Publication date
JPS5451571U (en) 1979-04-10

Similar Documents

Publication Publication Date Title
US4370675A (en) Doorbell actuated television security system
US4471492A (en) Voltage indicating arrangement for a radio transceiver
JPS6122315Y2 (en)
JPS5915147Y2 (en) Malfunction prevention device for digital frequency display device with built-in clock
US4242748A (en) Electric alarm clock
JPS6121878Y2 (en)
JP2507120B2 (en) LPG management data transmission terminal device
JPH0246123Y2 (en)
JPH06236225A (en) Electronic equipment
JPS5824232Y2 (en) time adjustment device
JPH0317351Y2 (en)
JPS5446414A (en) Channel selector
JPH0315376B2 (en)
JPS6210718Y2 (en)
JPS631464Y2 (en)
JPH0426952Y2 (en)
JPS6110230Y2 (en)
KR910007187Y1 (en) Channel search bar removing circuit
JPS6233429Y2 (en)
JPS6110232Y2 (en)
JPH0452923Y2 (en)
JPS6222952Y2 (en)
JPS6246214Y2 (en)
KR930011253B1 (en) Remote recorder control method of vtr
JPS584272Y2 (en) electronic tuning tuner