JPS61221918A - 負荷電流制御装置 - Google Patents
負荷電流制御装置Info
- Publication number
- JPS61221918A JPS61221918A JP6189685A JP6189685A JPS61221918A JP S61221918 A JPS61221918 A JP S61221918A JP 6189685 A JP6189685 A JP 6189685A JP 6189685 A JP6189685 A JP 6189685A JP S61221918 A JPS61221918 A JP S61221918A
- Authority
- JP
- Japan
- Prior art keywords
- current
- proportional
- deviation
- load current
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は負荷電流制御装置、特にその電流設定変更時
における負荷電流のオーバシュートまたはアンダーシュ
ートを極力抑えて制御しうるようＫするための負荷電流
制御装置に関する。なお、か〜る制御装置は、例えば超
電導磁石コイルの如く、インダクタンスが極めて大きく
抵抗分が殆んど存在しないような負荷を制御する場合に
用いて好都合である。
における負荷電流のオーバシュートまたはアンダーシュ
ートを極力抑えて制御しうるようＫするための負荷電流
制御装置に関する。なお、か〜る制御装置は、例えば超
電導磁石コイルの如く、インダクタンスが極めて大きく
抵抗分が殆んど存在しないような負荷を制御する場合に
用いて好都合である。
第３図は一般的な負荷給電システム例を示す概要図、第
４図は第３図の動作を説明するための電流設定値、実際
値および電流調節器出力相互の関係を示す特性図である
。第３図において、６は電力変換器、７は負荷、８は電
流検出器、９は電流調節器（ＡＣＲ）９１および点弧角
調整器９２等からなる電力変換器制御装置である。
４図は第３図の動作を説明するための電流設定値、実際
値および電流調節器出力相互の関係を示す特性図である
。第３図において、６は電力変換器、７は負荷、８は電
流検出器、９は電流調節器（ＡＣＲ）９１および点弧角
調整器９２等からなる電力変換器制御装置である。
すなわち、電流調節器（ＡＣＲ）９１は少なくとも比例
要素（Ｐ要素）および積分要素（工要素）ｆｌｈらたり
一蕾流檜出呂８８Ｉ−介１．て穆ちれス雪賠愈際値ｉを
その設定値監 に等しくなるようＰＩ調節演算をして所
定の操作出力を出し、点弧角調整器９２はこの操作出力
にもとづいて電力変換器６の点弧制御を行ない、これに
より、負荷７に対して設定値どおりの電流を供給し得る
ようにする。
要素（Ｐ要素）および積分要素（工要素）ｆｌｈらたり
一蕾流檜出呂８８Ｉ−介１．て穆ちれス雪賠愈際値ｉを
その設定値監 に等しくなるようＰＩ調節演算をして所
定の操作出力を出し、点弧角調整器９２はこの操作出力
にもとづいて電力変換器６の点弧制御を行ない、これに
より、負荷７に対して設定値どおりの電流を供給し得る
ようにする。
こ＼で、負荷電流設定値ｌ を変更する場合、積骨
分要素は生かさず、設定値ｉ と実際値ｉとの偏差（Δ
ｉ）が成る値以内になったとき積分要素を生かすように
するのが一般的である。なお、このようにするのはオフ
セットエラーを無くすためである。
ｉ）が成る値以内になったとき積分要素を生かすように
するのが一般的である。なお、このようにするのはオフ
セットエラーを無くすためである。
したがって、いま例えば電流設定値の時間的変化が第４
図（イ）の如く表わされるものとすると、電流調節器の
出力は同図（ロ）の如く変化し、その結果、負荷に流れ
る電流（実際値）は同図（ハ）の如くなる。
図（イ）の如く表わされるものとすると、電流調節器の
出力は同図（ロ）の如く変化し、その結果、負荷に流れ
る電流（実際値）は同図（ハ）の如くなる。
つまり、設定変更時には設定値と実際値との偏差が出来
るだけ小さいときに、積分特性を生かすようにすること
が望ましい。しかしながら、その偏差を作る演算回路お
よびこの偏差を検出するコンパレータ回路のドリフト等
によって、最適なタイミングをもって積分特性を生かす
ことが難かしい。このため、積分要素のコンデンサに対
して余分な充放電を行なわせることとなり、この充放電
をリセットするために、負荷電流には第４図（ハ）Ｋ示
されるようなオーバシュー）Ｓｏまたはアンダーシュー
）８Ｕが生じる結果になる。これによる影響は、例えば
負荷として超電導磁石コイルの如く大きなインダクタン
スをもつものを制御する場合等に著しく、その大きな時
定数やヒステリシス特性のために所望の電流制御ができ
なくなり、性能が低下するという問題が発生する。
るだけ小さいときに、積分特性を生かすようにすること
が望ましい。しかしながら、その偏差を作る演算回路お
よびこの偏差を検出するコンパレータ回路のドリフト等
によって、最適なタイミングをもって積分特性を生かす
ことが難かしい。このため、積分要素のコンデンサに対
して余分な充放電を行なわせることとなり、この充放電
をリセットするために、負荷電流には第４図（ハ）Ｋ示
されるようなオーバシュー）Ｓｏまたはアンダーシュー
）８Ｕが生じる結果になる。これによる影響は、例えば
負荷として超電導磁石コイルの如く大きなインダクタン
スをもつものを制御する場合等に著しく、その大きな時
定数やヒステリシス特性のために所望の電流制御ができ
なくなり、性能が低下するという問題が発生する。
積分要素に対して電流設定値と実際値との偏差に比例す
る第１または第２の比例電流（第１電流〉第２電流）を
印加する電流印加回路と、この積分要素へ第１．第２比
例電流のいずれを与えるべきかを上記偏差に応じて選択
する選択回路と、積分要素による積分動作を有効または
無効にする制御回路とを設ける。
る第１または第２の比例電流（第１電流〉第２電流）を
印加する電流印加回路と、この積分要素へ第１．第２比
例電流のいずれを与えるべきかを上記偏差に応じて選択
する選択回路と、積分要素による積分動作を有効または
無効にする制御回路とを設ける。
上記制御回路により負荷電流設定値の変更時であること
が検出され、かつ選択回路にて上記偏差が所定値よりも
大きいことが検出されたときは、積分要素に上記第１の
比例電流を加えて積分動作を行なわせる一方、偏差が所
定値よりも小さいときは積分要素に第２の比例電流を加
えて積分動作を行なわせることＫより、コンデンサの充
放電を段階的に行なって余分な充放電の回避を図り、こ
れによって負荷電流のオーバシュートまたはアンダーシ
ュートを極力抑えるようにする。
が検出され、かつ選択回路にて上記偏差が所定値よりも
大きいことが検出されたときは、積分要素に上記第１の
比例電流を加えて積分動作を行なわせる一方、偏差が所
定値よりも小さいときは積分要素に第２の比例電流を加
えて積分動作を行なわせることＫより、コンデンサの充
放電を段階的に行なって余分な充放電の回避を図り、こ
れによって負荷電流のオーバシュートまたはアンダーシ
ュートを極力抑えるようにする。
第１図はこの発明の実施例を示す回路図、第２図は第１
図の動作を説明するための電流設定値。
図の動作を説明するための電流設定値。
実際値および電流調節器出力相互の関係を示す特性図で
ある。なお、第１図において、１１，１２゜１３、１４
は演算増幅器（オペアンプ）であり、オペアンプ１１に
よって比例要素、オペアンプ１２によってｐａ＋要＊−
オペアンプ１スｆ士すイ加算要素、さらにオペアンプ１
４によって偏差検出要素がそれぞれ形成される。また、
２１．２２は電界効果トランジスタ（ＦＥＴ）、３は制
御回路、４はアンドゲート、５はコンパレータ、Ｒ１Ｒ
１〜Ｒ５は抵抗、Ｃは積分コンデンサである。
ある。なお、第１図において、１１，１２゜１３、１４
は演算増幅器（オペアンプ）であり、オペアンプ１１に
よって比例要素、オペアンプ１２によってｐａ＋要＊−
オペアンプ１スｆ士すイ加算要素、さらにオペアンプ１
４によって偏差検出要素がそれぞれ形成される。また、
２１．２２は電界効果トランジスタ（ＦＥＴ）、３は制
御回路、４はアンドゲート、５はコンパレータ、Ｒ１Ｒ
１〜Ｒ５は抵抗、Ｃは積分コンデンサである。
オペアンプ１４は電流設定値と実際値との偏差をとり出
し、抵抗Ｒ４，Ｒ５およびＦＥＴ２１の直列回路を経て
積分要素へ電流ｌ。を与える一方、：ｒ ンハＬ／−１
５Ｋ入力すれる。コンパレータ５は、この偏差が所定の
設定値よりも大きいとき論理１１”信号を出力し、この
信号はアンドゲート４の一方の端子に与えられる。アン
ドゲート４の他方の端子およびＦＥＴ２１ならびに制御
回路３には、設定変更時のみ論理″１”となる制御信号
が入力される。したがって、この制御信号が与えられ、
かつ上記偏差が所定値よりも大きいときはアンドゲート
４が開き、これによってＦＥＴ２２が導通して抵抗Ｒ４
は短絡される。このとき、ＦＥＴ２１も同じく導通して
いるので、積分要素へ導かれる電流１゜、は、略オペア
ンプ１４からの上記偏差に比例する出力を抵抗Ｒ５にて
除した値となる。これに対し、上記制御信号が与えられ
ているときにオペアンプ１４の出力が所定値よりも小さ
いときはアンドゲート４は開かれず、したがってＦＥＴ
２２も導通しないので、積分要素へ導かれる電流’０２
は、略オペアンプ１４からの出力を抵抗Ｒ４およびＲ５
にて除した値となる。これらの電流ｉ。、。
し、抵抗Ｒ４，Ｒ５およびＦＥＴ２１の直列回路を経て
積分要素へ電流ｌ。を与える一方、：ｒ ンハＬ／−１
５Ｋ入力すれる。コンパレータ５は、この偏差が所定の
設定値よりも大きいとき論理１１”信号を出力し、この
信号はアンドゲート４の一方の端子に与えられる。アン
ドゲート４の他方の端子およびＦＥＴ２１ならびに制御
回路３には、設定変更時のみ論理″１”となる制御信号
が入力される。したがって、この制御信号が与えられ、
かつ上記偏差が所定値よりも大きいときはアンドゲート
４が開き、これによってＦＥＴ２２が導通して抵抗Ｒ４
は短絡される。このとき、ＦＥＴ２１も同じく導通して
いるので、積分要素へ導かれる電流１゜、は、略オペア
ンプ１４からの上記偏差に比例する出力を抵抗Ｒ５にて
除した値となる。これに対し、上記制御信号が与えられ
ているときにオペアンプ１４の出力が所定値よりも小さ
いときはアンドゲート４は開かれず、したがってＦＥＴ
２２も導通しないので、積分要素へ導かれる電流’０２
は、略オペアンプ１４からの出力を抵抗Ｒ４およびＲ５
にて除した値となる。これらの電流ｉ。、。
’０２ （ｉｏｌ ＞ ｉｏ２ ）は積分要素のコンデ
ンサＣに導かれ、その大きさと方向に応じて充放電が行
なわれる。つまり、上記偏差が所定値よりも大きい場合
と小さい場合とでコンデンサの充放電量、すなわち積分
時定数が変わることになり、前者によって比較的速い積
分動作が、また後者によって比較的遅い積分動作が行な
われることになる。このときの様子を示すのが第２図（
ロ）であり、時刻ｔ。
ンサＣに導かれ、その大きさと方向に応じて充放電が行
なわれる。つまり、上記偏差が所定値よりも大きい場合
と小さい場合とでコンデンサの充放電量、すなわち積分
時定数が変わることになり、前者によって比較的速い積
分動作が、また後者によって比較的遅い積分動作が行な
われることになる。このときの様子を示すのが第２図（
ロ）であり、時刻ｔ。
とｔｌの間はＦＥ、Ｔ２１．２２が導通している期間、
また時刻ｔ１と１２の間はＦＥＴ２１は導通。
また時刻ｔ１と１２の間はＦＥＴ２１は導通。
ＦＥＴ２２は非導通の期間で、このように段階的に積分
動作を行なうことにより、電流実際値を同図（ハ）の如
り、オーバシュートさせないようにするものである。な
お、第２図（イ）は電流設定値の時間的変化を示す特性
図である。また、上記では主としてオーバシュートの場
合について説明したが、アンダーシュートの場合も上記
と同様に行なわれることは云う迄もない。
動作を行なうことにより、電流実際値を同図（ハ）の如
り、オーバシュートさせないようにするものである。な
お、第２図（イ）は電流設定値の時間的変化を示す特性
図である。また、上記では主としてオーバシュートの場
合について説明したが、アンダーシュートの場合も上記
と同様に行なわれることは云う迄もない。
この発明によれば、積分要素のコンデンサを入力量（設
定値と実際値の偏差の関数）に応じて、しかも段階的に
充放電させるようにしたので、余分な充放電が回避され
る結果、負荷電流のオーバシュートまたはアンダーシュ
ートを極力抑えることができる。このため、超電導磁石
コイルの如き大きなインダクタンス負荷の制御を高精度
に行ない得る利点がもたらされる。
定値と実際値の偏差の関数）に応じて、しかも段階的に
充放電させるようにしたので、余分な充放電が回避され
る結果、負荷電流のオーバシュートまたはアンダーシュ
ートを極力抑えることができる。このため、超電導磁石
コイルの如き大きなインダクタンス負荷の制御を高精度
に行ない得る利点がもたらされる。
第１図はこの発明の実施例を示す回路図、第２図は第１
図の動作を説明するたやの電流設定値。 実際値および電流調節器出力相互の関係を示す特性図、
第３図は一般的な負荷制御システム例を示す構成図、第
４図は第３図の動作を説明するための電流設定値、実際
値および電流調節器出力相互の関係を示す特性図である
。 符号説明 １１．１２，１３，１４・・・・・・演算増幅器（オペ
アンプ）、２１．２２・・・・・・電界効果トランジス
タ（ＦＥＴ）、３・・・・・・制御回路、４・・・・・
・アンドゲート、５・・・・・・コンパレータ、６・・
・・・・電力変換器、７・・・・・・負荷、８・・・・
・・電流検出器、９・・・・・・電力変換器用制御装置
、９１・・・・・・電流調節器（ＡＣＲ）、９２点弧角
調整器、ａ、ａ１〜Ｒ５・・・・・・抵抗、Ｃ・・・・
・・コンデンサ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 蝉 ＩＩ 第 ２ＷＪ ｔｏ ｉｔ第２１’ｆｒｌｆｌ 璽 ３ｆＩＪ 館 ４ 囚
図の動作を説明するたやの電流設定値。 実際値および電流調節器出力相互の関係を示す特性図、
第３図は一般的な負荷制御システム例を示す構成図、第
４図は第３図の動作を説明するための電流設定値、実際
値および電流調節器出力相互の関係を示す特性図である
。 符号説明 １１．１２，１３，１４・・・・・・演算増幅器（オペ
アンプ）、２１．２２・・・・・・電界効果トランジス
タ（ＦＥＴ）、３・・・・・・制御回路、４・・・・・
・アンドゲート、５・・・・・・コンパレータ、６・・
・・・・電力変換器、７・・・・・・負荷、８・・・・
・・電流検出器、９・・・・・・電力変換器用制御装置
、９１・・・・・・電流調節器（ＡＣＲ）、９２点弧角
調整器、ａ、ａ１〜Ｒ５・・・・・・抵抗、Ｃ・・・・
・・コンデンサ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 蝉 ＩＩ 第 ２ＷＪ ｔｏ ｉｔ第２１’ｆｒｌｆｌ 璽 ３ｆＩＪ 館 ４ 囚
Claims (1)
- 電力変換器を介して給電される負荷に流すべき電流を比
例、積分要素を用いてフィードバック制御する負荷電流
制御装置において、前記積分要素に対して電流設定値と
実際値との偏差に比例する第１または第２の比例電流（
第１比例電流＞第２比例電流）を印加する電流印加回路
と、前記積分要素へ該第１、第２比例電流のいずれを与
えるべきかを前記偏差に応じて選択する選択回路と、積
分要素の積分動作を有効または無効にする制御回路とを
設け、負荷電流設定値の変更時に前記偏差が所定値より
も大きいときは積分要素に第１の比例電流を加えて積分
動作を行なわせる一方、偏差が所定値よりも小さいとき
は積分要素に第２の比例電流を加えて積分動作を行なわ
せることを特徴とする負荷電流制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6189685A JPS61221918A (ja) | 1985-03-28 | 1985-03-28 | 負荷電流制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6189685A JPS61221918A (ja) | 1985-03-28 | 1985-03-28 | 負荷電流制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61221918A true JPS61221918A (ja) | 1986-10-02 |
Family
ID=13184362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6189685A Pending JPS61221918A (ja) | 1985-03-28 | 1985-03-28 | 負荷電流制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61221918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012099199A (ja) * | 2010-11-05 | 2012-05-24 | Elpida Memory Inc | 半導体装置及びその制御方法 |
-
1985
- 1985-03-28 JP JP6189685A patent/JPS61221918A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012099199A (ja) * | 2010-11-05 | 2012-05-24 | Elpida Memory Inc | 半導体装置及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5079456A (en) | Current monitoring and/or regulation for sense FET's | |
| US7282894B2 (en) | Method and apparatus for performing lossless sensing and negative inductor currents in a high side switch | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| JPH03105262A (ja) | 電流検出回路 | |
| US20040113595A1 (en) | Voltage regulator and electronic device | |
| US10811970B2 (en) | AVP combined with DAC servo | |
| JPS61221918A (ja) | 負荷電流制御装置 | |
| US3295052A (en) | D. c. regulation circuit | |
| US4520438A (en) | Amplifier power stage | |
| US4599552A (en) | Generator voltage regulator | |
| JP2535323B2 (ja) | 負荷電流制御装置 | |
| JPS61221919A (ja) | 負荷電流制御装置 | |
| US4635180A (en) | Device for controlling and regulating current flowing through an electromagnetic consumer, particularly for use in connection with an internal combustion engine | |
| US4264858A (en) | Means for regulating resistance current of complex load | |
| JP2592523B2 (ja) | 電源装置の制御装置 | |
| JPH0715342Y2 (ja) | 交流負荷装置 | |
| JP2846679B2 (ja) | 電源ユニットの並列冗長運転方式 | |
| JPS62155434A (ja) | 比例制御式ガス燃焼装置 | |
| JPS61221917A (ja) | 負荷電流制御装置 | |
| SU752299A1 (ru) | Автоматический регул тор мощности электронагрева | |
| JPS61142960A (ja) | 昇圧チヨツパの制御回路 | |
| SU1610479A1 (ru) | Регулируемый стабилизатор мощности | |
| JPH0365102B2 (ja) | ||
| JPH02137008A (ja) | 安定化電源回路 | |
| JPS6317551B2 (ja) |