JPS61215583A - Character pattern rotation system - Google Patents

Character pattern rotation system

Info

Publication number
JPS61215583A
JPS61215583A JP60057032A JP5703285A JPS61215583A JP S61215583 A JPS61215583 A JP S61215583A JP 60057032 A JP60057032 A JP 60057032A JP 5703285 A JP5703285 A JP 5703285A JP S61215583 A JPS61215583 A JP S61215583A
Authority
JP
Japan
Prior art keywords
memory
counter
data
bits
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60057032A
Other languages
Japanese (ja)
Other versions
JPH0812545B2 (en
Inventor
見坊 信光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60057032A priority Critical patent/JPH0812545B2/en
Publication of JPS61215583A publication Critical patent/JPS61215583A/en
Publication of JPH0812545B2 publication Critical patent/JPH0812545B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、電子計算機の出力装置に用いられる表示装置
や印刷装置などにおいて、文字や図形等のパターンを左
あるいは右に90°回転して出力する方式に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention is a display device or a printing device used as an output device of an electronic computer, in which patterns such as characters and figures are rotated 90 degrees to the left or right and output. Regarding the method of

(発明の背景〕 従来の文字パターン回転方式は、例えば特開昭55−1
23788号公報に示されているように、文字や図形等
のパターンを左あるいは右に回転する場合1文字毎に回
転させるか、あるいは1頁を複数のブロックに区切り、
該ブロック毎に回転させており1回転処理に長時間を要
するという欠点があった。
(Background of the Invention) Conventional character pattern rotation methods are known, for example, from Japanese Patent Application Laid-Open No. 55-1
As shown in Publication No. 23788, when rotating patterns such as characters and figures to the left or right, it is necessary to rotate each character individually or to divide one page into multiple blocks.
Since each block is rotated, there is a drawback that it takes a long time to process one rotation.

〔発明の目的〕[Purpose of the invention]

本発明の目的は1表示装置や印刷装置において文字や図
形等のパターンを90”回転して出力する際1回転処理
にかNる時間を短縮すると共に。
An object of the present invention is to shorten the time required for one rotation process when a pattern such as a character or figure is rotated by 90'' and output in a display device or a printing device.

回転処理に用いられるバッファメモリの物量を減らすこ
とにある。
The objective is to reduce the amount of buffer memory used for rotation processing.

〔発明の概要〕[Summary of the invention]

本発明は1例えば1頁分のデータをドツトに展開したフ
ルドツトメモリから、該データを読み出して出力する際
、一度高速バッファメモリにデータの配線を変えて書き
込み、さらに読み出すときにその順番を変えることによ
って、データを90”回転するものである。
The present invention has the following features: 1. For example, when reading and outputting data from a full dot memory in which one page's worth of data is expanded into dots, the wiring of the data is changed once to the high-speed buffer memory, and then the order is changed when reading the data. This rotates the data by 90''.

(発明の実施例〕 第2図および第3図は文字パターンの回転を説明する図
であり、第2図は回転をしないで出方するときのフルド
ツトメモリと出力結果の関係、第3図は回転して出力す
る。ときのフルドツトメモリと出力結果の関係を示す、
パターンの回転は、フルドツトメモリ上にはあくまでも
正立状態でデータをドツト展開し、プリンタや表示装置
に送り出す際に回転を加える。以後、フルドツトメモリ
の1ワードは16ビツトで構成され、該フルドツトメモ
リにドツト展開されているデータをそのまき又は回転し
てプリントアウトする場合について説明する。
(Embodiment of the invention) Figures 2 and 3 are diagrams explaining the rotation of character patterns, Figure 2 is the relationship between the full dot memory and the output result when the character pattern is displayed without rotation, and Figure 3 is the diagram explaining the rotation of the character pattern. shows the relationship between full dot memory and output results when rotated and output.
To rotate the pattern, data is developed into dots in an upright state on the full dot memory, and rotation is applied when sending the data to a printer or display device. Hereinafter, a case will be explained in which one word of the full dot memory is composed of 16 bits, and the data expanded into dots in the full dot memory is printed out by rolling or rotating the data.

第2図に示すように、通常はフルドツトメモリ201に
正立状態で展開されたデータ208を、そのまN正立状
態で印字するため、フルドツトメモリ201の1ワード
202は横方向に16ビツト、縦方向に1ビツトの構成
になっている。印字データはフルドツトメモリ201か
ら読み出し。
As shown in FIG. 2, normally, the data 208 developed in the full dot memory 201 in an upright state is printed as is in the N upright state, so one word 202 in the full dot memory 201 has 16 characters in the horizontal direction. The configuration is one bit in the vertical direction. Print data is read from the full dot memory 201.

シリアル化してプリンタ204に送り出すため、プリン
タ204のレーザビーム等走査線の走行方向205とフ
ルドツトメモリ201のメモリ読み出し203は同一方
向である。つまり、フルドツトメモリ201のメモリ読
み出し順203は左から右に1行読み出して終ったら、
その下の1行を左から右に読み出す。この時、lワード
202が横方向に16ビツトあるため、プリンタ204
が16ビツト印字を行っている間に、次にデータをメモ
リから読み出せばよい、よって、印字データはこの読み
出しデータからセレクタで1ビツトづつ選択してプリン
タに送り出せる。これにより、用紙206上には、紙送
り方向207に対し正立した状態で印字パターン209
が印字される。
In order to serialize the data and send it to the printer 204, the traveling direction 205 of the scanning line such as a laser beam of the printer 204 and the memory readout 203 of the full dot memory 201 are in the same direction. In other words, the memory read order 203 of the full dot memory 201 is as follows after reading one line from left to right.
Read the line below from left to right. At this time, since the l word 202 has 16 bits in the horizontal direction, the printer 204
While the printer is performing 16-bit printing, the next data can be read from the memory.Therefore, the print data can be sent to the printer by selecting one bit at a time from this read data with a selector. As a result, the printed pattern 209 is placed on the paper 206 in an upright state with respect to the paper feeding direction 207.
is printed.

第3図はフルドツトメモリ301に正立状態でドツト展
開したデータ308を、フルドツトから90°回転して
用紙306上に印字する状態の説明である0本図では左
90°回転を例として説明するが、右90°回転でも同
じである。
Fig. 3 is an explanation of the state in which data 308, which is developed as dots in the full dot memory 301 in an upright state, is rotated 90 degrees from the full dot and printed on the paper 306. In this figure, rotation by 90 degrees to the left is explained as an example. However, the same is true when rotating 90 degrees to the right.

フルドツトメモリ301上には、第2図で説明した、回
転しない場合と同じように、正立状態で印字データ30
8がドツト展開されている。これに対し印字パターン3
09を左90”回転して出力するためには、メモリの読
み出し順303がレーザビーム等の走査線の走行方向3
05と同じでなければならない、つまり、第3図に示す
ように。
The print data 30 is stored on the full dot memory 301 in the upright position, as in the non-rotating case as explained in FIG.
8 is expanded into dots. On the other hand, printing pattern 3
In order to rotate 09 by 90" to the left and output it, the memory readout order 303 must be set in the running direction 3 of the scanning line of the laser beam, etc.
05, that is, as shown in FIG.

上から下に1列読み出し、次にその左側の1列を読み出
す必要があるにのようにすれば、プリンタ304で用紙
306上に、紙送り方向307に対し左90°回転した
印字パターン309を印字できる。
If you read one column from top to bottom and then read one column to the left, the printer 304 prints a print pattern 309 on paper 306 rotated 90 degrees to the left with respect to the paper feed direction 307. Can be printed.

二5で、問題となるのは、フルドツトメモリ301の1
ワード302が縦方向には1ビツトしかないため、1回
のメモリアクセスで印字ドツトとして有効なビットは1
ビツトしがないことである。
25, the problem is that 1 of the full dot memory 301
Since word 302 has only 1 bit in the vertical direction, only 1 bit is valid as a print dot in one memory access.
It's a bit unbelievable.

この点について、本発明は以下のようにして解決するも
のである。
The present invention solves this problem as follows.

第1図は本発明の原理構成を示したものである。FIG. 1 shows the basic structure of the present invention.

第1図(a)はパターンを回転しないで、フルドツトメ
モリ101に展開された状態のまへ印字する場合である
。即ち、フルドツトメモリ101に格納されたデータは
、プリンタの印字用レーザビーム等の走査線の走行方向
105と同じ方向に、1ワ一ド102単位に順次横方向
に読み出される。
FIG. 1(a) shows a case where the pattern is printed as it is developed in the full dot memory 101 without rotating it. That is, the data stored in the full dot memory 101 is sequentially read out horizontally in units of one word 102 in the same direction as the running direction 105 of a scanning line such as a printing laser beam of a printer.

読み出されたデータはレジスタに格納され、セレクタ1
04で1ビツトに絞られてプリンタに送出される。
The read data is stored in the register and selected by selector 1.
At step 04, the data is narrowed down to 1 bit and sent to the printer.

これに対して、第1図(b)はパターンを回転して印字
する場合であり、フルドツトメモリ1゜1からは、プリ
ンタの印字用レーザビーム等の走査線の走行方向109
と同じく、縦方向に上から下にデータを1ワード(16
ドツト)ずつ読み出して行く、これを一度レジスタ10
3で受け、次の16ドツトを読み出すまでの間に2ドツ
トずつセレクタ104でセレクトし、高速回転用バッフ
ァ105,106に書き込んでゆく、バッファ105.
106は各々1ビツト幅のメモリであり、両方を合せた
容量はフルドツトメモリ101の2列分より等しいか大
きくする。このバッファ1゜5.106をそれぞれ0面
と1面の2面を用意し。
On the other hand, FIG. 1(b) shows a case where the pattern is printed by rotating it, and from the full dot memory 1.1, the direction 109 of the scanning line of the printer's printing laser beam, etc.
Similarly, the data is written vertically from top to bottom by one word (16
Dot) at a time, register 10 once.
3, the selector 104 selects two dots at a time until the next 16 dots are read out, and writes them into the high-speed rotation buffers 105 and 106.
106 are memories each having a width of 1 bit, and the combined capacity of both is equal to or larger than that of two columns of the full dot memory 101. Prepare two sides of this buffer 1°5.106, 0 side and 1 side.

一方の面に書き込んでいる間、他方の面は読み出し専用
とし、16ラスク走査線が走査し終ったら、書き込み用
と読み出し用の面を交換する。この0面と1面は、高速
回転用バッファ105,106のアドレス最上位ビット
で切り換える。つまり。
While writing on one side, the other side is read-only, and after the 16 rask lines have been scanned, the writing and reading sides are swapped. The 0th side and 1st side are switched by the most significant bit of the address of the high-speed rotation buffers 105 and 106. In other words.

第1図(b)の線108がoWl、 i面の境界線とな
る。0面に書き込まれている間は1面が読み出し用にな
るが、1面には既に16ラスク分のデータが書き込まれ
ている。1面からは一度に2ドツトづつ読み出され、こ
れがセレクタ107で1ドツトに絞られてプリンタに送
出される。
The line 108 in FIG. 1(b) is the boundary line of the oWl, i-plane. While data is being written to surface 0, surface 1 is used for reading, but data for 16 rusks has already been written to surface 1. Two dots are read out from one side at a time, and these are narrowed down to one dot by the selector 107 and sent to the printer.

第1図(b)の構成で回転を行っていくための高速回転
用バッファ105,106への印字ドツトの格納の仕方
及び読み出しの仕方を示したのが第4WIである。
The fourth WI shows how to store and read printed dots in the high-speed rotation buffers 105 and 106 for rotation with the configuration shown in FIG. 1(b).

第4図において、フルドツトメモリ101内には、1ワ
ードが102のように配列されている。
In FIG. 4, one word is arranged as 102 in a full dot memory 101. In FIG.

このビットの位置を左から順番に00,01,02.0
3.・・・・・・OE、OFとして、その下にある1ワ
ードのビット位置を10.11,12.13・・・・・
・IE、IFとすると、高速回転用バッファ105.1
06に書き込むときには、まずフルドツトメモリ101
から読み出した00,01.・・・・・・OFのうちの
偶数ビットを105へ、奇数ビットを106に書き込む
、この際、406に示す点線の中の2ビツトが、高速回
転用バッファ105゜106に一度に書き込まれるビッ
トである0次にフルドツトメモリ101より読み出した
1ワード10.11.12.・・・・・・IFを高速回
転用ビット105.106に書き込む時は、直前の1ワ
ードとは逆に、偶数ビットを106、奇数ビットを10
5に書き込む、この書き込みビットを逆にする作業は第
1図(b)のセレクタ104により行われる。フルドツ
トメモリ101の次の1ワードは。
The position of this bit is 00, 01, 02.0 from the left.
3. ......As OE and OF, the bit positions of one word below are 10.11, 12.13...
・If IE or IF, high-speed rotation buffer 105.1
When writing to the full dot memory 101, first write to the full dot memory 101.
00,01. ...Write the even bits of OF to 105 and the odd bits to 106. At this time, the two bits in the dotted line shown at 406 are the bits written at once to the high-speed rotation buffers 105 and 106. One word read from the 0th order full dot memory 101 with 10.11.12. ...When writing IF to high-speed rotation bits 105 and 106, write 106 for even bits and 10 for odd bits, contrary to the previous word.
The operation of reversing this write bit is performed by the selector 104 shown in FIG. 1(b). The next word of full dot memory 101 is.

直前の1ワードとは逆に偶数ビットが105.奇数ビッ
トが106に書き込まれる。
Contrary to the previous word, the even bits are 105. Odd bits are written to 106.

高速回転用バッファ105,106からの読み出しは次
のように行う0例えば、1ワード内の1番右側の1列を
順次読み出す場合、つまりOF。
Reading from the high-speed rotation buffers 105 and 106 is performed as follows.0 For example, when reading out the rightmost column in one word sequentially, that is, OF.

1F、2F、3F、・・・・・・の順で読み出す場合、
点線407に示すように、OFとIFを同時に読み出し
、第1図(b)のセレクタ107で1ドツトずつ選んで
やれば、OF、IFの順にプリンタに送り出すことがで
きる。その次は点線408に示すように読み出せばよい
のであるが、このように読み出すためには、高速回転用
バッファ105゜106のアドレス8個を1つのブロッ
クと考え(第4図の405がブロックの境界を示す)、
アドレスの下3桁を固定し、下から4桁めはバッファ1
05の反転したものをバッファ106のアドレスとすれ
ばよい、そうしておいて、下から5桁目以上のビットを
順次1つずつ加算していけば、点線407の次は点線4
08の2ビツトが読み出されて来る。
When reading in the order of 1F, 2F, 3F, etc.,
As shown by a dotted line 407, by reading out the OF and IF simultaneously and selecting one dot at a time using the selector 107 in FIG. 1(b), the OF and IF can be sent to the printer in that order. Next, all you have to do is read out as shown by the dotted line 408, but in order to read out in this way, consider the eight addresses of the high-speed rotation buffers 105 and 106 as one block (405 in Figure 4 is the block). ),
The last three digits of the address are fixed, and the fourth digit from the bottom is buffer 1.
The inverted value of 05 can be used as the address of the buffer 106. Then, if the bits from the fifth digit or higher from the bottom are sequentially added one by one, the dotted line 407 is followed by the dotted line 4.
Two bits of 08 are read out.

以上のようにして、1ワード内の右端の1列を読み出し
終ったら、次は(前記高速回転用バッファメモリのアド
レスの)下から4桁めのビットを反転し、また、5桁目
以上をリセットした上、順次lずつ加算していく。こう
すると、OE、IE。
After reading out the rightmost column in one word in the above manner, the next step is to invert the fourth bit from the bottom (of the address of the high-speed rotation buffer memory) and read the fifth and higher bits. After resetting, add l in sequence. In this way, OE, IE.

2E、3Eと読み出され、フルドツトメモリ101の1
ワード内の右から2番目の列が読み出されていることに
なる。このようにして2列の読み出しが終ったら、固定
しておいたブロック内アドレス、つまり高速回転用ビッ
ト105,106のアドレスの下3桁を1減算する。こ
の状態で、また同じように読み出しを繰り返していけば
、フルドツトメモリ101を1列ずつ順番に読み出して
いくことになる。
2E, 3E are read out, and 1 of the full dot memory 101
The second column from the right in the word is now being read. When the reading of the two columns is completed in this manner, the lower three digits of the fixed intra-block address, that is, the address of the high-speed rotation bits 105 and 106, are subtracted by 1. If reading is repeated in the same manner in this state, the full dot memory 101 will be read out one column at a time.

次に以上述べてきたフルドツトメモリからの読み出し、
高速回転用バッファへの書き込み、1!み出しを実現す
るための実施例について説明する。
Next, reading from the full dot memory described above,
Writing to the high-speed rotation buffer, 1! An example for realizing the protrusion will be described.

第5図にフルドツトメモリ101からデータを読み出す
ためのアドレスカウンタの構成を示す。
FIG. 5 shows the structure of an address counter for reading data from the full dot memory 101.

制御装置は走査線(以後これをラスタと呼ぶ)上のどの
位置にレーザビーム等があるかを知るためにカウンタを
持ち、時間監視をしている。これをHカウンタとBカウ
ンタと呼ぶ。Bカウンタは4ビツトで構成され、印字1
ドツトを打つのと同じクロックで1加算される。Hカウ
ンタは8ビットで構成され、Bカウンタが桁あふれする
と1加算される。Hカウンタ、Bカウンタは毎ラスタの
初めにリセットされる。Vカウンタはラスタが1頁内の
どの位置にいるかを監視するものであり、頁の初めにリ
セットされ、毎ラスタ開始時に1加算される。Jカウン
タは12ビツトで構成され頁の初めにリセットされ、印
字16ビツト毎に1加算される。16ラスタの間上記の
ように加算され。
The control device has a counter and monitors time in order to know where the laser beam, etc. is located on the scanning line (hereinafter referred to as raster). These are called H counter and B counter. The B counter consists of 4 bits and prints 1
1 is added at the same clock as dots. The H counter is composed of 8 bits, and is incremented by 1 when the B counter overflows. The H counter and B counter are reset at the beginning of every raster. The V counter monitors the position of the raster within one page, is reset at the beginning of the page, and is incremented by 1 at the start of each raster. The J counter consists of 12 bits, is reset at the beginning of the page, and is incremented by 1 for every 16 bits printed. 16 rasters are added as above.

17ラスタ目の初めにリセットされる。VRカウンタは
12ビツトで構成され、Vカウンタと同じタイミングで
動くが1ずつ減算される。VRカウンタの初期値は頁の
初めにロードされ、その値はフルドツトメモリ101の
右端の1列を選択する値である。上記のようにVカウン
タとVRカウンタは同じタイミングで動くものであり1
回転しないときに加算動作、回転のときに減算動作をす
るようなものであれば、1つのハードウェアで共用でき
る。
It is reset at the beginning of the 17th raster. The VR counter is composed of 12 bits and operates at the same timing as the V counter, but is decremented by 1. The initial value of the VR counter is loaded at the beginning of the page and is the value that selects the rightmost column of full dot memory 101. As mentioned above, the V counter and VR counter move at the same timing, and 1
If it is something that performs an addition operation when it is not rotating and a subtraction operation when it is rotating, it can be shared by one piece of hardware.

第5図(a)は回転しないときのフルドツトメモリ10
1のアドレス構成を示すものである。Hカウンタは上述
のように16ドツトごとに1加算され、これがフルドツ
トメモリ101の横方向のワードアドレスとなる。これ
に対し、Vカウンタはフルドツトメモリ101の縦方向
のアドレスとなるものである。これによりフルドツトメ
モリ101は印字16ドツト毎に左から右へ読み出され
Figure 5(a) shows the full dot memory 10 when not rotating.
This shows the address structure of No. 1. As described above, the H counter is incremented by 1 for every 16 dots, and this becomes the horizontal word address of the full dot memory 101. On the other hand, the V counter is an address in the vertical direction of the full dot memory 101. As a result, the full dot memory 101 is read from left to right every 16 printed dots.

1ラスタ終了すると、その下の行に移り、また左から右
へ読み出される。
When one raster is completed, the line moves to the line below it and is read out again from left to right.

第5図(b)は回転を行うときのフルドツトメモリ10
1のアドレス構成を示すものである。フルドツトメモリ
101の横方向アドレスはVRカウンタによる。たゾし
、横方向アドレスとしてVRカウンタの上位8ビツトを
使用する。これにより、横方向のアドレスは16ラスク
毎に1減算されることになる。フルドツトメモリ101
の縦方向アドレスはJカウンタによる。Jカウンタは1
6ドツト毎に1加算される。これにより、フルドツトメ
モリ101は、まず右端の1列を16ドツト毎に上から
下へ読まれ、16ラスク目で1番下にたどりつく、そし
て、17ラスタ目は1つ左の列をまた一番上から読み出
していく。
Figure 5(b) shows the full dot memory 10 when rotating.
This shows the address structure of No. 1. The horizontal address of the full dot memory 101 is determined by the VR counter. The upper 8 bits of the VR counter are used as the horizontal address. As a result, the horizontal address is subtracted by 1 every 16 rusks. Full dot memory 101
The vertical address is determined by the J counter. J counter is 1
1 is added for every 6 dots. As a result, the full dot memory 101 is first read from top to bottom in every 16 dots from the rightmost column, reaching the bottom at the 16th raster, and then reading the 17th raster from the left column again. Read from the top.

以上のようにして、フルドツトメモリから読み出したデ
ータを第4図に示すような配列で高速バッファに書き込
み、それを読み出して1ビツトにシリアル化し、プリン
タに送り出す様子を説明したのが第6図である。
Figure 6 shows how the data read from the full dot memory is written to the high-speed buffer in the arrangement shown in Figure 4, read out, serialized into 1-bit data, and sent to the printer. It is.

フルドツトメモリ101から読み出されたデータは一度
レジスタ801 (第1図の103に対応する)に格納
される。レジスタ801は2つのセレクタ804,80
5につながっているが、レジスタ801の偶数ビットは
セレクタ804へ、奇数ビットはセレクタ805へ入る
0図中の802はバイトを、803はビットを示してい
る。セレクタ804,805は、Bカウンタの上位3ビ
ツトにより各々1ビツトをセレクトする。つまりBカウ
ンタ(0,1,2)ビットが0のとき左端のビットを選
び、1増える毎に右に移っていく、セレクタ804,8
05で選び出されたビットはセレクタ806に入る。セ
レクタ806はJカウンタの最下位ビット(B)が0の
とき、高速バッファ807(第1図の105に対する)
の入力がセレクタ804の出力に、高速バッファ808
(第1図の106に対応する)の入力がセレクタ805
の出力になり、Jカウンタの最下位ビット(B)が1の
とき807の入力が805の出力に、808の入力が8
04の出力になるように選択する。
Data read from full dot memory 101 is once stored in register 801 (corresponding to 103 in FIG. 1). Register 801 has two selectors 804 and 80
5, even bits of register 801 go to selector 804, and odd bits go to selector 805. In the figure, 802 indicates a byte, and 803 indicates a bit. Selectors 804 and 805 each select one bit from the upper three bits of the B counter. In other words, selectors 804 and 8 select the leftmost bit when the B counter (0, 1, 2) bit is 0, and move to the right every time it increases by 1.
The bit selected at 05 enters selector 806. When the least significant bit (B) of the J counter is 0, the selector 806 selects the high-speed buffer 807 (for 105 in FIG. 1).
The input of the selector 804 is connected to the high speed buffer 808
(corresponding to 106 in FIG. 1) is input to selector 805
When the least significant bit (B) of the J counter is 1, the input of 807 becomes the output of 805, and the input of 808 becomes 8.
04 output.

高速バッファ807,808は各々1ワード1ビツトで
、807,808を合せた総ビット数はフルドツトメモ
リ101を2列分縦方向に読み出したビット数より多け
ればよい6本実施例では、高速バッファ807,808
は各々64にビットとしである。
The high-speed buffers 807 and 808 each have 1 bit per word, and the total number of bits combined with the high-speed buffers 807 and 808 should be greater than the number of bits read vertically from the full dot memory 101 for two columns.6 In this embodiment, the high-speed buffers 807,808
are 64 bits each.

高速バッファ807,808は各々最上位アドレスで2
つに分けられ、前半を0面、後半を1面として呼ぶ、フ
ルドツトメモリ101からの読み出しデータを0面に書
き込んでいる間は、1面から読み出してデータをプリン
タに送る。0面、1面の役割は16ラスタ毎に交代する
The high-speed buffers 807 and 808 each have two addresses at the highest address.
The first half is called the 0th side and the second half is called the 1st side. While the read data from the full dot memory 101 is being written to the 0th side, the data is read from the 1st side and sent to the printer. The roles of the 0th and 1st sides change every 16 rasters.

高速バッファ807,808の書込み/読出しは書き込
み用アドレスレジスタ809と読み出し用アドレスレジ
スタ810による。書き込み用アドレス809の構成は
、最上位ビットが前述の0面と1面の切り換えビットで
あり、VRカウンタの(7)ビットを使う。最下位の3
ビツトはBカウンタの上位3ビツト(0,1,2)であ
り、2ドツト毎に1加算される。残りはJDレジスタと
呼ばれるもので、本レジスタはJカウンタが1加算され
るとき、Jカウンタの加算直前の値をロードするJカウ
ンタのディレィレジスタである。JDレジスタは16ド
ツト印字される時間一定である。このとき並行してJカ
ウンタは次のデータをフルドツトメモリより読み出す動
作を行っている。
Writing/reading of high-speed buffers 807 and 808 is performed by a write address register 809 and a read address register 810. The configuration of the write address 809 is such that the most significant bit is the switching bit between the 0th plane and the 1st plane, and the (7) bit of the VR counter is used. lowest 3
The bits are the upper three bits (0, 1, 2) of the B counter, and 1 is added every 2 dots. The rest is called a JD register, and this register is a delay register for the J counter that loads the value of the J counter immediately before the addition when the J counter is incremented by 1. The time during which 16 dots are printed in the JD register is constant. At this time, in parallel, the J counter reads the next data from the full dot memory.

7f、 速バッファ807,808の読み出しアドレス
レジスタ810の構成は、最上位ビットがVRカウンタ
の(7)ビットを反転したもので、次の8ビツトがHカ
ウンタ、その次の3ビツトがBカウンタの上位3ビツト
(0,1,2)である。このHとBの上位3ピツと2ビ
ツト毎に1加算される。
7f, the configuration of the read address register 810 of the speed buffers 807 and 808 is such that the most significant bit is the inverted bit (7) of the VR counter, the next 8 bits are the H counter, and the next 3 bits are the B counter. These are the upper 3 bits (0, 1, 2). 1 is added for every two bits of the top three bits of H and B.

次の1ビツトは高速バッファ807に対してはVRカウ
ンタの最下位(B)ビットであり、高速バッファ808
に対しては反転器813によりアドレス中鎖ビットのみ
反転され、VRカウンタの(B)の反転したものがアド
レスとなる。最下位の3ビツトはVRカウンタの(8,
9,A)ビットである。VRカウンタは前述のように1
ラスク毎に減算されるので、読み出しアドレス810は
全体として第4図で説明したようにビットを選択するこ
とができる。
The next 1 bit is the least significant (B) bit of the VR counter for the high speed buffer 807;
, only the middle chain bit of the address is inverted by the inverter 813, and the inverted value of (B) of the VR counter becomes the address. The lowest 3 bits are (8,
9, A) bit. The VR counter is 1 as mentioned above.
Since the bits are subtracted for each rask, the read address 810 as a whole can select bits as described in FIG.

セレクタ811,812は書き込みアドレスレジスタ8
09と読み出しアドレスレジスタ810を選択するもの
で、Bカウンタの最下位ビット(3)がOのとき読み出
しアドレスレジスタ810を、1のとき書き込みアドレ
スレジスタ809を選ぶようにしておけばよい。
Selectors 811 and 812 are write address register 8
09 and the read address register 810. When the least significant bit (3) of the B counter is 0, the read address register 810 is selected, and when it is 1, the write address register 809 is selected.

レジスタ814は、高速バッファ807,808から読
み出したデータを一時格納する各々1ビツトのレジスタ
であり、2ビット印字する時間、読み出しデータを保持
している。セレクタ815はレジスタ814,817か
ら1ビツト選択するもので、VRカウンタの(B)ビッ
トが0のときは、Bカウンタの(3)ビットがOであれ
ば814を、1であれば817を選び。VRカウンタの
(B)ビットが1のときは、Bカウンタの(3)ビット
がOであれば817を、■であれば814を選ぶ、これ
により、印字する順番にデータをプリンタに送り出すこ
とができる。セレクタ815はまた回転しないときには
別のビットを選択する。
The registers 814 are each 1-bit registers that temporarily store the data read from the high-speed buffers 807 and 808, and hold the read data for the time required to print 2 bits. The selector 815 selects one bit from the registers 814 and 817. When the (B) bit of the VR counter is 0, if the (3) bit of the B counter is O, it selects 814, and if it is 1, it selects 817. . When the (B) bit of the VR counter is 1, if the (3) bit of the B counter is O, select 817, and if it is ■, select 814. This allows data to be sent to the printer in the order in which it will be printed. can. Selector 815 also selects another bit when not rotating.

つまり、回転しない場合で、Bカウンタの(3)ビット
がOのときはセレクタ804を、1のときはセレクタ8
05を選ぶ。これにより、フルドツトメモリ101の出
力を回転しないでプリンタに送り出せる。レジスタ81
6はセレクタ815より選択された1ビツトの印字デー
タを1ドツトの時間保持し、出力をプリンタに送り出す
In other words, when the rotation does not occur, when bit (3) of the B counter is O, selector 804 is selected, and when it is 1, selector 804 is selected.
Select 05. As a result, the output of the full dot memory 101 can be sent to the printer without rotation. register 81
6 holds the 1-bit print data selected by the selector 815 for a period of 1 dot, and sends the output to the printer.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、文字やパターンを90°回転して出力
する際の回転の為の処理時間を大幅に短縮することがで
きる。また、高速回転用バッファメモリの1ワード当り
のビット数は、フルドツトメモリの1ワード当りのビッ
ト数より少なくてよく、フルドツトメモリの1ワード当
りのビット数にうまく適合する高速メモリがない為に、
無駄なメモリを持たなければならなくなるといったこと
もなくなる。
According to the present invention, it is possible to significantly reduce the processing time for rotation when a character or pattern is rotated by 90 degrees and output. In addition, the number of bits per word of high-speed rotation buffer memory may be smaller than the number of bits per word of full-dot memory, and there is no high-speed memory that matches the number of bits per word of full-dot memory. To,
There is no need to have unnecessary memory.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理構成を示す図、第2図及び第3図
はパターンの回転を説明する図、第4図は本発明による
高速回転バッファメモリに対する書込み/読出しの原則
を説明する図、第5図はフルドツトメモリのアドレス構
成を示す図、第6図は本発明の一実施例を示す図である
。 101・・・フルドツトメモリ、  103・・・レジ
スタ、   104,107・・・セレクタ、105.
106・・・高速バッファメモリ。 第  τ  図 ((1)肺口扛碕 (i7)回転時 第  3  図 第  5  図 (4)ヰI=ω私蒔 (ν) 0414峙 2ル膓トメるソ了トー吠
FIG. 1 is a diagram showing the principle configuration of the present invention, FIGS. 2 and 3 are diagrams explaining pattern rotation, and FIG. 4 is a diagram explaining the principle of writing/reading to and from a high-speed rotation buffer memory according to the present invention. , FIG. 5 is a diagram showing the address structure of a full dot memory, and FIG. 6 is a diagram showing an embodiment of the present invention. 101... Full dot memory, 103... Register, 104, 107... Selector, 105.
106...High speed buffer memory. Fig. τ ((1) When rotating the lung opening (i7) Fig. 3 Fig. 5 (4) ヰI = ω I (ν)

Claims (1)

【特許請求の範囲】[Claims] (1)ドットメモリにドット展開された文字パターン(
図形パターンも含むものとする)データを90°回転し
て出力する方式において、前記ドットメモリから読み出
したデータを一時格納するバッファメモリを設け、前記
ドットメモリから読み出したデータの配列を変えて前記
バッファメモリに格納し、さらに該バッファメモリへ格
納したデータをアドレス順序を変えて読み出すことによ
り、前記ドットメモリにドット展開された文字パターン
データの90°回転したデータを得ることを特徴とする
文字パターン回転方式。
(1) Character pattern expanded into dots in dot memory (
In a method of outputting data after rotating it by 90 degrees (including graphic patterns), a buffer memory is provided to temporarily store the data read from the dot memory, and the data read from the dot memory is rearranged and transferred to the buffer memory. A character pattern rotation method characterized in that character pattern data rotated by 90° of the character pattern data dot-developed in the dot memory is obtained by storing the data stored in the buffer memory, and then reading out the data stored in the buffer memory while changing the address order.
JP60057032A 1985-03-20 1985-03-20 Pattern data output controller Expired - Lifetime JPH0812545B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60057032A JPH0812545B2 (en) 1985-03-20 1985-03-20 Pattern data output controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60057032A JPH0812545B2 (en) 1985-03-20 1985-03-20 Pattern data output controller

Publications (2)

Publication Number Publication Date
JPS61215583A true JPS61215583A (en) 1986-09-25
JPH0812545B2 JPH0812545B2 (en) 1996-02-07

Family

ID=13044096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60057032A Expired - Lifetime JPH0812545B2 (en) 1985-03-20 1985-03-20 Pattern data output controller

Country Status (1)

Country Link
JP (1) JPH0812545B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614285A (en) * 1979-07-17 1981-02-12 Ricoh Kk Data converter
JPS5617489A (en) * 1979-07-20 1981-02-19 Fujitsu Ltd Character display processing system
JPS57100581A (en) * 1980-12-13 1982-06-22 Usac Electronics Ind Co Ltd Print control system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614285A (en) * 1979-07-17 1981-02-12 Ricoh Kk Data converter
JPS5617489A (en) * 1979-07-20 1981-02-19 Fujitsu Ltd Character display processing system
JPS57100581A (en) * 1980-12-13 1982-06-22 Usac Electronics Ind Co Ltd Print control system

Also Published As

Publication number Publication date
JPH0812545B2 (en) 1996-02-07

Similar Documents

Publication Publication Date Title
EP0137147B1 (en) Pattern processing system
WO1990009640A1 (en) Apparatus for high speed image rotation
JPH077260B2 (en) Image data rotation processing apparatus and method thereof
JPH0141994B2 (en)
JPS6330632B2 (en)
JPH0560425B2 (en)
US4935897A (en) Semiconductor memory device suitable for use as a dot image buffer for a printer
JPS61215583A (en) Character pattern rotation system
JPH11306343A (en) Rotational processing device for two-dimensional data
JP3288327B2 (en) Video memory circuit
JPS62299892A (en) Access system for character generator memory
JPH0241267A (en) Image forming device
US6014225A (en) Frame buffer control method and circuit
JP2546247B2 (en) Character scaling circuit
JPH0426137B2 (en)
JPS63304293A (en) Display memory control circuit
JPS6183048A (en) Image data rotary apparatus
JPS61140986A (en) Character rotation apparatus
JP2748004B2 (en) Rotation processing method of character pattern group
JPH0316037B2 (en)
JPS62269993A (en) Information output unit
JPH0747326B2 (en) Character pattern converter
JPS584187A (en) Character rotation method
JPH05138935A (en) Device for rearranging printing data
JPH05242236A (en) Rotation processing device for pattern data

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term