JPS61198998A - Electronic telephone exchange - Google Patents

Electronic telephone exchange

Info

Publication number
JPS61198998A
JPS61198998A JP3919785A JP3919785A JPS61198998A JP S61198998 A JPS61198998 A JP S61198998A JP 3919785 A JP3919785 A JP 3919785A JP 3919785 A JP3919785 A JP 3919785A JP S61198998 A JPS61198998 A JP S61198998A
Authority
JP
Japan
Prior art keywords
interface circuit
signals
circuits
line interface
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3919785A
Other languages
Japanese (ja)
Inventor
Masahiro Mitsuzuka
正博 三塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3919785A priority Critical patent/JPS61198998A/en
Publication of JPS61198998A publication Critical patent/JPS61198998A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

PURPOSE:To reduce harmful reflection with simple constitution by providing respective PLL in an internal interface circuit and a trunk line interface circuit, and by generating a clock signal to drive the circuits with the PLL. CONSTITUTION:The titled digital telephone exchange consists of a clock generating means 1 that generates the clock signal and a frame signal, an exchange network 2 that acts in synchronization with the said signals, and the interface circuits for extension/trunk line 3 and 4 which also acts in synchronization with the signals. And the circuits 3 and 4 are provided with the PLL circuits 8 and 9 which drive the circuits 3 and 4 themselves. Therefore, the line to supply the clock signal is drastically made short and simple, and in result, the harmful reflection of the clock signal is reduced.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル式の電子交換機に関する。[Detailed description of the invention] Industrial applications The present invention relates to digital electronic exchanges.

従来の技術 一般にディジタル式の電子交換機は公知であるが、この
種のものはいずれも第2図に示すように構成されている
。第2図において、Iはクロック信号、フレーム信号等
を生成する信号発生手段。
2. Description of the Related Art Digital electronic exchanges are generally known, and all of these types are constructed as shown in FIG. In FIG. 2, I denotes signal generating means for generating clock signals, frame signals, etc.

2は信号発生手段1からのクロック信号、フレーム信号
に同期して動作する交換用ネットワーク。
2 is an exchange network that operates in synchronization with the clock signal and frame signal from the signal generating means 1;

3.4は信号発生手段lからのクロック信号、フレーム
信号に同期して動作する内線用2局線用のそれぞれのイ
ンタフェース回路、5,6は内線インタフェース回路3
に接続された電話機及びデータ端末装置、7は局線であ
る。
3.4 are respective interface circuits for the two extension lines which operate in synchronization with the clock signal and frame signal from the signal generating means 1; 5 and 6 are the extension interface circuits 3;
7 is a central office line.

尚、インタフェース回路3,4はそれぞれ電話機5.デ
ータ端末装置61局線7からの信号をディジタル信号に
変換し、予め各電話機5.デ一タ端末装置69局線7毎
に割当てられたタイムスロ7トに上記ディジタル信号を
割当てて交換用ネットワーク2に伝送する機能と交換用
ネットワーク2によって交換された信号から予め割当て
られたタイムスロットの信号のみを取出して、それをア
ナログ信号等に変換する機能を備えている。そして、各
々のインタフェース回路3,4には図示していないが、
複数の電話機、データ端末装置9局線等が接続されてお
り、必要に応じてこれらのインタフェース回路3,4も
複数設けられている。
Note that the interface circuits 3 and 4 are connected to the telephone 5. The data terminal device 61 converts the signal from the office line 7 into a digital signal and sends it to each telephone 5. The data terminal device 69 has the function of allocating the above-mentioned digital signal to the time slot 7 allocated to each office line 7 and transmitting it to the switching network 2. It has the function of extracting only the signal and converting it into an analog signal etc. Although not shown in each interface circuit 3, 4,
A plurality of telephones, data terminal equipment, nine office lines, etc. are connected, and a plurality of these interface circuits 3 and 4 are also provided as necessary.

したがって、各電話機、各データ端末装置、各局線から
それぞれ信号が入力されると、それらがそれぞれのイン
タフェース回路3,4でディジタル信号に変換され、そ
れぞれに割当てられたタイムスロットに割当てられて、
交換用ネットワーク2に伝送される。そして、交換用ネ
ットワーク2でそれぞれの相手のタイムスロットに割当
てられ、それが上記インタフェース回路3,4に伝送さ
れ、ここでそれぞれの相手にそれぞれ予め定められたタ
イムスロットの信号のみが取出され、いわゆる両者で通
話あるいは通信ができるととKなる。
Therefore, when signals are input from each telephone, each data terminal, and each office line, they are converted into digital signals by the respective interface circuits 3 and 4, and are assigned to their respective assigned time slots.
It is transmitted to the switching network 2. Then, the exchange network 2 assigns the signals to the time slots of each partner, and transmits them to the above-mentioned interface circuits 3 and 4, where only the signals of the predetermined time slots for each partner are taken out. If both parties can talk or communicate, it will be K.

発明が解決しようとする問題点 ところが、この種の電子交換機では、第2図に示すよう
に内線インタフェース回路32局線インタフェース回路
4.交換用ネットワーク2をそれぞれ同期した状態で動
作させるためのクロック信号、フレーム信号をすべて交
換用ネットワーク2の近傍に設けた信号発生回路1によ
って得るように構成しており、したがって、内線インタ
フェース回路3や局線インタフェース回路4を多数必要
とする比較的大きな電子交換機になると、上記クロック
信号やフレーム信号を伝送するためのラインが比較的長
くなったり、煩雑になったりし、電子交換機内で不要輻
射が発生し、上記インタフェース回路3,4やネットワ
ーク2が誤動作することがあり、余シ好ましいものでは
なかった。特にクロック信号はその周波数が非常に高く
、不要輻射が発生しやすいという問題があった。
Problems to be Solved by the Invention However, in this type of electronic exchange, as shown in FIG. 2, the extension line interface circuit 32, the office line interface circuit 4. The configuration is such that all clock signals and frame signals for operating the exchange networks 2 in a synchronized state are obtained by the signal generation circuit 1 provided near the exchange network 2. Therefore, the extension interface circuit 3 and When a relatively large electronic exchange requires a large number of central office line interface circuits 4, the lines for transmitting the clock signals and frame signals become relatively long and complicated, causing unnecessary radiation within the electronic exchange. This is not desirable since the interface circuits 3 and 4 and the network 2 may malfunction. In particular, the clock signal has a problem in that its frequency is very high and unnecessary radiation is likely to occur.

本発明は以上のような従来の欠点を除去するものであり
、簡単な構成で不要輻射の少ない優れた電子交換機を提
供することを目的とするものである。
The present invention eliminates the above-mentioned conventional drawbacks, and aims to provide an excellent electronic exchange with a simple configuration and less unnecessary radiation.

問題点を解決するための手段 本発明は上記目的を達成するために、内線インタフェー
ス回路9屑線インタフェース回路の各々の内部又は近傍
にそれぞれフェーズロックドループ(以下PLL回路と
いう)を設け、このPLL回路を交換用ネットワークの
近傍に設けた信号発生手段からのフレーム信号に同期し
て動作させ、上記PLL回路によってそれぞれの内線イ
ンタフェース回路2局線イ/り7工−ス回路を駆動する
ためのクロック信号を生成するように構成したものであ
る。
Means for Solving the Problems In order to achieve the above object, the present invention provides a phase-locked loop (hereinafter referred to as a PLL circuit) inside or near each of the extension line interface circuits and the waste line interface circuits. is operated in synchronization with a frame signal from a signal generating means provided near the exchange network, and a clock signal for driving each of the extension line interface circuits 2 and 7 by the PLL circuit. It is configured to generate .

作  用 したがって、本発明によれば内線インタフェース回路2
場線インタフェース回路が多数必要な大型の電子交換機
であっても、これらの不要輻射による誤動作、故障等を
大巾に低減することができるという作用を有する。
Therefore, according to the present invention, the extension interface circuit 2
Even in large electronic exchanges that require a large number of field line interface circuits, malfunctions, failures, etc. caused by these unnecessary radiations can be greatly reduced.

実施例 第1図は本発明の電子交換機における一実施例の概略構
成図であり、図中、第2図と同一符号を付したものは第
2図と同一のものを示している。
Embodiment FIG. 1 is a schematic diagram of an embodiment of an electronic exchange according to the present invention. In the figure, the same reference numerals as in FIG. 2 indicate the same components as in FIG. 2.

そして、8,9はそれぞれ内線インタフェース回路32
局線インタフェース回路4の近傍に設けたPLL回路で
あり、交換用ネットワーク2の近傍に設けた信号発生手
段1からのフレーム信号に同以下余白 期して動作し、内線インタフェース回路32局線インタ
フェース回路4を駆動するためのクロック信号を出力す
るように構成されている。
8 and 9 are extension interface circuits 32, respectively.
This is a PLL circuit provided near the office line interface circuit 4, which operates in synchronization with the frame signal from the signal generating means 1 provided near the exchange network 2, and which connects the extension line interface circuit 32 to the office line interface circuit 4. It is configured to output a clock signal for driving.

上記実施例において、電話機5.データ端末装置62局
線7相互間の通話1通信は第2図に示す従来の電子交換
機と同様に実行される。ところが上記実施例によれば、
内線インタフェース回路3゜局線インタフェース回路4
を駆動するためのPLL回路8,9を各々内線インタフ
ェース回路3゜局線インタフェース回路4の近傍に設け
ており、しだがって、クロック信号を供給するためのラ
インを従来に比して著しく短く、しかも単純にすること
ができ、クロック信号が不要に輻射されるのを著しく少
なくすることができるという利点を有する。
In the above embodiment, telephone 5. A call 1 communication between the data terminal equipment 62 and the office line 7 is carried out in the same manner as in the conventional electronic exchange shown in FIG. However, according to the above embodiment,
Extension line interface circuit 3゜ Office line interface circuit 4
The PLL circuits 8 and 9 for driving the clock signal are provided near the extension line interface circuit 3 and the central line interface circuit 4, respectively, so that the line for supplying the clock signal is significantly shorter than in the past. , which has the advantage of being simple and significantly reducing unnecessary radiation of the clock signal.

尚、上記実施例でもPLL回路8.9を信号発生手段1
と同期して動作させるために、フレーム信号を信号発生
手段1より取込む必要があり、フレーム信号用のライン
が長くなったり、煩雑になったりすることがあるが、フ
レーム信号はクロック信号に比して著しくその周波数が
低いため、実質的にはほとんど不要輻射を問題にしなく
ても良いようにすることができる。
In the above embodiment, the PLL circuit 8.9 is also used as the signal generating means 1.
In order to operate in synchronization with the clock signal, it is necessary to take in the frame signal from the signal generating means 1, which may make the line for the frame signal long or complicated, but the frame signal is Since the frequency is extremely low, it is possible to substantially eliminate the need for unnecessary radiation to be a problem.

発明の効果 本発明は上記実施例より明らかなように、内線インタフ
ェース回路1燭線インタフェース回路等の内部又は近傍
にそれぞれPLL回路を設け、これらのPLL回路で内
線インタフェース回路1燭線インタフェース回路を駆動
するためのクロック信号を得るように構成したものであ
り、クロック信号を供給するためのラインを著しく短く
することができ、実質的に不要輻射を著しく低減するこ
とができる。したがって、本発明によれば内線インタフ
ェース回路や局線インタフェース回路が多数必要な大型
の電子交換機であっても、これらの不要輻射による誤動
作、故障等を極力少なくすることができ、実用上きわめ
て有利である。
Effects of the Invention As is clear from the above embodiments, the present invention provides PLL circuits inside or near the extension interface circuit 1 candlestick interface circuit, etc., and drives the extension interface circuit 1 candlestick interface circuit with these PLL circuits. The line for supplying the clock signal can be significantly shortened, and unnecessary radiation can be significantly reduced. Therefore, according to the present invention, even in a large electronic exchange that requires a large number of extension line interface circuits and central office line interface circuits, malfunctions and failures caused by unnecessary radiation can be minimized, which is extremely advantageous in practice. be.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の電子交換機における一実施例の概略構
成図、第2図は従来の電子交換機の概略構成図である。 1・・・信号発生手段、2・・・交換用ネットワーク、
3・・・内線インタフェース回路、4・・・局線インタ
フェース回路、5・・・電話機、6・・・データ端末装
置、7・・・局線、8,9・・・PLL回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
FIG. 1 is a schematic diagram of an embodiment of an electronic exchange according to the present invention, and FIG. 2 is a schematic diagram of a conventional electronic exchange. 1... Signal generation means, 2... Exchange network,
3... Extension line interface circuit, 4... Office line interface circuit, 5... Telephone, 6... Data terminal device, 7... Office line, 8, 9... PLL circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
figure

Claims (1)

【特許請求の範囲】[Claims] 電話機、データ端末装置、局線等からの信号をディジタ
ル信号に変換し、それぞれに割当てられたタイムスロッ
トに割当てて、交換用ネットワークに伝送する機能と、
交換用ネットワークによって交換された信号から予め割
当てられたタイムスロットの信号のみを取出して電話機
、データ端末装置、局線等に供給する信号を得る機能を
備えた内線インタフェース回路、局線インタフェース回
路等の内部または近傍にそれぞれフェーズロックドルー
プを設け、このフェーズロックドループを上記交換用ネ
ットワークの内部又は近傍に設けた信号発生手段からの
フレーム信号によって、上記信号発生手段と同期して動
作するようになし、上記フェーズロックドループによっ
て、上記内線インタフェース回路、上記局線インタフェ
ース回路等を駆動するためのクロック信号を得るように
構成した電子交換機。
A function that converts signals from telephones, data terminal equipment, office lines, etc. into digital signals, assigns them to their assigned time slots, and transmits them to a switching network;
An extension line interface circuit, a central office line interface circuit, etc., which has the function of extracting only the signals of pre-assigned time slots from the signals exchanged by the switching network and supplying the signals to telephones, data terminal equipment, central office lines, etc. A phase-locked loop is provided inside or near the switching network, and the phase-locked loop is operated in synchronization with the signal generating means by a frame signal from a signal generating means provided inside or near the switching network, An electronic exchange configured to obtain a clock signal for driving the extension line interface circuit, the office line interface circuit, etc. using the phase-locked loop.
JP3919785A 1985-02-28 1985-02-28 Electronic telephone exchange Pending JPS61198998A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3919785A JPS61198998A (en) 1985-02-28 1985-02-28 Electronic telephone exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3919785A JPS61198998A (en) 1985-02-28 1985-02-28 Electronic telephone exchange

Publications (1)

Publication Number Publication Date
JPS61198998A true JPS61198998A (en) 1986-09-03

Family

ID=12546394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3919785A Pending JPS61198998A (en) 1985-02-28 1985-02-28 Electronic telephone exchange

Country Status (1)

Country Link
JP (1) JPS61198998A (en)

Similar Documents

Publication Publication Date Title
US4679191A (en) Variable bandwidth switching system
US4597077A (en) Integrated voice/data/control switching system
US4587651A (en) Distributed variable bandwidth switch for voice, data, and image communications
US4598397A (en) Microtelephone controller
US5276678A (en) Distributed switching and telephone conferencing system
US3843845A (en) Electronic key telephone system
JPH05505710A (en) ring communication system
US5420860A (en) Volume control for digital communication system
AU570983B2 (en) Digital tdm microtelephone system
JPS61198998A (en) Electronic telephone exchange
US5631955A (en) Option bus
GB2128824A (en) Clock pulse generation circuit
JPH04339430A (en) Light subscriber line system
KR940006010B1 (en) Conversion method between u-law and a-law
JPH03192993A (en) Key telephone system
KR100241918B1 (en) Circuit for synchronazing base station in wireless exchang system
JPS6075197A (en) Digital telephone terminal interface circuit
KR850001262B1 (en) Exchanges system of p.c.m. audio signal
KR900002476B1 (en) Synchronization signal generation in time division multiple access system and coupling circuit of master and salve data
JPH03256418A (en) Line switching device
WO1984004436A1 (en) Integrated voice/data/control switching system
JPH0220134A (en) Data transmitting system
US3865989A (en) Switching module for a PCM switching system
JPH05145458A (en) Monitor control system
JPH0637911A (en) Signal processing system