JPS61198819A - Phase locked loop circuit - Google Patents
Phase locked loop circuitInfo
- Publication number
- JPS61198819A JPS61198819A JP60038421A JP3842185A JPS61198819A JP S61198819 A JPS61198819 A JP S61198819A JP 60038421 A JP60038421 A JP 60038421A JP 3842185 A JP3842185 A JP 3842185A JP S61198819 A JPS61198819 A JP S61198819A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- vco
- zener diode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の技術分野１
この発明は高速ＰＣＭ（パルス・コード・モジュレーシ
ョン）通信方式の復調装置の搬送波再生回路等に用いら
れるフェーズロックループ（以下ＰＬＬと称す。）回路
に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention 1] The present invention relates to a phase-locked loop (hereinafter referred to as PLL) circuit used in a carrier wave regeneration circuit of a demodulator of a high-speed PCM (Pulse Code Modulation) communication system. .
［発明の技術的背景］
従来、このようなＰＬＬ回路として第２図に示すような
ものがあり、このＰＬＬ回路では同図に示す如く、入力
端子１から位相検波器２に入力信号が入力される。[Technical Background of the Invention] Conventionally, there is a PLL circuit as shown in FIG. 2, in which an input signal is input from an input terminal 1 to a phase detector 2, as shown in FIG. Ru.
この位相検波器２の出力が抵抗３，４を介して・演算増
幅器７の非反転入力端子（＋）及び反転入力端子（−）
に入力される。この演算増幅器７の出力は、電圧制御発
振器（以下ｖＣＯと称する。）１２に入力されるととも
に、帰還抵抗８及びこれと並列に設けられた抵抗１０と
コンデンサ１１、を介して前記演算増幅器７の反転入力
端子（−）に帰還される。又演算増幅器７の非反転入力
端子（＋）には、抵抗６を介してオフセット電圧入力端
子５からオフセット電圧が入力される。前記ＶＣＯ１２
の出力信号は出力端子１３に出力されるとともに位相検
波器２にフィードバックされる。The output of this phase detector 2 is transmitted via resistors 3 and 4 to the non-inverting input terminal (+) and the inverting input terminal (-) of the operational amplifier 7.
is input. The output of the operational amplifier 7 is input to a voltage controlled oscillator (hereinafter referred to as vCO) 12, and is also input to the operational amplifier 7 via a feedback resistor 8, a resistor 10 and a capacitor 11 provided in parallel with the feedback resistor 8. It is fed back to the inverting input terminal (-). Further, an offset voltage is inputted to the non-inverting input terminal (+) of the operational amplifier 7 from the offset voltage input terminal 5 via the resistor 6. Said VCO12
The output signal is outputted to the output terminal 13 and fed back to the phase detector 2.
抵抗４と帰還抵抗８との比で演算増幅器７の直流増幅率
が決定され、また抵抗４、演算増幅器７、抵抗８、抵抗
１０とコンデンサ１１により、所謂ラフリードフィルタ
と称されるループフィルタ１４が形成される。尚ＶＣＯ
１２には可変容量ダイオードが使用される。The DC amplification factor of the operational amplifier 7 is determined by the ratio of the resistor 4 and the feedback resistor 8, and the resistor 4, the operational amplifier 7, the resistor 8, the resistor 10, and the capacitor 11 form a loop filter 14 called a so-called rough-lead filter. is formed. Furthermore, VCO
A variable capacitance diode is used for 12.
“ このようなＰＬＬ回路においては、入力端子１から
入力される信号とＶＣＯｌ２から出力される信号との位
相差が位相検波器２で検出され、この位相差に応じた電
圧がループフィルタ１４を介してＶＣＯｌ ２に入力さ
れ、ＶＣＯｌ２がこの電圧によって発振し以下同様の繰
り返しを行い、■Ｃ０１２の出力信号の位相が入力端子
１から入力される入力信号の位相と一致するものとなる
。“In such a PLL circuit, the phase difference between the signal input from the input terminal 1 and the signal output from the VCO 2 is detected by the phase detector 2, and a voltage corresponding to this phase difference is passed through the loop filter 14. This voltage is input to VCO12, VCO12 oscillates with this voltage, and the same process is repeated until the phase of the output signal of C012 matches the phase of the input signal input from input terminal 1.
ＶＣＯｌ２は前述したように超階段形可変容量ダイオー
ドを内部に有しており、ＶＣＯｌ２を制御する制ｉｌｌ
！圧（逆バイアス電圧）を−４■を中心にして変化させ
ると、可変容橙ダイオードのもつ容量がバランス良く増
減し、このとき■Ｃ０１２は発振周波数ｆｏを中心とし
て、出力周波数がバランス良く変化する。このようにＶ
ＣＯｌ２の制御電圧は一４■が中心になるように変化さ
れることが望ましい。As mentioned above, VCOl2 has a super-step type variable capacitance diode inside, and there is a control circuit that controls VCOl2.
! When the voltage (reverse bias voltage) is changed around -4■, the capacitance of the variable capacity orange diode increases or decreases in a well-balanced manner, and at this time, the output frequency of C012 changes in a well-balanced manner around the oscillation frequency fo. . Like this V
It is preferable that the control voltage of CO12 is changed to be centered around -4.
ところで従来の搬送波再生回路では低速信号を。By the way, conventional carrier wave regeneration circuits handle low-speed signals.
取り扱う為に、ＰＬＬ回路に用いられる演算増幅器７も
低速用の演算増幅器であり、前述したようにＶＣＯｌ２
の制御電圧は一４■が中心になるようにする為（即ち演
算増幅器７の出力電圧を一４■を中心となるようにする
為）には、オフセット電圧入力端子５からオフセット電
圧を印加することにより、容易に演算増幅器７から一４
ｖを中心とした電圧を取り出すことができた。In order to handle this, the operational amplifier 7 used in the PLL circuit is also a low-speed operational amplifier, and as mentioned above, VCOl2
In order to center the control voltage on -4■ (that is, to make the output voltage of the operational amplifier 7 center on -4), apply an offset voltage from the offset voltage input terminal 5. By this, operational amplifiers 7 to 14 can be easily connected.
It was possible to extract the voltage centered on v.
［背景技術の問題点］
しかしながら最近高速データの取り扱いが望まれており
、この場合復調装置の搬送波再生回路に用いられるＰＬ
Ｌ回路においては広いプルインレンジが必要とされ、Ｐ
ＬＬ回路の演算増幅器に広帯域を有する演算増幅器が使
用される。ところが広帯域であってかつ比較的安価な演
算増幅器は出力電圧がＯｖを中心にしか出力できないも
のが多く、ＶＣＯの入力電圧は前述したように一４ｖを
中心としたものであるので、演算増幅器の出力電圧のレ
ベルとＶＣＯの入力電圧のレベルとが一致しないという
問題があった。[Problems in the background art] However, recently there has been a desire to handle high-speed data, and in this case, the PL used in the carrier regeneration circuit of the demodulator
A wide pull-in range is required in the L circuit, and P
An operational amplifier having a wide band is used as the operational amplifier of the LL circuit. However, many wideband and relatively inexpensive operational amplifiers can only output an output voltage centered around Ov, and as mentioned above, the input voltage of the VCO is centered around -4V, so the operational amplifier's There was a problem that the level of the output voltage and the level of the input voltage of the VCO did not match.
［発明の目的］
そこでこの発明の目的は前記問題点を除去すべく演算増
幅器の出力電圧とＶＣＯの入力電圧が一致しない場合で
も使用できるＰＬＬ回路を提供することにある。[Object of the Invention] Therefore, an object of the present invention is to provide a PLL circuit that can be used even when the output voltage of the operational amplifier and the input voltage of the VCO do not match, in order to eliminate the above-mentioned problems.
［発明の概要］
前記目的を達成する為にこの発明は、ループフィルタ内
の演算増幅器の出力電圧をレベルシフトさせる手段を設
け、このレベルシフトされた電圧を電圧制御発振器に入
力させることを特徴とする。[Summary of the Invention] In order to achieve the above object, the present invention is characterized by providing means for level-shifting the output voltage of the operational amplifier in the loop filter, and inputting the level-shifted voltage to the voltage controlled oscillator. do.
［発明の実施例〕
以下図面に基づいてこの発明の一実施例を詳細に説明す
る。[Embodiment of the Invention] An embodiment of the invention will be described in detail below based on the drawings.
第１図はこの発明の一実施例に係るＰＬＬ回路の回路図
であり、第２図に示す従来例と同一の機能を果たす要素
には同一の番号を付し、これらの要素の説明は省略する
。第１図において、演算増幅器７ａは広帯域用のもので
、Ｏｖを中心にする出力電圧を出力する。この演算増幅
器７ａの出力はトランジスタ２１のベースＢに接続され
る。トランジスタ２１のコレクタＣは電圧■。０に接続
され、またエミッタＥにはツェナダイオード２２が接続
され、このツェナダイオード２２の他端が抵抗８とＶＣ
Ｏｌ２との間に接続される。このツェナダイオード２２
は定電圧を得る為のものである。FIG. 1 is a circuit diagram of a PLL circuit according to an embodiment of the present invention. Elements that perform the same functions as those of the conventional example shown in FIG. 2 are given the same numbers, and explanations of these elements are omitted. do. In FIG. 1, the operational amplifier 7a is for a wide band and outputs an output voltage centered on Ov. The output of this operational amplifier 7a is connected to the base B of the transistor 21. The collector C of the transistor 21 has a voltage ■. 0, and a Zener diode 22 is connected to the emitter E, and the other end of this Zener diode 22 is connected to the resistor 8 and the VC
It is connected between OL2 and OL2. This Zener diode 22
is for obtaining constant voltage.
更に抵抗２３がループフィルタ１４に設けられる。Furthermore, a resistor 23 is provided in the loop filter 14.
本実施例においては、前述したように、演算増幅器７ａ
の出ｔＪ電圧はＯｖが中心であり、この出力電圧がトラ
ンジスタ２１とツェナダイオード２２によってレベルシ
フトされＶＣＯｌ２に入力される。即ちトランジスタ２
１のベースエミッタ間の電圧ＶＢＥとツェナダイオード
２２のツェナ電圧の和の電圧弁だけレベルシフトされる
。例えば、ＶＣＯＩ２の制ｍ電圧が一４■を中心にする
ものであり、演算増幅器７ａの出力電圧がＯ■を中心に
したものであるときには、Ｖ、Ｅ＝０．７Ｖとして、ツ
ェナ電圧３．３ｖのツェナダイオード２２を使用すれば
よい。In this embodiment, as described above, the operational amplifier 7a
The output tJ voltage is centered at Ov, and this output voltage is level-shifted by the transistor 21 and the Zener diode 22 and input to the VCO12. That is, transistor 2
The level is shifted by a voltage valve equal to the sum of the base-emitter voltage VBE of the transistor 1 and the Zener voltage of the Zener diode 22. For example, if the control voltage of the VCOI 2 is centered around 14 cm and the output voltage of the operational amplifier 7a is centered around 0 cm, then V, E = 0.7 V, and the zener voltage 3. A 3V Zener diode 22 may be used.
このようにして演算増幅器７ａの出力電圧をトランジス
タ２１とツェナダイオード２２を用いることにより、所
定の電圧にし、ベルシフトさせることができる。In this way, by using the transistor 21 and the Zener diode 22, the output voltage of the operational amplifier 7a can be set to a predetermined voltage and can be bell-shifted.
ところでＶＣＯＩ２の感度が高い場合、■ＣＯ１２のｉ
ｌｌ ＠電圧がわずかに変化してもＰＬＬ回路のプルイ
ンレンジを越えることがある。例えばＶＣＯＩ ２の感
度が１０［ＭＨｚ／Ｖ］ｔ−あると、ｔｌｌ ＩＩ ｍ
圧の０．１Ｖの電圧変化がＩＭＨ２の周波数変化に相当
する。By the way, if the sensitivity of VCOI2 is high, ■i of CO12
ll @Even a slight change in voltage may exceed the pull-in range of the PLL circuit. For example, if the sensitivity of VCOI 2 is 10 [MHz/V] t-, then tll II m
A voltage change of 0.1 V corresponds to a frequency change of IMH2.
本実施例においては、トランジスタ２１とツェナダイオ
ード２２を用いた為、トランジスタ２１のペースエミッ
タ間電圧■ＢＥとツェナダイオード２２のツェナ電圧は
温度変化の影響を受けて変動し易く、例えば温度が一１
０℃から６０℃に変化すると、これらの電圧の和は０．
３Ｖ程度変動する。このときＶＣＯＩ２の周波数変化は
２ＭＨ２以上となり、ＰＬＬ回路のプルインレンジｆｏ
±１ＭＨｚ （ｆｏはｖＣＯの発振周波数）である場合
は、これを越えるおそれがある。In this embodiment, since the transistor 21 and the Zener diode 22 are used, the pace-emitter voltage BE of the transistor 21 and the Zener voltage of the Zener diode 22 are likely to fluctuate under the influence of temperature changes.
When changing from 0°C to 60°C, the sum of these voltages becomes 0.
It fluctuates by about 3V. At this time, the frequency change of VCOI2 becomes 2MH2 or more, and the pull-in range fo of the PLL circuit
If it is ±1 MHz (fo is the oscillation frequency of vCO), there is a possibility that it will exceed this.
しかるに本実施例ではツェナダイオード２２の一端を抵
抗８とＶＣＯＩ２の間に接続して、演算増幅器７ａの入
力側に帰還をかけることにより電圧の温度変動が抑制さ
れる。従ってＶＣＯＩ２の制御電圧として一４■を中心
とした極めて安定した電圧を得ることができる。However, in this embodiment, one end of the Zener diode 22 is connected between the resistor 8 and the VCOI 2, and feedback is applied to the input side of the operational amplifier 7a, thereby suppressing temperature fluctuations in the voltage. Therefore, it is possible to obtain an extremely stable voltage centered around 14cm as the control voltage of the VCOI2.
［発明の効果］
以上詳細に説明したようにこの発明によれば演算増幅器
の出力電圧とｖＣＯの入力電圧とが一致しない場合でも
使用でき、ｖＣＯから安定した電圧を得ることのできる
ＰＬＬ回路を提供することができる。[Effects of the Invention] As described above in detail, the present invention provides a PLL circuit that can be used even when the output voltage of an operational amplifier and the input voltage of vCO do not match, and can obtain a stable voltage from vCO. can do.
第１図はこの発明の一実施例に係るＰＬＬ回路の回路図
、第２図は従来のＰＬＬ回路の回路図である。
２・・・位相検波器、７ａ・・・演算増幅器、１２・・
・電圧制御発振器、１４・・・ループフィルタ、２１・
・・トランジスタ、２２・・・ツェナダイオード。
第１図FIG. 1 is a circuit diagram of a PLL circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional PLL circuit. 2... Phase detector, 7a... Operational amplifier, 12...
・Voltage controlled oscillator, 14... loop filter, 21・
...Transistor, 22...Zena diode. Figure 1
Claims (2)
と電圧制御発振器とからなるフェーズ・ロック・ループ
回路において；前記ループフィルタ内の演算増幅器の出
力電圧をレベルシフトさせる手段を設け、このレベルシ
フトされた電圧を前記電圧制御発振器に入力させること
を特徴とするフェーズ・ロック・ループ回路。(1) In a phase-locked loop circuit consisting of a loop filter having a phase detector and an operational amplifier, and a voltage controlled oscillator; a means for level-shifting the output voltage of the operational amplifier in the loop filter is provided; A phase-locked loop circuit, characterized in that a voltage input to the voltage controlled oscillator is input to the voltage controlled oscillator.
子にベースが接続されたトランジスタと、このトランジ
スタのエミッタに他端が電圧制御発振器の入力端子に接
続されたツェナダイオードとからなり、これらトランジ
スタ及びツェナダイオードから成るレベルシフトさせる
手段を介して前記演算増幅器の入力側に帰還させること
を特徴とする特許請求の範囲第（１）項記載のフェーズ
・ロック・ループ回路。(2) The level shifting means consists of a transistor whose base is connected to the output terminal of the operational amplifier, a Zener diode whose other end is connected to the emitter of this transistor and the input terminal of the voltage controlled oscillator, and these transistors and 2. The phase-locked loop circuit according to claim 1, wherein the signal is fed back to the input side of the operational amplifier via level shifting means consisting of a Zener diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038421A JPS61198819A (en) | 1985-02-27 | 1985-02-27 | Phase locked loop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038421A JPS61198819A (en) | 1985-02-27 | 1985-02-27 | Phase locked loop circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198819A true JPS61198819A (en) | 1986-09-03 |
Family
ID=12524850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60038421A Pending JPS61198819A (en) | 1985-02-27 | 1985-02-27 | Phase locked loop circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198819A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0326021A (en) * | 1989-06-23 | 1991-02-04 | Hitachi Denshi Ltd | Microwave frequency synthesizer |
-
1985
- 1985-02-27 JP JP60038421A patent/JPS61198819A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0326021A (en) * | 1989-06-23 | 1991-02-04 | Hitachi Denshi Ltd | Microwave frequency synthesizer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061907A (en) | High frequency CMOS VCO with gain constant and duty cycle compensation | |
| US4316150A (en) | Phase locked loop including phase detector system controlled by enable pulses | |
| JPH0787332B2 (en) | Automatic time constant adjustment circuit for filter circuit | |
| KR0146287B1 (en) | Monostable multivibrator | |
| US3946330A (en) | Voltage controlled oscillator circuit | |
| JP2002198778A (en) | Device provided with filter | |
| US4994766A (en) | Frequency modulator | |
| US4881042A (en) | Automatically tunable phase locked loop FM detection system | |
| US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
| JPS61198819A (en) | Phase locked loop circuit | |
| US6046639A (en) | Amplifier/oscillator circuit with common-emitter amplifier and differential amplifier | |
| US4688003A (en) | Feed-forward error correction for sandaps and other phase-locked loops | |
| JP3281466B2 (en) | FM receiver | |
| US4803445A (en) | Variable frequency oscillator | |
| JPS5938761Y2 (en) | PLL circuit low-pass filter | |
| JPS5843948B2 (en) | Eizou Douki Kenpa Cairo | |
| KR880000364Y1 (en) | Fm circuit using bias current control | |
| US6950482B2 (en) | Phase detector circuit for a phase control loop | |
| JPH01106507A (en) | Frequency modulation circuit | |
| JP2794055B2 (en) | CR constant control circuit | |
| KR940011376B1 (en) | Carrier frequency automatic control circuit for vtr | |
| JP2573172B2 (en) | Voltage controlled oscillator | |
| JPS6010459B2 (en) | PLL circuit low-pass filter | |
| KR840001499B1 (en) | Temperatur compensation circuit of timing capacitance for fm detector | |
| US20020021178A1 (en) | Phase-locked loop circuit having rate-of-change detector |