JPS61198330A - Image output device - Google Patents

Image output device

Info

Publication number
JPS61198330A
JPS61198330A JP60039296A JP3929685A JPS61198330A JP S61198330 A JPS61198330 A JP S61198330A JP 60039296 A JP60039296 A JP 60039296A JP 3929685 A JP3929685 A JP 3929685A JP S61198330 A JPS61198330 A JP S61198330A
Authority
JP
Japan
Prior art keywords
rectangular area
word
read
area
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60039296A
Other languages
Japanese (ja)
Inventor
Tsunenori Hasebe
長谷部 恒規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60039296A priority Critical patent/JPS61198330A/en
Publication of JPS61198330A publication Critical patent/JPS61198330A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To execute the cut out output of a rectangular area indicated with optional dot positions and dot size by outputting a control signal in accordance with read of one word in the boundary side of the rectangular area. CONSTITUTION:When reading out one word in the right boundary side of a read object rectangular area, a control circuit 27 stops the next read and sets an area permission signal EN to logical '0' to output dummy data. The circuit 27 outputs dummy data until reaching the left boundary of the object rectangular area. When contents of a ly counter 54 becomes '0', the circuit 27 outputs dummy data until receiving a page end signal 43 from a printer device 15. As the result, image information in the read object rectangular area on a BMM 14 which is designated by MXX, My, LXX, and Ly is read out corresponding to a rectangular area, which begins with the position indicated to Px and Py, on a form of the printer device 15, and only image information of the cut-out object rectangular area in the read object rectangular area is printed selectively.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、ビットマツプメモリに書込まれたi!it
iイメージをプリンタ装置等の外部出力装置に出力する
イメージ出力装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an i! it
The present invention relates to an image output device that outputs an i-image to an external output device such as a printer device.

[発明の技術的背景とその問題点〕 文字、図形、地図情報等の任意の画像イメージを外部出
力装百、例えばプリンタ装置に出力する場合、まずビッ
トマツプメモリに対象画像を描画するのが一般的である
。そして、ビットマップメ[りへの画像描画の後、同メ
モリを順次スキャンしてデータを得、プリンタ装置に出
力する。
[Technical background of the invention and its problems] When outputting arbitrary images such as characters, figures, map information, etc. to an external output device, such as a printer device, it is common to first draw the target image in a bitmap memory. It is true. After drawing the image on the bitmap memory, the memory is sequentially scanned to obtain data and output to the printer device.

さて、ビットマツプメモリに画像を描画した状態で、第
4図に示すように、同メモリの任意の位1 (Mx 、
 My )と大きざ(Lx xLy )の矩形fR域〈
内のイメージ情報)をプリンタ装置(における用紙)の
任意の位置(Px 、 Py )より印刷させたい場合
がある。この場合、Mx 、 MY 。
Now, with the image drawn in the bitmap memory, as shown in FIG.
My) and the rectangular fR region of size (Lx xLy)〈
There is a case where it is desired to print the image information (in the paper) from any position (Px, Py) of the printer device (the paper in it). In this case, Mx, MY.

Lx、 Ly、Px、pyは、任意のドツト単位で指定
できる必要がある。しかし一般には、ビットマツプメモ
リのハードウェア構成、およびプリンタ装置のハードウ
ェアまたはインタフェース等の制約から、特にX方向の
MX、LX、PXついては8ドツト(ビット)或は16
ドツト等の単位にしなければならなかった。このため、
イメージ情報の切出し位置およびその大きさ、更には印
刷位置には制約があった。
Lx, Ly, Px, and py must be able to be specified in arbitrary dot units. However, in general, due to constraints such as the hardware configuration of the bitmap memory and the hardware or interface of the printer device, MX, LX, and PX in the X direction are generally limited to 8 dots (bits) or 16 bits.
It had to be in units such as dots. For this reason,
There are restrictions on the cutting position and size of image information, as well as the printing position.

これに対し、イメージ情報の切出し位置およびその大き
さ、更には印刷位置の制約を無くすために、即ちMX、
LX、PXをドツト単位で指定可能とするために、ビッ
トマツプメモリおよびプリンタ装置を完全にドツトシリ
アルな扱いにする方式が知られている。しかし、この方
式は印刷速度が遅くなる問題があった。
On the other hand, in order to eliminate restrictions on the cutting position and size of image information, as well as the printing position, in other words, MX,
In order to be able to specify LX and PX in units of dots, a method is known in which the bitmap memory and printer device are completely treated as dot serials. However, this method has the problem of slow printing speed.

[発明の目的] この発明は上記事情に鑑みてなされたものでその目的は
、パラレル処理を適用しながら、ビットマツプメモリ上
の任意のドツト位置とドツトサイズで示される矩形領域
(内のイメージ情報)の切出し出力が行なえるイメージ
出力装置を提供することにある。
[Object of the Invention] This invention has been made in view of the above circumstances, and its purpose is to create a rectangular area (image information within) indicated by an arbitrary dot position and dot size on a bitmap memory while applying parallel processing. An object of the present invention is to provide an image output device capable of outputting a cut out image.

[発明の概要] この発明では、ワード単位゛でのイメージ情報読出しが
可能なビットマツプメモリと、このビットマツプメモリ
からワード単位での読出しが可能な第1矩形領域であっ
て、同ビットマツプメモリ上の切出し対象矩形領域であ
る第2矩形領域を含む最小の領域である第1矩形領域、
および先頭の出力先位置を指定する領域指定手段と、こ
の領域指定手段により指定される上記第1矩形領域のイ
メージ情報を、上記領域指定手段により指定される出力
先位置を先頭位置とする上記第1矩形領域と同サイズの
出力先矩形領域に対応して上記ビットマツプメモリから
ワード単位で読出す読出し手段とが設けられ、実際に切
出したい第2矩形領域に代えて第1矩形領域を切出すよ
うになっている。
[Summary of the Invention] The present invention comprises a bitmap memory from which image information can be read in word units, and a first rectangular area from which image information can be read out from the bitmap memory in word units. a first rectangular area that is the smallest area including a second rectangular area that is the rectangular area to be cut out above;
and an area specifying means for specifying a first output destination position; and an area specifying means for specifying a first output destination position; A reading means for reading word by word from the bitmap memory is provided corresponding to an output destination rectangular area of the same size as one rectangular area, and the first rectangular area is cut out in place of the second rectangular area to be actually cut out. It looks like this.

この発明では、更に、上記第1矩形領域におけるワード
方向の一方の境界側1ワードの各ビットが、上記第2矩
形領域内にあるか否かをビット単位で指定する第1マス
クレジスタと、上記第1矩形領域におけるワード方向の
他方の境界側1ワードの各ビットが、上記第2矩形領域
内にあるか否かを指定する第2マスクレジスタと、上記
第1矩形領域における上記一方の境界側1ワードの読出
しに応じて第1マスク制御信号を出力し、上記第1矩形
領域における上記他方の境界側1ワードの読出しに応じ
て第2マスク制御!!I信号を出力するマスク制御信号
出力手段と、マスク手段とが設けられる。このマスク手
段は、上記読出し手段によりビットマツプメモリからワ
ード単位で読出されるイメージ情報を、上記第1および
第2マスク制御信号のタイミングで、第1および第2マ
スクレジスタの内容に応じてビット単位でマスクして出
力するもので、このマスク手段の動作により、第1矩形
領域と第2矩形領域とで囲まれる領域のイメージ情報が
切捨てられ、第2矩形領域だけが切出されるようになっ
ている。
The present invention further includes: a first mask register that specifies in bits whether or not each bit of one word on one boundary side in the word direction in the first rectangular area is within the second rectangular area; a second mask register that specifies whether each bit of one word on the other boundary side in the word direction in the first rectangular area is within the second rectangular area; and a second mask register on the one boundary side in the first rectangular area. A first mask control signal is output in response to reading one word, and a second mask control signal is output in response to reading one word on the other boundary side in the first rectangular area. ! A mask control signal output means for outputting an I signal and a mask means are provided. The masking means reads out the image information in word units from the bitmap memory by the reading means in bit units according to the contents of the first and second mask registers at the timing of the first and second mask control signals. By the operation of this masking means, the image information of the area surrounded by the first rectangular area and the second rectangular area is cut out, and only the second rectangular area is cut out. There is.

[発明の実施例コ 以下、この発明の一実施例を図面を参照して説明する。[Embodiments of the invention] An embodiment of the present invention will be described below with reference to the drawings.

第1図(a)はイメージプリンタの構成を示すもので、
11は全体の制御を行なう制御プロセッサである。制御
ブOセッサ11は例えばマイクロプロセッサである。、
12はホスト計算l1l(図示せず)とのインタフェー
ス回路であるホストインタフェース、13は文字や図形
等のイメージを発生するイメ−ジ発生回路、14はイメ
ージ情報を記憶するビットマツプメモリ(以下、8MM
と称する)である。
Figure 1(a) shows the configuration of an image printer.
Reference numeral 11 denotes a control processor that performs overall control. The control processor 11 is, for example, a microprocessor. ,
12 is a host interface that is an interface circuit with a host computer (not shown); 13 is an image generation circuit that generates images such as characters and figures; and 14 is a bitmap memory (hereinafter referred to as 8MM) that stores image information.
).

8M第14は、ワード単位の読出しが可能である。The 14th 8M can be read in word units.

8M第14の1ワードは、例えば8ビツト(1バイト)
である。15はプリンタ装置、16は8M第14からイ
メージ情報を読出してプリンタ装置15に出力するイメ
ージ出力装置である。制御プロセッサ11、ホストイン
タフェース12、イメージ発生回路13.8M第14お
よびイメージ出力装置16は、システムバス17により
相互接続されている。
The 14th word of 8M is, for example, 8 bits (1 byte).
It is. 15 is a printer device; 16 is an image output device that reads image information from the 8M 14 and outputs it to the printer device 15; Control processor 11, host interface 12, image generation circuit 13.8M 14, and image output device 16 are interconnected by system bus 17.

第1図(b)はイメージ出力装置!16の内部構成を示
すもので、21はシステムバス17に接続される領域指
定レジスタ群21である。領域指定レジス°り群21は
、第1図(a)に示すB M M 14からワード単位
での読出しが可能な矩形領域であって、真の切出し対象
矩形6i!域を含む最小の領域である読出し対象矩形領
域と、プリンタ装W115における印刷先頭位置とを指
定するのに用いられる。切出し対象矩形領域は、第4図
で示したようにMX 、 MYおよびLX、LVにより
ドツト(ビット)単位で指定される。また、読出し対象
領域は、MXX。
Figure 1(b) is an image output device! 16 shows the internal configuration of the system bus 17, and 21 is an area designation register group 21 connected to the system bus 17. The area designation register group 21 is a rectangular area that can be read in word units from the BMM 14 shown in FIG. This is used to specify the read target rectangular area, which is the smallest area including the area, and the printing start position in the printer W115. The rectangular area to be cut out is specified in units of dots (bits) by MX, MY, LX, and LV, as shown in FIG. Furthermore, the area to be read is MXX.

MVと、lxx、LVにより指定される。Mxx。It is specified by MV, lxx, and LV. Mxx.

LXXは、8ドツト(1ワード)単位で指定可能である
。また、印刷先頭位置は、px 、Pyにより指定され
る。この実施例において、pxは8ドツト(1ワード)
単位である。
LXX can be specified in units of 8 dots (1 word). Further, the printing start position is specified by px and Py. In this example, px is 8 dots (1 word)
It is a unit.

22は上記読出し対象矩形領域におけるワード方向の左
境界側1ワードの各ビット(ドラトンが、切出し対象矩
形領域内にあるか否かをビット単位で指定する8ビツト
の左マスク情報LMを保持する左マスクレジスタ、23
は同読出し対象矩形領域におけるワード方向の右境界側
1ワードの各ビットが、切出し対象矩形領域内にあるか
否かをビット単位で指定する8ビツトの右マスク情報R
Mを保持する右マスクレジスタである。左マスクレジス
タ22#よび右マスクレジスタ23は、システムバス1
7に接続されている。
Reference numeral 22 denotes each bit of one word on the left boundary side in the word direction in the rectangular area to be read (the left side which holds 8-bit left mask information LM that specifies whether or not the Draton is within the rectangular area to be cut out in bit units). Mask register, 23
is 8-bit right mask information R that specifies in bits whether each bit of one word on the right boundary side in the word direction in the rectangular area to be read is within the rectangular area to be cut out.
This is the right mask register that holds M. The left mask register 22# and the right mask register 23 are connected to the system bus 1.
7 is connected.

24は第1図(a)に示す8M第14から読出される8
ビツトのイメージ情報を保持するリードレジスタ、25
はマスク回路である。マスク回路25は、リードレジス
タ24の出力データDを、領域許可信号EN、左境界信
号し、および右境界信号Rの各タイミング制御信号によ
り、左マスクレジスタ22および右マスクレジスタ23
の内容に応じてビット単位でマスクするのに必要な回路
構成を有している。なお、領域許可信号ENは、リード
レジスタ24の出力データDが読出し対象矩形領域内の
データであることを示す。また左境界信号し、右境界信
号Rは、リードレジスタ24の出力データDが読出し対
象矩形領域の左境界データ、右境界データであることを
示す。
24 is read from 8M No. 14 shown in FIG. 1(a).
Read register for holding bit image information, 25
is a mask circuit. The mask circuit 25 converts the output data D of the read register 24 into the left mask register 22 and the right mask register 23 according to the timing control signals of the area permission signal EN, the left boundary signal, and the right boundary signal R.
It has the circuit configuration necessary to mask bit by bit according to the contents of the data. Note that the area permission signal EN indicates that the output data D of the read register 24 is data within the rectangular area to be read. Further, the left boundary signal and the right boundary signal R indicate that the output data D of the read register 24 is the left boundary data and right boundary data of the rectangular area to be read.

第2図はマスク回路25の1ビツト分の構成を構成を示
す。同図において、31は左マスクレジスタ22からの
左マスク情報LMの第1(iは0〜7のいずれか)ビッ
トLMiおよび左境界信@Lが供給されるオアゲート(
以下ORと称する〉、32は右マスクレジスタ23から
の右マスク情報RMの第iビットR〜11および右境界
信号Rが供給されるOR(オアゲート)、33はアンド
ゲート(以下、ANDと称する)である。AND33に
は、リードレジスタ24の出力データDの第iビットD
i、0R31,32の各出力信号、および領域許可信号
ENが供給される。A N D 33の出力は、リード
レジスタ24の出力データDに対するマスク後のデータ
[)mの第iビットD1を示す。
FIG. 2 shows the structure of the mask circuit 25 for one bit. In the figure, reference numeral 31 denotes an OR gate (to which the first (i is any one of 0 to 7) bit LMi of the left mask information LM from the left mask register 22 and the left boundary signal @L is supplied.
32 is an OR (OR gate) to which the i-th bits R to 11 of the right mask information RM from the right mask register 23 and the right boundary signal R are supplied, and 33 is an AND gate (hereinafter referred to as AND). It is. AND33 contains the i-th bit D of the output data D of the read register 24.
The respective output signals of i, 0R31, and 0R32, and the area enable signal EN are supplied. The output of the A N D 33 indicates the i-th bit D1 of the data [)m after masking with respect to the output data D of the read register 24.

再び第1図(b)を参照すると、26はマスク回路25
の出力データ[)mを第1図(a)のプリンタ装置15
に送出する出力ドライバ、27は制御回路である。制御
回路27は、8M第14に対する読出しアドレスを発生
すると共に、上記した左境界信号り。
Referring again to FIG. 1(b), 26 is a mask circuit 25.
The output data [)m is sent to the printer device 15 in FIG.
27 is a control circuit. The control circuit 27 generates a read address for the 14th 8M, and also generates the above-mentioned left boundary signal.

右境界信号R1領域許可信号EN、更にはプリンタ装置
15に対するデータストーブ信号40などの各種タイミ
ングlllIJwi信号を発生するようになっている。
Various timing lllIJwi signals such as a right boundary signal R1 area permission signal EN and a data stove signal 40 for the printer device 15 are generated.

制御回路27には、データ出力可を示すレディ信号41
.1ライン終了を示すラインエンド信号42、および1
ページ終了を示すページエンド信号43がプリンタ装置
15から供給される。制御回路27は、MXXの下位3
ビツトを除く残りビットMx8が初期設定されるmx8
カウンタ51、MYが初期設定されるmyカウンタ52
、L xxの下位3ピツトを除く残リビットLX8が初
期設定さhる1×8カウンタ53、LVが初期設定され
る1yカウンタ54、およびOがそれぞれ初期設定され
るpxカウンタ55並びにpyカウンタ56を有してい
る。
The control circuit 27 has a ready signal 41 indicating that data output is possible.
.. A line end signal 42 indicating the end of one line, and 1
A page end signal 43 indicating the end of the page is supplied from the printer device 15. The control circuit 27 is the lower 3 of MXX.
mx8 where the remaining bits excluding the bit Mx8 are initialized
counter 51, my counter 52 where MY is initialized
, a 1x8 counter 53 to which the remaining bits LX8 excluding the lower three pits of Lxx are initialized, a 1y counter 54 to which LV is initialized, and a px counter 55 and a py counter 56 to which O is initialized, respectively. have.

次に、この発明の一実施例の動作を第3図の動作説明図
を参照して説明する。
Next, the operation of one embodiment of the present invention will be explained with reference to the operation explanatory diagram of FIG.

今、第3図に示すように、Mx 、 My 、 Lx 
Now, as shown in Figure 3, Mx, My, Lx
.

LVで示される矩形領域を切出し対象領域として切出す
ものとする。この場合、この実施例では、8MK14か
らワード単位での読出しが可能な矩形領域であって、上
記対象矩形領域を含む最小の領域を、読出し対象領域と
してB M M 14から読出すようにしている。この
読出し対象領域は第3図に示すようにMxx、 My 
、 Lxx、 LVで定義される。
It is assumed that a rectangular area indicated by LV is cut out as a cutting target area. In this case, in this embodiment, the smallest rectangular area that can be read from the 8MK 14 in units of words and that includes the target rectangular area is read from the BMM 14 as the read target area. . This readout target area is Mxx, My as shown in FIG.
, Lxx, LV.

座標(MX 、 My )で示される切出し対象矩形領
域の先頭ビット(ドツト)は、x−tvlxx−8i。
The first bit (dot) of the rectangular area to be cut out indicated by the coordinates (MX, My) is x-tvlxx-8i.

y−MYのアドレスで指定されるB M M 14内の
1ワード内に存在する。明らかなように、11即ちMX
Xの下位3ビツトを除く残りビットMx8は、MXの下
位3ビツトを除く残りビットに一致する。
Exists within one word in BMM 14 specified by address y-MY. As is clear, 11 or MX
The remaining bits of X excluding the lower 3 bits Mx8 match the remaining bits of MX excluding the lower 3 bits.

また、(Mx 十Lx−1,My )で示される、切出
し対象矩形領域の右境界上端ビットは、x=8j、y−
Myでアドレス指定されるB M K14内の1ワード
内に存在する。jは MX十LX−1の下位3ビツトを除く残りビットに一致
する。この実施例では、以下に述ぺるように、Mxx、
 My 、 lxx、 Lyで示される読出し対象領域
のイメージ情報を8MK14から読出し、プリンタ装置
15側の用紙上のPx 、Pyで指定される位置を先頭
位置とする領域に出力するものである。このときマスク
回路25により、切出し対象矩形領域内のイメージ情報
だけ有効にし、その他の領域には印刷を行なわないよう
にしている。
In addition, the upper right boundary bit of the rectangular area to be cut out, which is indicated by (Mx + Lx-1, My), is x = 8j, y-
It resides within one word in B M K14 addressed by My. j matches the remaining bits excluding the lower three bits of MX+LX-1. In this example, Mxx,
The image information of the read target area indicated by My, lxx, and Ly is read from the 8MK14 and output to an area whose leading position is the position specified by Px and Py on the paper on the printer device 15 side. At this time, the mask circuit 25 makes effective only the image information within the rectangular area to be cut out, and does not print in other areas.

まず、イメージ情報印刷に際し、制御プロセッサ11は
(切出し対象矩形領域に対応する)読出し対象矩形領域
を指定するMxx、 MV 、 LXX、 cy、およ
び印刷先頭位置を示すPx、Pyを、イメージ出力装置
16内の領域指定レジスタ群21にシステムバス17経
由でセットする。また制御プロセッサ11は、イメージ
出力装置16内の左マスクレジスタ22、右マスクレジ
スタ23にそれぞれ左マスク情報LM、右マスク情報R
Mをセットする。LM。
First, when printing image information, the control processor 11 sends Mxx, MV, LXX, and cy that specify the rectangular area to be read (corresponding to the rectangular area to be cut out), and Px and Py that indicate the printing start position to the image output device 16. The area specification register group 21 is set via the system bus 17. The control processor 11 also stores left mask information LM and right mask information R in the left mask register 22 and right mask register 23 in the image output device 16, respectively.
Set M. L.M.

RMの各ビットLMi 、RMiは、論理“1”で切出
し対象矩形領域内を、論理“0″で切出し対象矩形領域
外を示す。制御プロセッサ11は上述のデータセット動
作を行なうと、イメージ出力装置16内の制御回路27
に対して起動をかける。
Each bit LMi and RMi of RM indicates that a logic "1" indicates the inside of the rectangular area to be cut out, and a logic "0" indicates that it indicates outside the rectangular area to be cut out. When the control processor 11 performs the data setting operation described above, the control processor 11 controls the control circuit 27 in the image output device 16.
Activate against.

制御回路27は、制御プロセッサ11により起動される
と、領域指定レジスタ群21内のMXXの下位3ビツト
を除く残りビットMX8をmx8カウンタ51にセット
し、同じ<MVをmyカウンタ52にセットする。また
制御回路27は、LXXの下位3ビツトを除く残りビッ
トLx8を1×8カウンタ53にセットし、Lyを1y
カウンタ54にセットする。また制御回路27はpxカ
ウンタ55およびpyカウンタ56をクリアする。次に
制御回路27は、領域許可信号EE’Nを論理ii O
”の状態にし、プリンタ装置15との間で信号(データ
ストーブ信号40.レディ信号41゜ラインエンド信号
42.ページエンド信号43)の送受信を行ないながら
、プリンタ装置j15のプリンタヘッドが印刷開始位置
(Px 、 Py )に到達するまで、空データを送出
する。これは、EN=Oの場合、マスク回路25のA 
N D 33のAND条件が不成立となり、その出力デ
ータDmiが入力データDiに無関係に論理“Onとな
ることから明らかである。即ち、EN−0の場合には、
マスク回路25の8ビツト出力デ一タDmがオール“0
″となり、プリンタ装置15には空データが出力される
When activated by the control processor 11, the control circuit 27 sets the remaining bits MX8 other than the lower three bits of MXX in the area designation register group 21 to the mx8 counter 51, and sets the same <MV to the my counter 52. The control circuit 27 also sets the remaining bits Lx8 excluding the lower three bits of LXX in the 1x8 counter 53, and sets Ly to 1y
Set it on the counter 54. The control circuit 27 also clears the px counter 55 and the py counter 56. Next, the control circuit 27 sets the area permission signal EE'N to logic ii O
” state, and while transmitting and receiving signals (data stove signal 40, ready signal 41, line end signal 42, page end signal 43) with the printer device 15, the printer head of the printer device j15 moves to the print start position ( Px, Py) is sent out.This means that when EN=O, A of the mask circuit 25
It is clear that the AND condition of N D 33 is not satisfied and the output data Dmi becomes logic "On" regardless of the input data Di. That is, in the case of EN-0,
The 8-bit output data Dm of the mask circuit 25 are all “0”.
'', and empty data is output to the printer device 15.

llllK1回路27は、プリンタ装置15に8ピツト
のデータ(と共にデータストーブ信号40)を出力する
毎に、pxカウンタ55を+1する。そして、プリンタ
装置15からラインエンド信号42を受信する毎にpX
カウンタ55をクリアし、pyカウンタ56を+1する
The llllK1 circuit 27 increments the px counter 55 by 1 every time it outputs 8 pits of data (and the data stove signal 40) to the printer device 15. Then, each time the line end signal 42 is received from the printer device 15, pX
The counter 55 is cleared and the py counter 56 is incremented by 1.

制御回路21は、pxカウンタ55の内容がPxの下位
3ビツトを除く残りビットPX8に一致し、且つpyカ
ウンタ56の内容がPyに一致すると、mx8カウンタ
51の示すMx8の下位に3ビツトのオール゛○″デー
タを付して得られるMXXと、myカウンタ52の示す
Myとから成るアドレス(M XX。
When the contents of the px counter 55 match the remaining bits PX8 excluding the lower three bits of Px and the contents of the py counter 56 match Py, the control circuit 21 sets all three bits to the lower bits of Mx8 indicated by the mx8 counter 51. An address (MXX) consisting of MXX obtained by adding "○" data and My indicated by the my counter 52.

My)をB M M 14に出力し、1ワードのイメー
ジ情報を読出す。次に制御回路27は、8M第14から
の読出しデータをリードレジスタ24にラッチする。
My) is output to BMM 14 and one word of image information is read out. Next, the control circuit 27 latches the read data from the 14th 8M in the read register 24.

リードレジスタ24にラッチされたデータは、マスク回
路25によりマスクされて出力ドライバ26に供給され
、制御回路27からのデータストーブ信号40と共にプ
リンタ装置15に送出される。制御回路27は、8M第
14から1ワードのイメージ情報を読出す毎に、mx8
カウンタ51を+1すると共に、l x8カウンタ53
を−1し、プリンタ装w115からレディ信号41を受
信する毎に次の1ワードの読出し/出力を行なう動作を
、1×8カウンタ53の内容がOになるまで繰返す。制
御回路27は、この動作の間も、pxカウンタ55の更
新を継続する。
The data latched in the read register 24 is masked by the mask circuit 25, supplied to the output driver 26, and sent to the printer device 15 together with the data stove signal 40 from the control circuit 27. The control circuit 27 reads mx8 image information every time one word of image information is read from the 14th 8M.
The counter 51 is incremented by 1, and the l x8 counter 53 is
is decremented by 1, and the operation of reading/outputting the next one word every time the ready signal 41 is received from the printer device w115 is repeated until the content of the 1.times.8 counter 53 becomes O. The control circuit 27 continues to update the px counter 55 during this operation.

さて制御回路27は、読出し対象矩形領域の読出し期間
中は、第3図に示すように領域許可信号ENを論理11
1 I+に設定し、読出し対象矩形領域の左境界側1ワ
ードの読出しの期間中は、第3図に示すように左境界信
号りを論理110 I+に設定し、読出し対象矩形領域
の右境界側1ワードの読出しの期間中は、゛第3図に示
すように右境界信号Rを論理oパに設定する。したがっ
て、読出し対象矩形領域の左境界側1ワードの読出しの
期間中は、左マスクレジスタ22の内容である左マスク
情報LMが有効となり、マスク回路25はリードレジス
タ24の出力データDを左マスク情報LMの状態に応じ
てビット対応でマスクし、データ[)mとして出力する
。この結果、(8M第14から読出された8ビツトのイ
メージ情報のうち)切出し対象矩形領域の左境界外のデ
ータは、無効化される。同様に、読出し対象矩形領域の
右境界側1ワードの読出しの期間中は、右マスクレジス
タ23の内容である右マスク情報RMが有効となり、マ
スク回路25はリードレジスタ24の出力データDを右
マスク情報RMの状態に応じてビット対応でマスクし、
データ[)lとして出力する。この結果、(8M第14
から読出された8ビツトのイメージ情報のうち)切出し
対象矩形領域の右境界外のデータは、無効化される。ま
た、読出し対象矩形領域の任意の1ラインにおいて、左
境界側および右境界側各1ワードを除く読出し期間中は
、マスク回路25はり一ドレジスタ24の出力データD
をそのままデータDIIlとして出力する。即ち、この
実施例のイメージ出力装置1Gによれば、読出し対象矩
形領域の任意の1ラインのうち、切出し対象矩形領域内
のイメージ情報だけが、有効データとしてプリンタ装置
15に出力される。
Now, during the reading period of the rectangular area to be read, the control circuit 27 sets the area permission signal EN to logic 11 as shown in FIG.
1 I+, and during the reading period of one word on the left boundary side of the rectangular area to be read, the left boundary signal is set to logic 110 I+ as shown in FIG. During the period of reading one word, the right boundary signal R is set to logic 0 as shown in FIG. Therefore, during the period of reading one word on the left boundary side of the rectangular area to be read, the left mask information LM, which is the content of the left mask register 22, is valid, and the mask circuit 25 converts the output data D of the read register 24 into the left mask information. It is masked bit by bit according to the state of LM and output as data [)m. As a result, data outside the left boundary of the rectangular area to be cut out (out of the 8-bit image information read from the 8M 14th) is invalidated. Similarly, during the period of reading one word on the right boundary side of the rectangular area to be read, the right mask information RM, which is the content of the right mask register 23, is valid, and the mask circuit 25 uses the output data D of the read register 24 as a right mask. Masks bits according to the state of the information RM,
Output as data [)l. As a result, (8M 14th
Among the 8-bit image information read out from the 8-bit image information), data outside the right boundary of the rectangular area to be cut out is invalidated. In addition, during the read period excluding one word each on the left boundary side and right boundary side in any one line of the rectangular area to be read, the output data D of the mask circuit 25 and the output register 24
is output as is as data DIIl. That is, according to the image output device 1G of this embodiment, only the image information within the rectangular area to be cut out of any one line in the rectangular area to be read out is outputted to the printer device 15 as valid data.

制御回路27は、読出し対象矩形領域の右境界側1ワー
ドを読出すと、具体的には1×8カウンタ53の内容が
Oになると、次の読出しを停止して領域許可信号ENを
再び論理パ○”に設定し、空データの出力を行なう。そ
して制御回路27は、プリンタ装置15からラインエン
ド信号42を受信すると、mX8カウンタ51にMx8
を、1×8カウンタ53にlx8をセットする。また制
御回路27は、myカウンタ52およUpyカウンタ5
6を+1すると共に、1yカウンタ54を−1する。次
に制御回路27は、pxカウンタ55の内容がPx8に
一致するまで、即ち読出し対象矩形領域の左境界に達す
るまで、空データの出力を行なう。以後制御回路21は
、前述した動作を繰返す。やがて、lyカウンタ54の
内容が0になると、制御回路27はプリンタ装W115
からのページエンド信号43を受信するまで空データの
出力を行なう。この結果、Mxx、 My 、 Lxx
、 Lyで指定される8M第14上の読出し対象矩形w
A域のイメージ情報を、プリンタ装置15側の用紙上の
Px 、Pyで示される位置を先頭とする矩形領域に対
応して読出すと共に、読出し対象矩形領域内の切出し対
象矩形領域のイメージ情報だけを選択的に印刷すること
ができる。
When the control circuit 27 reads one word on the right boundary side of the rectangular area to be read, specifically, when the content of the 1×8 counter 53 becomes O, it stops the next read and sets the area permission signal EN to logic again. When the control circuit 27 receives the line end signal 42 from the printer device 15, the control circuit 27 sets the mX8 counter 51 to Mx8.
, and set lx8 in the 1x8 counter 53. The control circuit 27 also controls the my counter 52 and the upy counter 5.
6 is incremented by 1, and the 1y counter 54 is incremented by 1. Next, the control circuit 27 outputs empty data until the contents of the px counter 55 match Px8, that is, until the left boundary of the rectangular area to be read is reached. Thereafter, the control circuit 21 repeats the operation described above. Eventually, when the content of the ly counter 54 becomes 0, the control circuit 27 activates the printer W115.
Empty data is output until the page end signal 43 is received from the page end signal 43. As a result, Mxx, My, Lxx
, The read target rectangle w on the 8M 14th specified by Ly
The image information of area A is read out corresponding to the rectangular area starting from the position indicated by Px and Py on the paper on the printer device 15 side, and only the image information of the rectangular area to be cut out within the rectangular area to be read is read out. can be selectively printed.

なお、前記実施例では、BMM (ビットマツプメモリ
)内の任意の矩形領域のイメージ情報をプリンタ装置に
出力する場合について説明したが、この発明は、上記の
イメージ情報を例えばディスプレイ装置に出力する場合
にも応用できる。
In the above embodiment, a case has been described in which image information of an arbitrary rectangular area in a BMM (bit map memory) is outputted to a printer device. However, the present invention is also applicable to a case where the above image information is outputted to, for example, a display device. It can also be applied.

[発明の効果] 以上詳述したようにこの発明によれば、ビットマツプメ
モリ上の任意のドツト位置とドツトサイズで示される矩
形領域(内のイメージ情報)の切出し出力が行なえる。
[Effects of the Invention] As described in detail above, according to the present invention, a rectangular area (image information within) indicated by an arbitrary dot position and dot size on a bitmap memory can be cut out and output.

しかも、パラレル処理であるため、高速処理が可能で)
る。
Moreover, since it is parallel processing, high-speed processing is possible.)
Ru.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)はこの発明の一実施例に係るイメージプリ
ンタのブロック構成図、第1図(b)は第1図(a)に
示すイメージ出力装置のブロック構成図、第2図は第1
図(b)のマスク回路25の1ビット分の構成を示す図
、第3図は動作説明図、第4図はビットマツプメモリ上
の切出し対象矩形領域と、プリンタ装置側の用紙上の出
力光との対応を一般的に説明する図である。 11・・・制御プロセッサ、14・・・ビットマツプメ
モリ(BMM) 、15・・・プリンタ装置、16・・
・イメージ出力装置、21・・・領域指定レジスタ群、
22・・・左マスクレジスタ、23・・・右マスクレジ
スタ、25・・・マスク回路、27・・・制御回路。 出願人代理人 弁理士 鈴 江 武 産業1図 (a) 菓3図
FIG. 1(a) is a block diagram of an image printer according to an embodiment of the present invention, FIG. 1(b) is a block diagram of an image output device shown in FIG. 1(a), and FIG. 1
A diagram showing the configuration of one bit of the mask circuit 25 in Figure (b), Figure 3 is an explanatory diagram of the operation, and Figure 4 shows the rectangular area to be cut out on the bitmap memory and the output light on the paper on the printer side. FIG. 11... Control processor, 14... Bit map memory (BMM), 15... Printer device, 16...
・Image output device, 21...area specification register group,
22... Left mask register, 23... Right mask register, 25... Mask circuit, 27... Control circuit. Applicant's representative Patent attorney Takeshi Suzue Industry 1 Figure (a) Bakery 3 Figure

Claims (1)

【特許請求の範囲】[Claims] イメージ情報が格納され、ワード単位での読出しが可能
なビットマップメモリと、このビットマップメモリから
ワード単位での読出しが可能な第1矩形領域であって、
同ビットマップメモリ上の切出し対象矩形領域である第
2矩形領域を含む最小の領域である第1矩形領域、およ
び先頭の出力先位置を指定する領域指定手段と、この領
域指定手段により指定される上記第1矩形領域のイメー
ジ情報を、上記領域指定手段により指定される出力先位
置を先頭位置とする上記第1矩形領域と同サイズの出力
先矩形領域に対応して、上記ビットマップメモリからワ
ード単位で読出す読出し手段と、上記第1矩形領域にお
けるワード方向の一方の境界側1ワードの各ビットが、
上記第2矩形領域内にあるか否かをビット単位で指定す
る第1マスクレジスタと、上記第1矩形領域におけるワ
ード方向の他方の境界側1ワードの各ビットが、上記第
2矩形領域内にあるか否かを指定する第2マスクレジス
タと、上記第1矩形領域における上記一方の境界側1ワ
ードの読出しに応じて第1マスク制御信号を出力し、上
記第1矩形領域における上記他方の境界側1ワードの読
出しに応じて第2マスク制御信号を出力するマスク制御
信号出力手段と、上記読出し手段により上記ビットマッ
プメモリからワード単位で読出されるイメージ情報を、
上記第1および第2マスク制御信号のタイミングで、上
記第1および第2マスクレジスタの内容に応じてビット
単位でマスクして出力するマスク手段とを具備すること
を特徴とするイメージ出力装置。
a bitmap memory in which image information is stored and can be read out in word units; a first rectangular area that can be read out from the bitmap memory in word units;
A first rectangular area that is the smallest area including a second rectangular area that is a rectangular area to be cut out on the same bitmap memory, and an area specifying means for specifying the first output destination position; The image information of the first rectangular area is transferred to a word from the bitmap memory corresponding to an output destination rectangular area of the same size as the first rectangular area, with the output destination position specified by the area specifying means as the starting position. A reading means for reading in units, and each bit of one word on one boundary side in the word direction in the first rectangular area,
A first mask register that specifies in bits whether or not the area is within the second rectangular area, and each bit of one word on the other boundary side in the word direction in the first rectangular area is within the second rectangular area. a second mask register for specifying whether or not there is a border on the other side of the first rectangular area; mask control signal output means for outputting a second mask control signal in response to reading of one word on the side; and image information read out in units of words from the bitmap memory by the reading means.
An image output device comprising: masking means for masking bit by bit according to the contents of the first and second mask registers at the timing of the first and second mask control signals and outputting the masked data.
JP60039296A 1985-02-28 1985-02-28 Image output device Pending JPS61198330A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60039296A JPS61198330A (en) 1985-02-28 1985-02-28 Image output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60039296A JPS61198330A (en) 1985-02-28 1985-02-28 Image output device

Publications (1)

Publication Number Publication Date
JPS61198330A true JPS61198330A (en) 1986-09-02

Family

ID=12549174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60039296A Pending JPS61198330A (en) 1985-02-28 1985-02-28 Image output device

Country Status (1)

Country Link
JP (1) JPS61198330A (en)

Similar Documents

Publication Publication Date Title
JPS61198330A (en) Image output device
US6577313B1 (en) Image data control apparatus
JPH06197213A (en) Colour copying machine
JP2523213B2 (en) Page printer print control method
JP2884862B2 (en) Data processing device
JP3226226B2 (en) Character processing method and apparatus
JPH011368A (en) image forming device
JPS6327879A (en) Image processing circuit
JPS61199378A (en) Printer control device
JPH0636027A (en) Image processor
JPH0516452A (en) Printer
JPH049150B2 (en)
JPH0383666A (en) Image processing device
JPH03227670A (en) Color image recorder
JPS61118263A (en) Letter development system to image memory
JPH0490594A (en) Image recording device
JPS60136824A (en) Printer control device
JPH02239318A (en) Output device controller
JPH0584229B2 (en)
JPH0516448A (en) Image forming apparatus
JPS61275977A (en) Direct memory access control system
JPS61116559A (en) Printing apparatus
JPS62265690A (en) Raster scan reading circuit
JPS63286927A (en) Printing control device
JPH0484370A (en) Picture forming device