JPS6119061B2 - - Google Patents

Info

Publication number
JPS6119061B2
JPS6119061B2 JP55163050A JP16305080A JPS6119061B2 JP S6119061 B2 JPS6119061 B2 JP S6119061B2 JP 55163050 A JP55163050 A JP 55163050A JP 16305080 A JP16305080 A JP 16305080A JP S6119061 B2 JPS6119061 B2 JP S6119061B2
Authority
JP
Japan
Prior art keywords
computer
data
database
computers
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55163050A
Other languages
Japanese (ja)
Other versions
JPS5786972A (en
Inventor
Toshio Ogawa
So Akai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Hokushin Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hokushin Electric Corp filed Critical Yokogawa Hokushin Electric Corp
Priority to JP55163050A priority Critical patent/JPS5786972A/en
Publication of JPS5786972A publication Critical patent/JPS5786972A/en
Publication of JPS6119061B2 publication Critical patent/JPS6119061B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、待機冗長形の二重化計算機システム
の改良に関するものである。さらに詳しくは、メ
モリ転写手段を改善した二重化計算機システムに
関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a redundant standby computer system. More specifically, the present invention relates to a redundant computer system with improved memory transfer means.

計算機システムの信頼性を高める一つの手法と
して待機冗長形の二重化方式が採用される。この
方式の計算機システムにおいては、2台の計算機
とこれら計算機の動作を監視し制御する二重化制
御装置が用いられる。二重化制御装置は計算機の
動作を監視してどちらか一方を実作業に従事させ
他方を待機状態にしておき、実作業側の計算機に
故障を発見したとき実作業の受持ちを待機側の計
算機に肩代わりさせる。肩代わりした計算機が実
作業に従事している間に故障した計算機の修理が
行われ、修理が済み次第計算機の二重系が復元さ
れる。二重化計算機システムの信頼性は、2台の
計算機の同時故障の確率と二重化制御装置の故障
の確率によつて決まるが、前者は後者よりはるか
に小さいので、事実上後者すなわち二重化制御装
置の故障の確率によつて決まる。したがつて二重
化制御装置はできるだけ信頼性の高いものにする
必要がある。
A standby redundant duplex system is used as one method to increase the reliability of computer systems. This type of computer system uses two computers and a redundant control device that monitors and controls the operations of these computers. The redundant control device monitors the operation of the computers, keeps one of them engaged in actual work, and the other in standby mode, and when a failure is discovered in the computer on the actual work side, the responsibility for the actual work is transferred to the computer on the standby side. let While the computer taking over is engaged in actual work, the broken computer is repaired, and once the repair is completed, the dual system of computers is restored. The reliability of a redundant computer system is determined by the probability of simultaneous failure of two computers and the probability of failure of the redundant control device, but since the former is much smaller than the latter, it is virtually impossible to predict the failure of the redundant control device. Determined by probability. Therefore, it is necessary to make the duplex control device as reliable as possible.

このような二重化計算機システムにおいては、
実作業の引継ぎの連続性を保つために、2つの計
算機のメモリの内容を一致させなければならな
い。2つの計算機のメモリ内容を一致させる従来
例としては、2つの計算機のどちらからでもアク
セスできる共通のメモリを二重化制御装置内に設
け、実作業を遂行するうえで必要な種類のデータ
はこのメモリに記憶するようにしたものがある。
しかしながら、この従来例においては、実作業側
の計算機のプログラム暴走などにより、共通のメ
モリが破壊されるとそれがそのまま待機側に引継
がれて共倒れになるという不都合が生じ、また二
重化制御部はメモリを有することにより構成が複
雑化して信頼性が低くなる。
In such a redundant computer system,
In order to maintain continuity in handing over actual work, the contents of the memories of the two computers must be made consistent. As a conventional example of matching the memory contents of two computers, a common memory that can be accessed from either of the two computers is provided in the duplex control device, and the type of data necessary to perform the actual work is stored in this memory. There's something I tried to remember.
However, in this conventional example, if the common memory is destroyed due to a runaway program on the computer on the actual work side, the problem is inherited by the standby side and both of them are destroyed. This makes the configuration complicated and reduces reliability.

メモリ内容を一致させる他の従来例としては、
実作業の肩代わりに先立つて二重化制御装置によ
りメモリの内容を実作業側から待機側に転写する
ようにしたものがある。この場合二重化制御装置
はメモリを持つ必要がないので、信頼性を高くし
うるが、データが多くて転写に時間がかかるとき
は、その所要時間が無視できなくなり、計算機に
よる作業の実時間性が損われる。また実作業側の
計算機の故障が電源断のようなメモリアクセスを
不可能にする故障の場合は、データの転写が不可
能になり、待機側による正しい作業の引継ぎが行
えない。
Other conventional examples of matching memory contents include:
There is a system in which the contents of the memory are transferred from the actual work side to the standby side using a redundant control device prior to taking over the actual work. In this case, the redundant control device does not need to have memory, so it can increase reliability, but when there is a lot of data and it takes time to transfer, the time required cannot be ignored, and the real-time nature of the computer work is reduced. be damaged. Furthermore, in the case of a failure in the computer on the actual work side that makes memory access impossible, such as a power outage, data cannot be transferred and the work cannot be correctly taken over by the standby side.

メモリ内容を一致させるさらに他の従来例とし
ては、実作業側から待機側へのデータ転写を肩代
わりの時期に関係なく定期的に行つて、2つの計
算機のメモリ内容が一致している確率を高めるよ
うにしたものがある。このようにすると、データ
転写の周期を短くするほどメモリ一致の確率が高
まるが、それだけオーバーヘツドが増すので周期
とデータ量には自から限度がある。
Another conventional example of matching memory contents is to periodically transfer data from the actual work side to the standby side, regardless of the time of handover, to increase the probability that the memory contents of the two computers will match. There is something like this. In this case, the shorter the data transfer cycle, the higher the probability of memory coincidence, but since the overhead increases accordingly, there is a limit to the cycle and amount of data.

また、これら転写方式の従来例においては、転
写機能の異常等により誤まつたデータが転写され
てもそれを検知することができないので、データ
異常のまま肩代わりが行われて代わつた計算機が
やがてダウンする事態も生じうる。
In addition, in the conventional examples of these transcription methods, even if erroneous data is transcribed due to an abnormality in the transcription function, it cannot be detected, so the computer that was replaced will eventually go down if the computer is replaced while the data is abnormal. There may also be situations where this occurs.

本発明の目的は、2つの計算機間のメモリ転写
が良好な実時間性を保つて行える二重化計算機シ
ステムを提供することにある。
An object of the present invention is to provide a redundant computer system that can perform memory transfer between two computers while maintaining good real-time performance.

本発明の他の目的は、メモリ転写機能を診断す
る手段を備えた信頼性の高い二重化計算機システ
ムを提供することにある。
Another object of the present invention is to provide a highly reliable redundant computer system equipped with means for diagnosing the memory transfer function.

以下、図面によつて本発明を詳細に説明する。
第1図は、本発明実施例の概念的構成図である。
第1図において、1,2は計算機、3は二重化制
御装置、41,42はそれぞれ計算機1,2の入
出力バス、5は入出力バス切換器、6は入出力装
置である。二重化制御装置3は2つの計算機1,
2とはメモリバス、監視信号線、制御信号線等に
よつてそれぞれ接続され、両計算機の動作監視と
入出力バス使用許可制御およびメモリ転写制御を
行う。二重化制御装置3はまた入出力バス切換器
5に制御信号を与え、その切換えを制御する。
Hereinafter, the present invention will be explained in detail with reference to the drawings.
FIG. 1 is a conceptual block diagram of an embodiment of the present invention.
In FIG. 1, 1 and 2 are computers, 3 is a redundant control device, 41 and 42 are input/output buses of the computers 1 and 2, respectively, 5 is an input/output bus switch, and 6 is an input/output device. The redundant control device 3 has two computers 1,
2 by a memory bus, a monitoring signal line, a control signal line, etc., and performs operation monitoring of both computers, input/output bus usage permission control, and memory transfer control. The duplex control device 3 also provides a control signal to the input/output bus switch 5 to control its switching.

二重化制御装置3は、2つの計算機1,2の状
態を判定して、どちらか一方の正常な計算機に入
出力バス使用許可信号を与え、かつ入出力バス切
換器5をそちら側に投入する。2つの計算機1,
2のうち入出力バス使用許可信号が与えられた方
が実作業に従事し、他方の計算機は待機する。
The duplication control device 3 determines the status of the two computers 1 and 2, gives an input/output bus usage permission signal to one of the normal computers, and turns on the input/output bus switch 5 to that side. two calculators 1,
Of the two computers, the one to which the input/output bus usage permission signal is given is engaged in actual work, while the other computer is on standby.

計算機1,2と二重化制御装置3の詳細な接続
関係を、メモリ転写手段に着目して示せば第2図
のようになる。ただし第2図は繁雑さを避けるた
めに、計算機1を実作業側、計算機2を待機側と
したときの計算機1から計算機2へのメモリ転写
系の構成のみを示したものであつて、計算機2か
ら計算機1へのメモリ転写系も全く同様に構成さ
れている。計算機1,2はそれぞれプロセツサ1
1,21とメインメモリ12,22を持つてい
る。二重化制御装置3はアドレスモニタ部31と
監視部32とデータベース等値化部33とデータ
ベース複写部34を持つている。
The detailed connection relationship between the computers 1 and 2 and the duplication control device 3 is shown in FIG. 2, focusing on the memory transfer means. However, to avoid complexity, Figure 2 only shows the configuration of the memory transfer system from computer 1 to computer 2 when computer 1 is on the actual work side and computer 2 is on the standby side. The memory transfer system from computer 2 to computer 1 is constructed in exactly the same manner. Computers 1 and 2 are each processor 1
1 and 21 and main memories 12 and 22. The duplication control device 3 has an address monitor section 31, a monitoring section 32, a database equalization section 33, and a database copy section 34.

アドレスモニタ部31はフアーストイン・フア
ーストアウト・メモリ(FIFO)を含み、計算機
1がメモリアクセスするときのアドレスを傍受
し、等値化要求信号を伴つたアドレスを受信した
ときそれをFIFOに記憶する。監視部32は計算
機1,2のレデイ信号とアドレスモニタ部31の
データレデイ信号を監視してデータベース等値化
部33とデータベース複写部34の動作を制御す
る。データベース等値化部33は監視部32の制
御信号とアドレスモニタ部31のFIFOから与え
られるアドレスに従つて計算機1のメインメモリ
を読み出し、この読出したデータを計算機2のメ
インメモリの同一アドレスに書込む。これによつ
て、計算機1が要求したデータが計算機2に転写
され等値化が行われる。FIFOは計算機1のメモ
リアクセスと二重化制御部3の等値化動作とのタ
イミング差を緩衝する。計算機1による等値化要
求は、計算機1がメインメモリ12内のデータベ
ースのある種のデータの書込みを行つたときに発
せられる。この種のデータは、計算機1,2が実
作業を遂行する場合に共通に利用するデータとさ
れる。したがつて、計算機1の書込みによつてこ
の種の共用データが変化するたびにその変化した
データが計算機2のデータベースに転写されるこ
とになる。一方データベース複写部34は、監視
部32の制御信号に従つて計算機1の全データベ
ースを計算機2に書き移す。データベース複写部
34の動作は、計算機2が二重系に投入されたと
きに計算機2の初期化作業の1つとして行われ
る。データベース等値化部33とデータベース複
写部34は並行して動作できるようになつてい
る。したがつて、データベース複写中に計算機1
が共用データを書替えると、そのつどそのデータ
につき等値化が行われる。
The address monitor unit 31 includes a first-in, first-out memory (FIFO), intercepts the address when the computer 1 accesses the memory, and stores it in the FIFO when it receives an address accompanied by an equalization request signal. . The monitoring section 32 monitors the ready signals of the computers 1 and 2 and the data ready signal of the address monitor section 31, and controls the operations of the database equalization section 33 and the database copying section 34. The database equalization unit 33 reads out the main memory of the computer 1 according to the control signal of the monitoring unit 32 and the address given from the FIFO of the address monitoring unit 31, and writes the read data to the same address in the main memory of the computer 2. It's crowded. As a result, the data requested by the computer 1 is transferred to the computer 2 and equalized. The FIFO buffers the timing difference between the memory access of the computer 1 and the equalization operation of the duplication control unit 3. The equalization request by the computer 1 is issued when the computer 1 writes certain data in the database in the main memory 12. This type of data is commonly used when the computers 1 and 2 perform actual work. Therefore, each time this type of shared data changes due to writing by computer 1, the changed data is transferred to the database of computer 2. On the other hand, the database copying section 34 writes the entire database of the computer 1 to the computer 2 according to the control signal from the monitoring section 32 . The operation of the database copying unit 34 is performed as one of the initialization tasks for the computer 2 when the computer 2 is put into the duplex system. The database equalization section 33 and the database copying section 34 are designed to operate in parallel. Therefore, during database copying, computer 1
Each time shared data is rewritten, equalization is performed on that data.

これらアドレスモニタ部31、監視部32、デ
ータベース等値化部33、およびデータベース複
写部34は例えばマイクロプロセツサのプログラ
ムによつて実現するのが好ましいが、もちろんそ
れぞれ専用のハードウエアで実現してもよい。
These address monitor section 31, monitoring section 32, database equalization section 33, and database copy section 34 are preferably realized by, for example, a microprocessor program, but of course they may also be realized by dedicated hardware. good.

このようなメモリ転写機構により、待機側の計
算機2のデータベースは、データベース複写部3
4によつて実作業側の計算機1のデータベースと
一致するように初期化されるとともに、データベ
ース中の共用データについては計算機1が書替え
を行うたびにそれに合わせて等値化される。した
がつて、一旦初期化した後は、共用データのうち
書替えのあつたものだけを転写すればよいので、
従来のように、定期的にあるいは計算機切換えの
たびごとに一連の共用データをすべて転写するの
に比べて、総合的なメモリ転写速度は大幅に改善
される。すなわち、2つの計算機間のメモリ転写
が良好な実時間性を保つて行えることになる。
With such a memory transfer mechanism, the database of the computer 2 on the standby side is transferred to the database copying unit 3.
4, the database is initialized to match the database of the computer 1 on the actual work side, and the shared data in the database is equalized each time the computer 1 rewrites it. Therefore, once initialized, it is only necessary to copy the shared data that has been rewritten.
Compared to the conventional method, in which a series of shared data is transferred in its entirety periodically or every time a computer is switched, the overall memory transfer speed is greatly improved. In other words, memory transfer between two computers can be performed while maintaining good real-time performance.

またデータベースの等値化にあたつては、書替
えの行われた部位のアドレス信号だけを傍受し
て、そのアドレスから改めてデータを読出して転
写するようにしたので、アドレス信号を誤まつて
受信しても別な部位間でデータ転写が行われるだ
けであり、しかもデータはその部位のデータとし
て正しいものであるから問題はない。ただし本来
の部位のデータが等値化されずに残るが、実作業
側においてこの種データの書替えはたびたび行わ
れるのが普通であるから、次の機会には等値化さ
れる。すなわち誤まつたデータが転写される危険
性が少ない。
In addition, when equalizing the database, we intercepted only the address signal of the part that was rewritten and read and transcribed the data anew from that address, so there is no possibility that the address signal may be received incorrectly. However, there is no problem because the data is only transferred between different parts and the data is correct for that part. However, the data of the original part remains without being equalized, but since this kind of data is usually rewritten frequently in actual work, it will be equalized at the next opportunity. In other words, there is less risk of erroneous data being transferred.

計算機1,2のメインメモリ12,22におけ
る情報配置を第3図に示す。ただし第3図におい
ては、2つのメインメモリを実作業側と待機側と
いう形で相対化している。メインメモリ12,2
2における情報配置は、アドレス番号の小さい方
から順に、モニタ、I/Oコントロールプログラ
ム、データベース、等値化要求プログラム、およ
び待機用プログラムとされる。I/Oコントロー
ルプログラムは計算機1,2が入出力装置6を駆
使して実作業をするための各種のプログラムの集
まりである。データベースはI/Oコントロール
プログラムによつて利用される各種のデータの集
まりであつて、計算機1,2が実作業を遂行する
場合に共通に利用するデータすなわち等値化を要
するデータもここに含まれる。等値化を要するデ
ータへのアクセスは等値化要求プログラムを通じ
て行われる。したがつてI/Oコントロールプロ
グラムがその実行中にそのようなデータを読み書
きするときは、等値化要求プログラムを使用して
アクセスすることになる。
FIG. 3 shows the information arrangement in the main memories 12 and 22 of the computers 1 and 2. However, in FIG. 3, the two main memories are made relative to each other in the form of an actual work side and a standby side. Main memory 12, 2
The information arrangement in No. 2 is a monitor, an I/O control program, a database, an equalization request program, and a standby program in descending order of address number. The I/O control program is a collection of various programs for the computers 1 and 2 to perform actual work by making full use of the input/output device 6. The database is a collection of various data used by the I/O control program, and includes data that is commonly used by computers 1 and 2 when performing actual work, that is, data that requires equalization. It can be done. Access to data requiring equalization is performed through an equalization request program. Therefore, when the I/O control program reads or writes such data during its execution, it will access it using the equalization request program.

等値化要求プログラムによつてデータの書込み
が行われたとき自動的に等値化要求信号が発せら
れる。等値化要求プログラムはデータベース領域
を挾んでI/Oコントロールプログラムとは反対
側の領域に置かれているので、この領域のプログ
ラムが実行されかつデータ書込み動作が行われた
ことは、プログラムカウンタの内容と命令コード
とを併せて解読することによつて機械的に検知で
きる。すなわち、等値化要求信号は特別な命令や
プログラムによらずハードウエアによつて自動的
に発することができる。この等値化要求信号に応
じて二重化制御装置3により前記のように待機側
のメモリへのデータ転写が行われる。
When data is written by the equalization request program, an equalization request signal is automatically generated. Since the equalization request program is placed in an area on the opposite side of the database area from the I/O control program, the fact that the program in this area has been executed and the data write operation has been performed is indicated by the program counter. It can be detected mechanically by decoding the content and instruction code together. That is, the equalization request signal can be automatically issued by hardware without any special command or program. In response to this equalization request signal, the duplication control device 3 transfers the data to the standby side memory as described above.

メインメモリ中の情報配置を、データベースを
挾んで、前にI/Oコントロールプログラム、後
に等値化要求プログラムというふうにし、かつ等
値化要求信号は等値化要求プログラムが実行され
なければ発生しないようにしたので、仮りにI/
Oコントロールプログラムが暴走してデータベー
スを破壊する事態が起こつても、破壊されたデー
タベースが待機側に転写されることは防止され
る。すなわち、I/Oコントロールプログラムが
暴走しても等値化要求プログラムに到達する前に
データベースにさしかかるので、ここで未定義命
令の実行や未定義アドレスへのアクセス等の異常
が発生し計算機切換えの条件が成立する。このた
め、等値化要求プログラムが実行されないうちに
計算機切換えが行われるので、破壊されたデータ
ベースの異常なデータが待機側に転写されること
はない。したがつて異常なデータが転写されるこ
とによる2つの計算機の共倒れは生じない。
Information is arranged in the main memory so that the database is interposed, the I/O control program comes first, and the equalization request program comes after, and the equalization request signal is not generated unless the equalization request program is executed. So, if I/
Even if the O control program goes out of control and destroys the database, the destroyed database is prevented from being transferred to the standby side. In other words, even if the I/O control program runs out of control, it will reach the database before reaching the equalization request program, so an abnormality such as execution of an undefined instruction or access to an undefined address will occur and the computer will have to be switched. The condition is met. Therefore, since the computer is switched before the equalization request program is executed, abnormal data in the destroyed database will not be transferred to the standby side. Therefore, two computers will not fail together due to abnormal data being transferred.

実作業側のI/Oコントロールプログラムは、
第4図のようにデータベース領域中の特定のアド
レスにあるチエツク用データを予め規約された方
法で定期的に更新するようになつている。この更
新はもちろん等値化要求プログラムを通じて行わ
れ、例えば1秒周期で値を1ずつ増加させるよう
な更新をする。このように更新されたデータは二
重化制御装置3により逐一待機側に転写されるの
で、待機側においても特定アドレスのデータが同
様に変化する。待機側においては待機用プログラ
ムによつてこのデータの変化状況がチエツクさ
れ、予め規約されたとおりの変化をしているかど
うか判定される。二重化制御装置3のデータ転写
機能が正常ならば、待機側のこのデータも予め規
約されたとおりに変化する筈であるから、これに
よつてデータ転写機能の異常の有無が検出でき
る。データ転写機能の異常が検出されたときはそ
の旨がオペレータに報知される。オペレータはこ
の報知に接したら、二重化制御装置の修理を計算
機システムの定期点検期間あるいはもし可能であ
れば運転期間中に行つて機能を回復させる。デー
タ転写機能が異常になつても、実作業側の計算機
が故障しない限り入出力制御に支障はないので直
ちにシステムダウンになることはない。
The I/O control program on the actual work side is
As shown in FIG. 4, the check data at a specific address in the database area is periodically updated in a predetermined manner. This update is of course performed through the equalization request program, and for example, the value is updated by incrementing the value by 1 at a cycle of 1 second. Since the data updated in this way is transferred one by one to the standby side by the duplication control device 3, the data at the specific address changes in the same way on the standby side. On the standby side, a standby program checks the state of change in this data and determines whether it is changing as specified in advance. If the data transfer function of the duplication control device 3 is normal, this data on the standby side should also change as specified in advance, so that it is possible to detect whether there is an abnormality in the data transfer function. When an abnormality in the data transcription function is detected, the operator is notified of this fact. When the operator receives this notification, he repairs the duplex control device during the regular inspection period of the computer system or, if possible, during the operation period to restore its functionality. Even if the data transfer function becomes abnormal, there will be no problem with input/output control unless the computer on the actual work side breaks down, so the system will not go down immediately.

なお二重化制御装置3には自己診断機能が付与
されて、二重化制御装置3の大部分の異常はこれ
によつて検出報知され、オペレータによる適切な
処置がとれるようになつているが、データ転写機
能は自己診断がきかない部分の1つである。しか
し、データ転写機能の異常については、上記のよ
うに待機側の計算機によつて検出報知されるの
で、それに対応したオペレータの適切な処置によ
つて計算機システムのダウンが回避される。
The redundant control device 3 is equipped with a self-diagnosis function, which detects and notifies most abnormalities in the redundant control device 3 so that the operator can take appropriate measures. This is one of the areas where self-diagnosis is difficult. However, since an abnormality in the data transfer function is detected and reported by the standby computer as described above, the computer system can be prevented from going down if the operator takes appropriate measures in response to the abnormality.

以上のように本発明によれば、メモリ転写手段
の改善により、2つの計算機間のメモリ転写が良
好な実時間性を保つて行え、かつメモリ転写機能
の診断を可能にして、さらに信頼性を向上させた
二重化計算機システムが実現できる。
As described above, according to the present invention, by improving the memory transfer means, memory transfer between two computers can be performed while maintaining good real-time performance, and the memory transfer function can be diagnosed, further improving reliability. An improved redundant computer system can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明実施例の概念的構成図、第2
図は、第1図の装置の要部の詳細図、第3図およ
び第4図は2つの計算機のメモリにおける情報配
置図兼動作説明図である。 1,2……計算機、3……二重化制御装置、4
1,42……入出力バス、5……入出力バス切換
器、6……入出力装置、11,21……プロセツ
サ、12,22……メモリ、31……アドレスモ
ニタ部、32……監視部、33……データベース
等値化部、34……データベース複写部。
Fig. 1 is a conceptual configuration diagram of an embodiment of the present invention;
The figure is a detailed view of the main parts of the apparatus shown in FIG. 1, and FIGS. 3 and 4 are information layout diagrams and operation explanatory diagrams in the memories of two computers. 1, 2... Computer, 3... Redundant control device, 4
1, 42... Input/output bus, 5... Input/output bus switch, 6... Input/output device, 11, 21... Processor, 12, 22... Memory, 31... Address monitor unit, 32... Monitoring part, 33...database equalization part, 34...database copying part.

Claims (1)

【特許請求の範囲】[Claims] 1 入出力装置を共用する2つの計算機と、これ
ら計算機の動作を監視し制御する二重化制御装置
とを有する待機冗長形の二重化計算機システムに
おいて、前記二重化制御装置は、転写すべきデー
タのアドレス情報を監視し一時記憶するバツフア
メモリを含むアドレスモニタ部と、一時記憶され
たアドレス情報を使用して実作業側の計算機内メ
モリ装置から転写すべきデータを読み出し待機側
計算機内のメモリ装置への当該データを書き込む
データベース等値化部と、全データベースを実作
業側計算機から待機側計算機へ転写するデータベ
ース複写部と、2つの計算機の状態及びアドレス
モニタ部を監視し前記データベース等値化部及び
データベース複写部の動作を制御する監視部を備
え、実作業時にどちらの計算機によつても共通に
利用されるたぐいのデータを実作業側の計算機が
自己のメモリにおいて書替えたとき当該データを
待機側の計算機のメモリ装置を転写するように
し、前記2つの計算機はデータベース等値化機能
のチエツクのために各メモリ装置内の同じ番地に
特定のチエツク用データ領域を設け、実作業側計
算機が自己のメモリ装置の前記特定データについ
て予め規約された方法で定期的に更新を行い、待
機側計算機は自己のメモリの対応する特定データ
についてその変化状況を判定するようにしたこと
を特徴とする二重化計算機システム。
1. In a standby redundant type duplex computer system having two computers that share an input/output device and a duplex control device that monitors and controls the operations of these computers, the duplex control device stores address information of data to be transferred. An address monitor unit including a buffer memory for monitoring and temporary storage, and the temporarily stored address information are used to read data to be transferred from the memory device in the computer on the actual working side and transfer the data to the memory device in the computer on the standby side. A database equalization unit for writing, a database copying unit for transferring the entire database from the actual working computer to the standby computer, and a database equalization unit and database copying unit for monitoring the status and address monitoring unit of the two computers. It is equipped with a monitoring unit that controls the operation, and when the computer on the actual side rewrites data that is commonly used by both computers during actual work in its own memory, the data is transferred to the memory of the computer on the standby side. The two computers set up a specific check data area at the same address in each memory device for checking the database equalization function, and the actual working computer transfers the data area to the same address in its own memory device. A redundant computer system characterized in that specific data is periodically updated in a predetermined manner, and a standby computer determines the change status of the corresponding specific data in its own memory.
JP55163050A 1980-11-19 1980-11-19 Doubled computer system Granted JPS5786972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55163050A JPS5786972A (en) 1980-11-19 1980-11-19 Doubled computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55163050A JPS5786972A (en) 1980-11-19 1980-11-19 Doubled computer system

Publications (2)

Publication Number Publication Date
JPS5786972A JPS5786972A (en) 1982-05-31
JPS6119061B2 true JPS6119061B2 (en) 1986-05-15

Family

ID=15766214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55163050A Granted JPS5786972A (en) 1980-11-19 1980-11-19 Doubled computer system

Country Status (1)

Country Link
JP (1) JPS5786972A (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60157643A (en) * 1984-01-26 1985-08-17 Yokogawa Hokushin Electric Corp Duplex structure computer
JPH0769849B2 (en) * 1987-07-31 1995-07-31 富士通株式会社 Disk string switcher failure recovery method
JPH0630070B2 (en) * 1988-04-27 1994-04-20 横河電機株式会社 Redundant control system
JPH0814797B2 (en) * 1988-11-14 1996-02-14 日本電気株式会社 Checking method in redundant processing equipment
JPH02206844A (en) * 1989-02-06 1990-08-16 Hitachi Ltd Operation method for dual controller
JPH0680493B2 (en) * 1989-08-10 1994-10-12 株式会社京三製作所 Parallel dual system processor and operating method
JPH04142631A (en) * 1990-10-04 1992-05-15 Nec Corp Memory content taking over system
JPH07281917A (en) * 1994-04-13 1995-10-27 Nec Corp Cpu switchin circuit
JP5353273B2 (en) * 2009-02-03 2013-11-27 日本電気株式会社 Processor peripheral circuit

Also Published As

Publication number Publication date
JPS5786972A (en) 1982-05-31

Similar Documents

Publication Publication Date Title
US5758113A (en) Refresh control for dynamic memory in multiple processor system
JPH07117903B2 (en) Disaster recovery method
JPH0619722B2 (en) Device that saves the state of the computer
JPH02202638A (en) Fault-tolerant computer system fitted with multiprocessor
EP1380950B1 (en) Fault tolerant information processing apparatus
JPH0465411B2 (en)
JPS6119061B2 (en)
JPS6119060B2 (en)
JPS641809B2 (en)
JPS60157643A (en) Duplex structure computer
JPS5917467B2 (en) Control computer backup method
JP2500447B2 (en) Memory copy method
JPS6095663A (en) Automatic switching device of dual type magnetic disk device
KR19990057809A (en) Error prevention system
JP3012402B2 (en) Information processing system
JPH06259274A (en) Duplex system
JPH08179994A (en) Computer system
JPH0362244A (en) Data assurance control system for external semiconductor memory device
JPH03269745A (en) Duplex processor system
JPS59201110A (en) Programmable controller
JPH06124171A (en) Duplex disk controller
JPH0395634A (en) Restart control system for computer system
JP3340284B2 (en) Redundant system
JPH06348604A (en) Memory copy system
JPH02266437A (en) Duplexed information processing system