JPS61187123U - - Google Patents
Info
- Publication number
- JPS61187123U JPS61187123U JP6911385U JP6911385U JPS61187123U JP S61187123 U JPS61187123 U JP S61187123U JP 6911385 U JP6911385 U JP 6911385U JP 6911385 U JP6911385 U JP 6911385U JP S61187123 U JPS61187123 U JP S61187123U
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- counter
- inputted
- output signal
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
第１図は本考案の一実施例の回路図、第２図は
その各部タイムチヤート、第３図は従来のものの
回路図である。 １……ツエナーダイオード、２……抵抗、３…
…コンデンサ、４……発振器、５……カウンタ、
６……インバータゲート、７……Ｓ／Ｒラツチ、
８……プロセツサ。
その各部タイムチヤート、第３図は従来のものの
回路図である。 １……ツエナーダイオード、２……抵抗、３…
…コンデンサ、４……発振器、５……カウンタ、
６……インバータゲート、７……Ｓ／Ｒラツチ、
８……プロセツサ。
Claims (1)
- 電源電圧を積分した信号をカウンタのクリヤ端
子とラツチ回路のリセツト端子に入力し、発振器
出力信号を前記カウンタのクロツク端子と処理装
置のクロツク端子に入力し、前記カウンタの出力
信号を前記ラツチ回路のセツト端子に入力し、前
記ラツチ回路の出力信号を前記処理装置のリセツ
ト端子に入力することを特徴とするシステムリセ
ツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6911385U JPS61187123U (ja) | 1985-05-10 | 1985-05-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6911385U JPS61187123U (ja) | 1985-05-10 | 1985-05-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61187123U true JPS61187123U (ja) | 1986-11-21 |
Family
ID=30604484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6911385U Pending JPS61187123U (ja) | 1985-05-10 | 1985-05-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187123U (ja) |
-
1985
- 1985-05-10 JP JP6911385U patent/JPS61187123U/ja active Pending