JPS61184048A - Heat sensing recorder - Google Patents

Heat sensing recorder

Info

Publication number
JPS61184048A
JPS61184048A JP60023742A JP2374285A JPS61184048A JP S61184048 A JPS61184048 A JP S61184048A JP 60023742 A JP60023742 A JP 60023742A JP 2374285 A JP2374285 A JP 2374285A JP S61184048 A JPS61184048 A JP S61184048A
Authority
JP
Japan
Prior art keywords
counter
signal
recording
clk2
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60023742A
Other languages
Japanese (ja)
Inventor
Hiromi Yamashita
山下 博實
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60023742A priority Critical patent/JPS61184048A/en
Publication of JPS61184048A publication Critical patent/JPS61184048A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fax Reproducing Arrangements (AREA)
  • Electronic Switches (AREA)
  • Thermal Transfer Or Thermal Recording In General (AREA)

Abstract

PURPOSE:To attain control with high grade and simple data transmission by using sweep information of a counter to drive a switch circuit thereby flowing a current to a heat resistor for a time corresponding to a required recording density. CONSTITUTION:A clock signal CLK2 consists of 2<n> sets of pulse train having a period of t/2<n> (t is maximum print pulse width) and a counter 71 starts inputting the CLK2 and count down. When it is supposed that the content of a shift register group 101 is 2 and the information is preset to the counter 71, the counter 71 uses two pulses of the CLK2 and outputs an L signal from a terminal RCY. A FF81 brings the level of Q to L while receiving this signal and a switching element 31 is turned off. Further, a gate 111 is closed and the input to the counter 71 of the CLK2 is inhibited. The state is kept since the next STROBE signal is applied. That is, the print pulse is applied to the heater for t/2<n>X2 to the content of the register 101.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はg熱記録方式、より詳細にはドツト記録を行
う感熱記録装置の駆動方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a g-thermal recording system, and more particularly to a driving system for a thermal recording apparatus that performs dot recording.

[従来の技術] l&熱記録方式は簡便であるため、近来広く使用されて
いる。この方式は基板上に形成された発熱体に選択的に
通電し、記録1紙を発色させるものであるが、各種の駆
動方法が知られている。
[Prior Art] The l&thermal recording method is simple and has been widely used in recent years. In this method, a heating element formed on a substrate is selectively energized to color a recording sheet, and various driving methods are known.

この例として、特開昭59−133081号に紹介のダ
イレクトドライブ方式と呼ばれるものがあり回路例を第
6図に示す。これは線状の発熱素子(51)。
As an example of this, there is a so-called direct drive system introduced in Japanese Patent Laid-Open No. 59-133081, and an example of the circuit is shown in FIG. This is a linear heating element (51).

(52)・・・(5n)のそれぞれにスイッチング素子
(31)。
(52)...(5n) each has a switching element (31).

(32)・・・(3n)を接続し、サーマルヘッド内に
一体化して搭載したものであり、−ライン分のシフトレ
ジスタ(11)、 (12)・・・(1n)ないしはラ
ンチ回lif!r(21)。
(32)...(3n) are connected and integrated into the thermal head, and shift registers (11), (12)...(1n) or lunch times lif! for - lines are connected. r(21).

(22)・・・(2n)に記録用データを送り込むよう
になっている。すなわち、各発熱素子毎、1組のスイツ
子回路(31)とストロボ用ゲート回路(41)とラン
チ回路(2i) ト、シフトレジスタ回路(li) 1
段分からなる駆動セル(6i)’&もちこれがn段分用
意され、n段のシフトレジスタ(100)にDATAI
NIIM1子から1ライン分のデータを直列に入力し、
次いでLATCH端子から入力したランチ信号によって
ランチ回路(21) 、 (22) ・= (2n)へ
シフトレジスタ(100)の各段の内容を転送するスト
ローブ信号によってゲート回路(41) 、 (42)
 ・= (4n)のONしランチ回路(21) 、 (
22)・・・(2n)の内容に対応して各スイッチ回路
(31) 、 (32) −(3n)のo Hlo r
 r状態と決定し発熱素子(51)+ (52)・・・
(5n)に通電し発熱させて画像を記録する。なおスト
ローブ信号は全ビットあるいは任意の複数ピットに共通
に接続されておりので同一タイミングでの個々の発熱体
への通電時間はドツト毎個別に変えることはできない。
Recording data is sent to (22)...(2n). That is, for each heating element, one set of switch circuit (31), strobe gate circuit (41), launch circuit (2i), and shift register circuit (li) 1
Drive cells (6i)' consisting of stages are prepared for n stages, and DATAI is stored in n stages of shift register (100).
Input one line of data from one NIIM child in series,
Next, the gate circuits (41), (42) are activated by the strobe signal that transfers the contents of each stage of the shift register (100) to the launch circuits (21), (22), = (2n) by the launch signal input from the LATCH terminal.
・= (4n) turns on and launch circuit (21), (
22)...O Hlor of each switch circuit (31), (32) - (3n) corresponding to the content of (2n)
The r state is determined and the heating element (51) + (52)...
(5n) is energized to generate heat and record an image. Note that since the strobe signal is commonly connected to all bits or arbitrary plurality of pits, the energization time to each heating element at the same timing cannot be changed individually for each dot.

なお、図において、C0MM0Nは電源用コモン端子、
GNDはグランド端子、S’[’ROBGはストロボ信
号端子、LATCHはラッチ信号端子、DATAINは
データ入力端子、CL OCKはクロック端子、DAT
AOOTはシフトレジスタ(100)の出力端子、DO
I、 DO2、−・Donは各々の発熱素子(51)、
 (52)・・・(5+n)の電圧印加端子、を示す。
In addition, in the figure, C0MM0N is the common terminal for power supply,
GND is the ground terminal, S'['ROBG is the strobe signal terminal, LATCH is the latch signal terminal, DATAIN is the data input terminal, CLOCK is the clock terminal, DAT
AOOT is the output terminal of the shift register (100), DO
I, DO2, - Don are respective heating elements (51),
(52)...(5+n) voltage application terminals are shown.

この回路構成におけるN階調の濃度制御と行う方法につ
き、以下に説明する。
The density control of N gradations in this circuit configuration and the method for performing it will be described below.

発熱体に印加されるエネルギーシは次式で示される。こ
こで、■は記録電源電圧、Rは発熱体抵抗値、Ront
/1flfJ述のスイッチングトランジスタのON時の
抵抗成分、tは印字パルス中、である。
The energy applied to the heating element is expressed by the following equation. Here, ■ is the recording power supply voltage, R is the heating element resistance value, Ront
/1flfJ The resistance component when the switching transistor is turned on, t, is during the printing pulse.

go=Pot=I” Rt (R+Ron)2Rt(1式) つまりVおよびRを一定とした場合、EO変化のパラメ
ータはRonおよび、tとなる。
go=Pot=I'' Rt (R+Ron)2Rt (1 equation) In other words, when V and R are constant, the parameters of EO change are Ron and t.

このうちRonについては、自身のバラツキが工35%
程度あり、高度の階調制御には向かない。tを変化させ
る方法が普遍的である。
Of these, for Ron, 35% is due to his own variation.
It is not suitable for advanced gradation control. The method of changing t is universal.

第7図は印加パルヌ幅tf:変化させ濃度制御を行う方
式のタイミングチャートの一例で、256階調の例を示
したものである。記号は各部の信号に対応してつけであ
る。1ラインのデータは制御回路(61)が1発熱素子
(51)に対してイビットのシフトレジスタないしはラ
ンチしか持たないため、256階調に対応して階調制御
を行うためにはクロックパルスを256回送り込みそれ
によって印加パルス幅tt−制御するようにする。すな
わち、クロックパルスに1が送出される毎に必要な濃度
に対応した印加パルス幅が得られるようラッチ信号を立
てスイッチング素子の0N10FF状態を変えていく。
FIG. 7 is an example of a timing chart of a method of performing density control by changing the applied pulse width tf, and shows an example of 256 gradations. Symbols are assigned to correspond to the signals of each part. For one line of data, the control circuit (61) has only an Ibit shift register or launch for one heating element (51), so in order to perform gradation control corresponding to 256 gradations, clock pulses must be set at 256 gradations. The applied pulse width tt is thereby controlled. That is, each time a clock pulse of 1 is sent out, a latch signal is raised to change the 0N10FF state of the switching element so that an applied pulse width corresponding to the required concentration is obtained.

DOIは2 / 256階調の例である。この場合DO
2に相当するビットがKl、に2で#1″%に3〜に2
56で#0“、のデータ分転送するわけである。なお、
ストローブ信号(riKs−に25gの時間帯ON状態
に保持させておく。このようにして、1/256のステ
ップで通電時間を変化させ任意の印加パルス幅を得るよ
うにしている。
DOI is an example of 2/256 gradations. In this case DO
The bit corresponding to 2 is Kl, 2 and #1″% 3 to 2
56, the amount of data #0" is transferred.
The strobe signal (riKs-) is kept in the ON state for a period of 25 g. In this way, the energization time is varied in steps of 1/256 to obtain an arbitrary applied pulse width.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述のように、従来の方式では1発熱素子に対応し1コ
のシフトレジスタないしはラッチしか持たないのでデー
タ転送スピードfは次のようになる。ここでNは直列シ
フトレジスタのピット数、mは階調数、tは印字パルス
中の最大値である。
As mentioned above, the conventional system has only one shift register or latch corresponding to one heating element, so the data transfer speed f is as follows. Here, N is the number of pits in the serial shift register, m is the number of gradations, and t is the maximum value in the print pulse.

m f=−(2式) %式% としたときm−32階調となり、階調数を更に上げよう
とした場合fを増加させるか、Nを減らすかあるいはt
を増加させる必要がでてくる。
When m f = - (2 formula) % formula %, it becomes m-32 gradations, and if you want to further increase the number of gradations, you must increase f, decrease N, or t.
It becomes necessary to increase.

fの増加は回路を構成する工Cの特性で決まるが、MO
Sにて6MHz%bi−CMO8にて5 MHzが現状
では限界である。更に、ノイズの観点からfをとげるこ
とは好ましいことではない。またtの増加は高速作画を
さまたげる方向でみる。更に、Nの減少は、シフトレジ
スタないしはランチのピット数と減らすことになり、入
力するDataの本数の増加となり、ひいてはデータの
処理の繁雑さと招くことになる。
The increase in f is determined by the characteristics of the circuit C that makes up the circuit, but MO
The current limit is 6 MHz for S and 5 MHz for bi-CMO8. Furthermore, from the viewpoint of noise, it is not desirable to increase f. Also, an increase in t is seen as hindering high-speed drawing. Furthermore, a decrease in N results in a decrease in the number of pits in the shift register or launch, which increases the number of input data lines, which in turn leads to complexity in data processing.

[問題点を解決するための手段] この発明は上記のような従来の方式の欠点を除去するた
めになされたもので、1発熱素子に対応する駆動セル(
61)ににピントのシフトレジスタとランチを持たせた
ものである。
[Means for Solving the Problems] The present invention was made in order to eliminate the drawbacks of the conventional system as described above.
61) has a Focus shift register and launch.

[作用] このように1発熱素子に対し、kビットの制御ができる
ようにすることによってデータ伝送に高い問波故を必要
とせず、かつ、極めて簡単なデータ転送でグレードの高
い階調制御が可能となる。
[Function] In this way, by making it possible to control k bits for one heating element, there is no need for high interference in data transmission, and high-grade gradation control can be achieved with extremely simple data transmission. It becomes possible.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例と図について説明する。第1
図において第6図と同一符号を付したものは同−又は相
当部分を示す。(61)は発熱体1ドツトを駆動する為
の駆動セルで、個々の発熱体(51)は各々端子DOi
に接続される。各1助セル(61)はkbitパラレル
のシフトレジスタ群(1(J i)、シフトレジスタ(
10i)の転送信号となるクロックのゲート回路(9i
)、カウンタ(7i) 、セットリセットクリップ70
ング(81)、スイッチング素子(31)およびカウン
タ(71)のクロック信号となるCOH2のゲート回路
(lli)から構成される。シフトレジスタ群(101
)のSHOP−3R7は各々シフトレジスタのセルを示
し、DO−D7は対応して設けられたデータを並列入力
するデータ入力端子、SOO〜807は各シフトレジス
タのセルに対応する出力端子である。
Hereinafter, one embodiment of the present invention and the drawings will be described. 1st
In the drawings, the same reference numerals as in FIG. 6 indicate the same or corresponding parts. (61) is a drive cell for driving one heating element dot, and each heating element (51) has a terminal DOi.
connected to. Each auxiliary cell (61) has a kbit parallel shift register group (1 (J i), a shift register (
Clock gate circuit (9i) which becomes the transfer signal of 10i)
), counter (7i), set reset clip 70
(81), a switching element (31), and a COH2 gate circuit (lli) that serves as a clock signal for the counter (71). Shift register group (101
), SHOP-3R7 each indicates a cell of a shift register, DO-D7 is a data input terminal for inputting the corresponding data in parallel, and SOO-807 are output terminals corresponding to the cells of each shift register.

[発明の実施例の動作〕 第2図は第1図の実施例の動作タイミングを説明する図
である。データは2n階調(例ではn = 7・256
階調)の情報として、nビットパラレルで端子Do、D
I、・・・D7からシフトレジスタ(101)へ入力さ
れる。これらのデータはゲート回路(91)を通じて入
力されるCLK信号にて次の制御セルのシフトレジスタ
へ順次転送される。全ての制御セルにデータが行きわた
ると、各々の制御セル(61)、 (62)・・・(6
n)のゲート回路(91)、 (92)・・・(9n)
が閉じ、GLKの信号の供給が絶たれる。
[Operation of the embodiment of the invention] FIG. 2 is a diagram illustrating the operation timing of the embodiment of FIG. 1. The data has 2n gradations (n = 7.256 in the example)
gradation) information at terminals Do and D in n-bit parallel.
I, . . . are input to the shift register (101) from D7. These data are sequentially transferred to the shift register of the next control cell by the CLK signal input through the gate circuit (91). When data is distributed to all control cells, each control cell (61), (62)...(6
n) gate circuit (91), (92)...(9n)
is closed, and the GLK signal supply is cut off.

次に、STROBg端子に負のパルスが印加される。こ
の信号は各カクント素子(71)(ダクンカウンタ)の
ロード端子りおよび各7リツプ70ツブ(81)のセッ
ト端子Sに接がっており信号の入力と共に各ダクンカウ
ンタ(71)は、シフトレジスタ(10i)内の情報を
プリセットデータとして受けとり、データは各カウンタ
(71)内に保持される。さらに、7リツブ70ツブ(
81)の出力Qを#E′にすると、この#H#信号を受
けてスイッチング素子(31)はONとなると共に、ゲ
ート回路(lli)を」く。この時点から、ダクンカウ
ンタ(71)はGLK2の信号を受けはじめる。
Next, a negative pulse is applied to the STROBg terminal. This signal is connected to the load terminal of each kakunt element (71) (dakun counter) and the set terminal S of each 7 lip 70 tab (81). ) is received as preset data, and the data is held in each counter (71). In addition, 7 ribs and 70 tubes (
When the output Q of 81) is set to #E', the switching element (31) is turned on in response to this #H# signal, and the gate circuit (lli) is turned on. From this point on, the Dakun counter (71) starts receiving the GLK2 signal.

GLK2はt/(2”)の同期をもつ2n個のパルス列
から成る(t:最大印字パルス幅)。カウンタ(71)
はGLK2の信号の入力と共にカウントグクンを始める
。仮にシフトレジスタ群(IUi)の内容が#2#であ
り、カウンタ(7i)Kその伏報がプリセットさ八た場
合、カウンタはGLK2の2コのパルスで端子RCYか
ら#L#の信号を出力する。
GLK2 consists of 2n pulse trains with synchronization of t/(2”) (t: maximum print pulse width). Counter (71)
starts counting when the GLK2 signal is input. If the contents of the shift register group (IUi) are #2# and the counter (7i) K's information is preset, the counter outputs a #L# signal from the terminal RCY with two pulses of GLK2. do.

この信号を受けて、クリップ70ツブ(81)はQt#
L“に落七し、これによってスイッチング素子(31)
はorrとなる。更に、ゲート(10i)が閉じ、GL
K2のカウンタ(10i)への入力が禁止される。この
状態は、次の5TROBE信号が印加されるまで保持さ
れる。つまり、シフトレジスタ(101)の内容″2#
に対してt/211 X“2′の開発熱体に印字パルス
が印加されるわけである。このようにして、シフトレジ
スタ内の任意のデータに対し、そのデータの指定する時
間分、個々の発熱体と駆動していく。n = 8の場合
256通りの印字時間を発熱体個別に指定できる。印字
時間の差異は、印加エネルギーの差となり、終局的に、
256階調の濃度差となって画像上に現れるわけである
In response to this signal, the clip 70 tube (81) Qt#
L", thereby switching the switching element (31)
becomes orr. Furthermore, the gate (10i) is closed and the GL
Input to the counter (10i) of K2 is prohibited. This state is maintained until the next 5TROBE signal is applied. In other words, the contents of shift register (101) "2#"
A printing pulse is applied to the developing heating element at t/211 Drive with the heating element.When n = 8, 256 printing times can be specified for each heating element.The difference in printing time is the difference in applied energy, and ultimately,
This results in a density difference of 256 gradations that appears on the image.

なお、シフトレジスタ(101)内のデータはストロー
ブ信号印加と同時に、カウンタ(71)内へaり込まれ
、保持される為、書き変えてしまってもよい。つまり、
1ラインの状報を印字中に次ラインのデータを転送でき
る。
Note that the data in the shift register (101) is written into the counter (71) and held at the same time as the strobe signal is applied, so it may be rewritten. In other words,
Data for the next line can be transferred while printing one line of status information.

次に、この階調データを転送する過程について検討する
とシフトレジスタから構成されるメモリ機能目体が、1
発熱体に対し2n通りのデータを一度にたくわ見られる
為、2式(再度下にあげる)においてm=1とおけるこ
とになる。
Next, considering the process of transferring this gradation data, the memory function body consisting of shift registers is 1
Since 2n types of data for the heating element can be viewed at once, m can be set as 1 in the 2 equations (listed below).

Xm f  =− =± 具体的に計算すると例えば、t=1.1m5ec、 f
Xm f =- =± For example, t=1.1m5ec, f
.

=4MHz  とした場合、N = 4400となる。= 4 MHz, N = 4400.

これは発熱体4400′分に対し、f=4MHzという
条件下でも、−回の転送で、データの入力が完了すると
いうことを意味する。つまり、nパラレルのデータ入力
端子1系列のみで、4400発熱素子分のデータを処理
できることになる。16ドツト/sl換算で云えば、4
400/ 16 = 275+wのラインヘッドに相当
する。
This means that for 4400' heating elements, even under the condition of f=4 MHz, data input is completed after - times of transfer. In other words, data for 4,400 heating elements can be processed with only one series of n-parallel data input terminals. In terms of 16 dots/sl, it is 4
This corresponds to a line head of 400/16 = 275+w.

階調故については、シフトレジスタが発熱体1個につき
保有するビット政により決定される為、ビット政を増や
すことにより何階間でも対応できる。
As for the gradation problem, since it is determined by the bit ratio that the shift register has for each heating element, it is possible to deal with any number of floors by increasing the bit ratio.

また、階調のデータはnビットパラレルのデータとして
、入力できるため、従来例のように、データと階調数分
に分割して送出するという複雑な外部回路と全く必要と
しない。
Furthermore, since the gradation data can be input as n-bit parallel data, there is no need for a complicated external circuit that divides the data into the number of gradations and sends them out, unlike the conventional example.

次にCLK2の作用例につき第3図第4図を用いて説明
する。第3図は階調、記録媒体の印加エネルギー(印加
パルス幅に比例)に対する濃度特性の一例である。曲線
Aは実際の濃度曲線、曲線Bt/i直線近似線である。
Next, an example of the operation of CLK2 will be explained using FIGS. 3 and 4. FIG. 3 is an example of density characteristics with respect to gradation and energy applied to the recording medium (proportional to the width of the applied pulse). Curve A is an actual concentration curve, and curve Bt/i is a linear approximation line.

図に示すように濃度と印加エネルギーは、リニアではな
く、8字特性を示す。この為濃度変化ΔDが均等の多階
調記録を行う場合、印加エネルギー(つまり、印字パル
ス中)の5tepJTは、濃度のちがう全ての範囲で値
を変える必要がある。つまりΔT1ンΔT2ンjT3で
なければならない。この制御はCI、に2により以下説
明するようにして自在に行う。
As shown in the figure, the concentration and applied energy are not linear but exhibit a figure-8 characteristic. For this reason, when performing multi-gradation recording with uniform density changes ΔD, the value of 5tep JT of the applied energy (that is, during the printing pulse) needs to be changed in all ranges where the density differs. In other words, it must be ΔT1, ΔT2, and jT3. This control is freely performed by CI and 2 as described below.

次に動作を第4図により説明する。スイッチング素子の
ONは第3図の説明と同様ストローブ信号の立ち下がり
で始まる。この信号の入力と同時にCLK2のカウンタ
(71)への入力が始まる。このCLK2は同−周期を
とらず、例えば第3図の濃度特性に示すΔTl)Δ’I
’2)ΔT3の関係を持たせる。
Next, the operation will be explained with reference to FIG. The switching element is turned on at the falling edge of the strobe signal, as described in FIG. 3. Simultaneously with the input of this signal, input of CLK2 to the counter (71) begins. This CLK2 does not have the same period, and for example, ΔTl)Δ'I shown in the concentration characteristic in FIG.
'2) Create a relationship of ΔT3.

なお、CLK2においてストローブ信号とほぼ同幅ΔT
Oを持つ最初のCLOCKd階調0(無印字)の場合の
カクンクリセットの為の信号である。
In addition, in CLK2, the width ΔT is almost the same as that of the strobe signal.
The first CLOCKd with 0 is a signal for reset when the gradation level is 0 (no printing).

例えば階調lの場合であれば、ストローブ信号の立ちF
りと同時にONとなったスイッチング素子は、カウンタ
にプリセットされたデータ11#(バイナリデータとし
てriooo(JOOIO)のカクントダクンで制御さ
れ、ストローブ立下がり後CLK2の2個目の立下がり
エッヂでO3’lとなる。同様に階調2の場合は、CL
K2の3個目の立下がりエッヂで、階調mの場合はCL
K2のm + 1個目の立下がりエツジで、Oli”F
となる。この出力トランジスタのON時間は、図より明
らかなようにCLK2の周期ΔTnによって制nt受け
る。
For example, in the case of gradation l, the strobe signal rises F
The switching element, which is turned on at the same time as the strobe, is controlled by the data 11# (binary data) that is preset in the counter, and is turned on at the second falling edge of CLK2 after the strobe falls. Similarly, in the case of gradation 2, CL
At the third falling edge of K2, if the tone is m, CL
At the m + 1st falling edge of K2, Oli”F
becomes. As is clear from the figure, the ON time of this output transistor is controlled by the period ΔTn of CLK2.

ここで、ΔTl、ΔT2.・・・ΔTn f第3図の濃
度曲線に沿った値としておくと、ΔDが一定つまり等間
隔の磯変階調が得られることになる。
Here, ΔTl, ΔT2. . . . If ΔTn f is set to a value along the density curve shown in FIG. 3, ΔD is constant, that is, uniformly spaced gradation can be obtained.

なお、CLK2に印加する上記のような同期の異る信号
は、V CM (Volta2eControlled
Multivibrator)を使って容易に作成し得
る。VCMは第4図に示すように入力波形が濃度曲線に
近似させたアナログ信号であり、この電圧値に見合った
同期を持つパルスを発生するのである。
Note that the above synchronized signals applied to CLK2 are VCM (Volta2eControlled
Multivibrator). As shown in FIG. 4, VCM is an analog signal whose input waveform approximates a concentration curve, and generates pulses with synchronization commensurate with this voltage value.

なお上記ス施例ではシフトレジタ(21)をパラレルk
bitにて構成した例を示したが、シリアルに構成して
もよい。例えば第1ドツトに対応する制御セル(61)
内のシフトレジスタ(101)のSR7〜SROをシリ
アルにつなぎ込みSROは、次のセルの817へつなぎ
こむ。同様に全てのシフトレジスタがシリーズにつなぎ
こまれる。画像データは単一制御セルに対し、kblt
(図ではn = 8)の情報を持つシリアルデータとし
て、まず制御セル(61)のシフトレジスタ(1(+1
)のセルSR7へ入力され、順次SR6からSROへ抜
け、SROのデータは次の制御セル(62)のシフトレ
ジスタ(1t12)のセルSR7へ転送されていく。全
てのセルに対し、データがゆきわたった時点で、CLK
が停止する。このデータはカウンタ(7i)へnピット
のパラレルデータとして伝達され、以降前記例と同様な
動作を行う。
In the above embodiment, the shift register (21) is parallel k.
Although an example of a bit-based configuration has been shown, a serial configuration is also possible. For example, the control cell (61) corresponding to the first dot
SR7 to SRO of the shift register (101) in the cell are serially connected, and SRO is connected to 817 of the next cell. Similarly, all shift registers are connected in series. The image data is kblt for a single control cell.
(In the figure, n = 8) information is first stored in the shift register (1 (+1)) of the control cell (61).
), and sequentially exits from SR6 to SRO, and the data in SRO is transferred to cell SR7 of the shift register (1t12) of the next control cell (62). When data has been distributed to all cells, CLK
stops. This data is transmitted to the counter (7i) as parallel data of n pits, and thereafter the same operation as in the above example is performed.

シフトレジスタ(101)をシリアル接続するこの方式
では、CLKの数は、前記例に比べn倍に増加する必要
があるが、データの入力端子が、1/nに減少する。つ
まり、インターフェイスとなるコネクタビン数を(n−
1)本減らし得るという、捨て錐い効果を生む。
In this method of serially connecting the shift registers (101), the number of CLKs needs to be increased by n times compared to the above example, but the number of data input terminals is reduced to 1/n. In other words, the number of connector bins serving as the interface is (n-
1) Creates a throwaway effect by reducing the number of books.

なおシフトレジスタ(101)のシリアル接続はセル8
ROからセルSR7へ順次接続してもさらに次の制御セ
ルのシフトレジスタのセルSROからSR7への接続で
あっても目面を達することは言うまでもない。
The serial connection of the shift register (101) is connected to cell 8.
Needless to say, even if the connection is made sequentially from RO to the cell SR7, or even if the cell SRO of the shift register of the next control cell is connected to the cell SR7, the purpose is achieved.

[発明の効果] 以上のように本発明によれば、1発熱素子に対応して設
けられる制御セルにnピントのシフトレジスタ、ランチ
回路等で構成するメピリ機it持たせると共に、蓄えら
れたデータはその続出クロック信号の周期をかえて記録
媒体に等間隔のd変階調を生じるエネルギーに自動的に
デコードされて供給するよう構成としたため高階調の場
合にデータの転送に高い周波数を必要とせずに濃度階調
間隔を等ピッチになるように制御できる著しい画1の向
上が得られる効果がある。
[Effects of the Invention] As described above, according to the present invention, the control cell provided corresponding to one heat generating element is provided with a Mepiri circuit consisting of an n-pin shift register, a launch circuit, etc., and the stored data is is configured to change the cycle of the successive clock signals and automatically decode and supply the energy that produces equally spaced d-gradations on the recording medium, so high frequencies are required for data transfer in the case of high gradations. This has the effect that the density gradation intervals can be controlled to be equal pitches without any problems, and the image 1 can be significantly improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例に係る駆動回路の構成を示
す図、第2図は同回路を使用した場合の階調印字の一例
を示すタイミングチャート、第3図はカースルプリント
における印加エネルギーと記録濃度の関係と示す図、第
4図は同実施例に係る回路を使用した場合のCLK2と
印字信号のタイミングチャートを説明する図、である。 第5図は可変8期信号発生回路の1例を説明する図、第
6図は従来の駆動回路の一例を示す図、第7図はその回
路における階調印字のタイミングチャートの一例を示す
図、である。 図中(101) /i シフ ) L/レジスタ(71
)riカウンタ回路、(3i)(dスイッチング素子、
(81)はS / RFE″、(lli)はゲート回路
、(51)は発熱体、(61)は発熱体1素子に対応す
る制御セル、 なお1図中、同一符号は、同一機能部分を示す。
Fig. 1 is a diagram showing the configuration of a drive circuit according to an embodiment of the present invention, Fig. 2 is a timing chart showing an example of gradation printing when the same circuit is used, and Fig. 3 is an applied energy in cursel printing. FIG. 4 is a diagram illustrating a timing chart of CLK2 and print signals when the circuit according to the same embodiment is used. FIG. 5 is a diagram illustrating an example of a variable 8-period signal generation circuit, FIG. 6 is a diagram illustrating an example of a conventional drive circuit, and FIG. 7 is a diagram illustrating an example of a timing chart of gradation printing in the circuit. , is. In the figure (101) /i shift) L/register (71
)ri counter circuit, (3i)(d switching element,
(81) is S/RFE'', (lli) is a gate circuit, (51) is a heating element, (61) is a control cell corresponding to one heating element show.

Claims (1)

【特許請求の範囲】 抵抗体に電流を流しその発熱を利用して記録を行う感熱
記録用のドッド毎に対応する発熱抵抗体と、この発熱抵
抗体に印加する電圧をオンオフするスイッチ回路と、前
記記録ドット毎その記録すべきドットの階調濃度情報を
受けとり一時蓄えるメモリと、この階調濃度情報に対応
した情報を前記メモリより受取り蓄積しクロック信号の
印加によりその蓄積情報をはきだすカウンタと、 感熱記録の記録濃度Sカーブに対応して定まる単位記録
濃度を与えるために必要な記録信号の印加時間に相当す
るパルス列を発生する信号発生器と、を備え、 前記信号発生器からのパルス列を前記カウンタのクロッ
ク信号として用いカウンタのはき出し情報を用いて前記
スイッチ回路を駆動して前記発熱抵抗体に所要の記録濃
度に対応する時間電流を流すようにしたことを特徴とす
る感熱記録装置。
[Scope of Claims] A heating resistor corresponding to each dot for thermal recording that conducts a current through the resistor and uses the heat generated to perform recording, and a switch circuit that turns on and off a voltage applied to the heating resistor; a memory for receiving and temporarily storing gradation density information of the dot to be recorded for each recording dot; a counter for receiving and accumulating information corresponding to the gradation density information from the memory and outputting the accumulated information by applying a clock signal; a signal generator that generates a pulse train corresponding to the application time of a recording signal necessary to give a unit recording density determined corresponding to a recording density S curve of thermal recording; A thermal recording device characterized in that the switching circuit is driven by using the output information of the counter as a clock signal of the counter to cause a current to flow through the heating resistor for a time corresponding to a required recording density.
JP60023742A 1985-02-08 1985-02-08 Heat sensing recorder Pending JPS61184048A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60023742A JPS61184048A (en) 1985-02-08 1985-02-08 Heat sensing recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60023742A JPS61184048A (en) 1985-02-08 1985-02-08 Heat sensing recorder

Publications (1)

Publication Number Publication Date
JPS61184048A true JPS61184048A (en) 1986-08-16

Family

ID=12118759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60023742A Pending JPS61184048A (en) 1985-02-08 1985-02-08 Heat sensing recorder

Country Status (1)

Country Link
JP (1) JPS61184048A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442464U (en) * 1990-08-13 1992-04-10

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442464U (en) * 1990-08-13 1992-04-10

Similar Documents

Publication Publication Date Title
JPS61184048A (en) Heat sensing recorder
US4928110A (en) Thermal recording control method and system
JPS609271A (en) Half tone recording system of thermal recording device
JP2785642B2 (en) Gradation recording method
US4783668A (en) Thermal printing apparatus
JP2573947B2 (en) Thermal head preheating device
JP2721150B2 (en) Thermal recording device
JPS61248667A (en) Thermal recording system
JPS59116792A (en) Liquid crystal driving system
JPH0332861A (en) Thermal printer
JP2570741B2 (en) Head drive control device for thermal printer
JPS609775A (en) Thermal head driving system
JPS63262257A (en) Driving control mechanism of recording head
JPH0319069B2 (en)
US6480215B1 (en) Control device for thermal printer head and printer using the same
JPS61203782A (en) Thermosensitive recording system
JPH07125286A (en) Thermal head
JPS6235759A (en) Thermal head
JPS6167368A (en) Thermal head drive system
JPS6239963A (en) Thermal head
JPH02120058A (en) Driving circuit of thermal recording head
JPS61248666A (en) Thermal recording system
JPH01249468A (en) Thermal head driver
JPS62257865A (en) Driving controlling circuit for thermal head
JPS59199270A (en) Driving system for thermal head