JPS6118312A - Overcurrent protecting circuit - Google Patents

Overcurrent protecting circuit

Info

Publication number
JPS6118312A
JPS6118312A JP59137966A JP13796684A JPS6118312A JP S6118312 A JPS6118312 A JP S6118312A JP 59137966 A JP59137966 A JP 59137966A JP 13796684 A JP13796684 A JP 13796684A JP S6118312 A JPS6118312 A JP S6118312A
Authority
JP
Japan
Prior art keywords
transistor
circuit
overcurrent
current
overcurrent protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59137966A
Other languages
Japanese (ja)
Other versions
JPH0522452B2 (en
Inventor
和弘 佐藤
森 弘好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59137966A priority Critical patent/JPS6118312A/en
Priority to CA000485760A priority patent/CA1253915A/en
Priority to US06/750,164 priority patent/US4661879A/en
Priority to AU44426/85A priority patent/AU569798B2/en
Priority to DE8585108366T priority patent/DE3584541D1/en
Priority to KR8504842A priority patent/KR900001783B1/en
Priority to EP85108366A priority patent/EP0167172B1/en
Publication of JPS6118312A publication Critical patent/JPS6118312A/en
Publication of JPH0522452B2 publication Critical patent/JPH0522452B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は過電流保護回路、特に交換機における各加入者
回路を形成する給電回路に応用して好適な過電流保護回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an overcurrent protection circuit, and particularly to an overcurrent protection circuit suitable for application to a power supply circuit forming each subscriber circuit in an exchange.

過電流保護回路は、ある回路の定格電流を大幅に超える
ような負荷電流が流れたとき、当該回路を過大な電流か
ら保護する役割を果す。その最も代表的なものはヒユー
ズである。ヒユーズは短絡障害時に発生する大電流によ
って溶断し、渦該回路を保護する。ヒーーズの他にも又
種々の過電流保護回路が提案され実用にも供されでいる
An overcurrent protection circuit serves to protect a certain circuit from excessive current when a load current that significantly exceeds the rated current of the circuit flows. The most typical example is Hughes. The fuse blows due to the large current generated during a short circuit fault, protecting the vortex circuit. In addition to heaters, various overcurrent protection circuits have been proposed and put into practical use.

〔従来の技術〕[Conventional technology]

過電流保役の形式としては前記のヒユーズの如き溶断素
子を用いるものと、半導体素子を用いるものとがある。
There are two types of overcurrent protection, one using a fusing element such as the above-mentioned fuse, and the other using a semiconductor element.

半導体素子を用いるものは、トランジスタ等によって構
成され、電流制限形のものと、電流しゃ断形のものが知
られている。
Those using semiconductor elements are constructed from transistors and the like, and there are known current-limiting types and current-cutting types.

ヒーーズは周知の如く負荷電流が流れる通電路に対し直
列に挿入される。一方、トランジスタによる保護回路と
しては次のような回路が知られている。第10図は電流
制限形の過電流保護回路の一例を示す回路図である。本
図の過電流保護回路10は、例えば交換機内の給電回路
を保護するものとして使用されておシ、11は加入者線
路の抵抗、12は電話端末等の負荷、Viは入力電圧、
Voは出力電圧である。この過電流保護回路10は図示
するようにトランジスタQ1ダイオードD1抵抗Rから
なる構成を有し、所定の負荷電流値をすグラフである。
As is well known, the heater is inserted in series with the current carrying path through which the load current flows. On the other hand, the following circuits are known as protection circuits using transistors. FIG. 10 is a circuit diagram showing an example of a current limiting type overcurrent protection circuit. The overcurrent protection circuit 10 shown in the figure is used, for example, to protect a power supply circuit in an exchange. 11 is a resistance of a subscriber line, 12 is a load such as a telephone terminal, Vi is an input voltage,
Vo is the output voltage. As shown in the figure, this overcurrent protection circuit 10 has a configuration consisting of a transistor Q1, a diode D1, and a resistor R, and is a graph showing a predetermined load current value.

本グラフに示すとおり、短絡等によって■。が所定の負
荷電流値■。ヤ金超えると、その後は一定の値工。8に
制限される。
As shown in this graph, ■ due to short circuit, etc. is the predetermined load current value■. Once you exceed that amount, there will be a certain price increase. Limited to 8.

第12図は電流制限形の過電流保護回路の他の一例を示
す回路図であシ、いわゆるホールドバック形と呼ばれる
。この過電流保護回路20は、図示するように2つのト
ランジスタQと抵抗Rからなり、所定の負荷電流値を超
えたときは、該負荷電流を減少させる機能を有する。第
13図は第12図における負荷電流工。と出力電圧V0
の関係を示すグラフでsb、本グラフに示すとおシ、短
絡等によって工。が所定の負荷電流値■。7を超えると
、その後は、■。やよ)小さい一定の値工。8に引き戻
される。
FIG. 12 is a circuit diagram showing another example of a current limiting type overcurrent protection circuit, which is called a holdback type. This overcurrent protection circuit 20 is made up of two transistors Q and a resistor R as shown in the figure, and has a function of reducing the load current when it exceeds a predetermined load current value. Figure 13 shows the load current diagram in Figure 12. and output voltage V0
This is a graph showing the relationship between sb, and the connection shown in this graph is caused by short circuits, etc. is the predetermined load current value■. If it exceeds 7, then ■. Yayo) Small constant value. I am brought back to 8.

第14図は電流しゃ断形の過電流保護回路の一例を示す
回路図である。この過電流保護回路30は、図示するよ
うにトランジスタQ、サイリスタS、ダイオードD、抵
抗RならびにリセットスイッチR8Tからなシ、短絡等
の過電流によってサイリスタSがターンオンするとトラ
ンジスタQはカットオフし続は負荷電流をしゃ断する。
FIG. 14 is a circuit diagram showing an example of a current cutoff type overcurrent protection circuit. As shown in the figure, this overcurrent protection circuit 30 consists of a transistor Q, a thyristor S, a diode D, a resistor R, and a reset switch R8T.When the thyristor S is turned on due to an overcurrent such as a short circuit, the transistor Q is cut off, Cuts off the load current.

復旧に際しては、リセットスイッチR8Tをオンにすれ
ば、サイリスタSはターンオフし、トランジスタQは再
びオンとなる。
At the time of recovery, when the reset switch R8T is turned on, the thyristor S is turned off and the transistor Q is turned on again.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

まず第10図の過電流保護回路10および第12図の過
電流保護回路20についてみると、いずれも、負荷電流
I0の通電路に直列に挿入されたトランジスタQおよび
抵抗Rによる挿入電力損が最大の問題点である。これは
給電効率を低下させるものであシ好ましくない。例えば
、そのトランジスタQのコレクタ−エミッタ間電圧■。
First, when looking at the overcurrent protection circuit 10 shown in FIG. 10 and the overcurrent protection circuit 20 shown in FIG. This is the problem. This is undesirable because it reduces power supply efficiency. For example, the collector-emitter voltage of the transistor Q.

を0.2V、ベース−エミッタ間電圧vEEを0.6V
、負荷電流■。を100mA  とし、前記通電路に直
列に挿入された抵抗Rの両端に生ずる過電流検出時の電
圧を0.8Vとすると、上記挿入電力損は160(=1
.6VxlOOrnA)mWとなる。又、ここで加入者
線路の抵抗11を0.28Ω/mとすれば、だけ、過電
流保護回路(10,20)の挿入によシ、加入者線路長
をみかけ上短くしたのに等しい。
is 0.2V, and the base-emitter voltage vEE is 0.6V.
, load current■. is 100 mA, and the voltage at the time of overcurrent detection occurring across the resistor R inserted in series in the current path is 0.8 V, the insertion power loss is 160 (=1
.. 6VxlOOrnA)mW. Moreover, if the resistance 11 of the subscriber line is set to 0.28 Ω/m, the length of the subscriber line is apparently shortened by inserting the overcurrent protection circuit (10, 20).

一般に小形構内交換機(PBX)の最大加入者線路長が
約500mなので、57mの短縮はかなシの損失となる
。そしてさらに、負荷短絡状態での発熱も大きく、過電
流保護回路の小形化、低コスト化に支障となる。又、第
14図の過電流保護回路30においても上記の挿入電力
損を避けることができない。さらに又、上記ヒユーズを
用いる過電流保護回路にあっては、溶断毎に新品と交換
しなければならないこと、新品を常にストックしなけれ
ばならないこと、その溶断が外部から見えるようにしな
ければならないこと、新品との交換が容易なレイアウト
を考慮しなければならないこと等の問題がある。
Generally, the maximum subscriber line length of a small private branch exchange (PBX) is about 500 m, so a reduction of 57 m will result in a significant loss. Furthermore, heat generation in a load short-circuited state is also large, which poses an obstacle to miniaturization and cost reduction of the overcurrent protection circuit. Further, the above-mentioned insertion power loss cannot be avoided in the overcurrent protection circuit 30 shown in FIG. 14 either. Furthermore, in the case of overcurrent protection circuits using the above-mentioned fuses, each time a fuse blows, it must be replaced with a new one, a new one must always be stocked, and the fuse must be visible from the outside. , there are problems such as the need to consider a layout that allows easy replacement with a new product.

上記の諸問題点は従来の過電流保護回路に本来的なもの
である。
The above problems are inherent in conventional overcurrent protection circuits.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上記諸問題点を解消した過電流保護回路を提供
するもので、その手段は、負荷電流の開閉を行う第1ト
ランジスタと、該第1トランジスタのコレクタ−エミッ
タ電圧を積分する積分回路と、該積分回路の出力電圧に
よってオンオフ制御され、オン時に該第1トランジスタ
へのベース電流をバイパスさせる第2トランジスタとか
ら構成される過電流制限部および該過電流制限部に協働
番して該過電流制限部の動作をバックアップするバック
アップ部からなる。
The present invention provides an overcurrent protection circuit that solves the above-mentioned problems, and includes a first transistor that switches the load current and an integration circuit that integrates the collector-emitter voltage of the first transistor. and a second transistor that is controlled on and off by the output voltage of the integrating circuit and bypasses the base current to the first transistor when turned on; It consists of a backup section that backs up the operation of the overcurrent limiter.

〔作用〕[Effect]

過電流が前記第1トランジスタに通電されると、エミッ
タ接地の該第1トランジスタは活性領域で動作し、その
コレクタ−エミッタ間電圧V。Eが増大する。このV。
When an overcurrent is applied to the first transistor, the first transistor with a common emitter operates in its active region, and its collector-emitter voltage V. E increases. This V.

Ii、の増大を受けて前記第2トランジスタがオンする
と、該第1トランジスタへ流れていたベース電流が断と
なシ、該第1トランジスタはターンオフしてその過電流
をしゃ断する。この場合、該第2トランジスタのターン
オンは前記積分回路によっである遅延を持って行われ、
瞬時的な突入電流には応答しない。かくして前記過電流
制限部が形成される。
When the second transistor is turned on in response to an increase in Ii, the base current flowing to the first transistor is cut off, and the first transistor is turned off to cut off the overcurrent. In this case, the second transistor is turned on with a certain delay by the integrating circuit,
It does not respond to instantaneous inrush current. In this way, the overcurrent limiting section is formed.

〔実施例〕〔Example〕

以下、図面を参照して本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は本発明に基づく過電流保護回路の基本形を示す
回路図である。本図において、加入者線路の抵抗11、
負荷(電話端末の等価回路で示す)12については既に
説明したとおシである。本発明の基本形をなす過電流保
護回路40は、過電流制限部41と点線で示したバック
アップ部(BU)42とからなる。バックアップ部42
は過電流制限部41と協働してその動作をバックアップ
する(後述)。まず過電流制限部41についてみると、
これは負荷電流■。の開閉を行う第1トランジスタQ□
と、第1トランジスタQ1のコレクタ−エミッタ間電圧
VCEを積分するための抵抗RBおよびコンデンサCB
からなる積分回路CRと、積分回路 ′CRの出力電圧
をベースに受ける第2トランジスタQ2とからなる。第
2トランジスタQ2は、オンとなったとき、抵抗Rsを
通して第1トランジスタQ1に通電すべきベース電流■
8をバイパスする機能を果す。
FIG. 1 is a circuit diagram showing the basic form of an overcurrent protection circuit according to the present invention. In this figure, the resistance 11 of the subscriber line,
The load 12 (shown as an equivalent circuit of a telephone terminal) has already been described. The overcurrent protection circuit 40, which forms the basic form of the present invention, includes an overcurrent limiting section 41 and a backup section (BU) 42 shown by a dotted line. Backup section 42
cooperates with the overcurrent limiter 41 to back up its operation (described later). First, regarding the overcurrent limiting section 41,
This is the load current ■. The first transistor Q□ opens and closes the
and a resistor RB and a capacitor CB for integrating the collector-emitter voltage VCE of the first transistor Q1.
and a second transistor Q2 whose base receives the output voltage of the integrator circuit CR. When the second transistor Q2 is turned on, the base current that should be passed through the resistor Rs to the first transistor Q1 is
It functions to bypass 8.

正常動作時において第1トランジスタQ1が十分飽和領
域で動作するようなベース電流工8が設定されている。
The base current regulator 8 is set such that the first transistor Q1 operates in a sufficiently saturated region during normal operation.

つマシ、適当な抵抗Rsを予め設定しておく。この飽和
領域での動作中、第1トランジスタQ1の■。B(SA
T) (コレクタ−エミッタ間の飽和電圧)はO8数V
である。このように低いVCE(SAT)では、第2ト
ランジスタQ2をターンオンするには至らない。又、第
1トランジスタQ1での電力損も少ない。
It is better to set an appropriate resistance Rs in advance. During operation in this saturation region, the voltage of the first transistor Q1. B(SA
T) (Saturation voltage between collector and emitter) is O8 several V
It is. Such a low VCE(SAT) is not enough to turn on the second transistor Q2. Furthermore, power loss in the first transistor Q1 is also small.

ところが、例えば端子TI−T、よ多負荷側のいずれか
で短絡が生じたものとすると、通常の負荷電流工。を大
幅に超える過電流が流れる。このような過電流が第1ト
ランジスタQ□に通電されると、該第1トランジスタQ
1は飽和領域から外れて活性領域で動作することになる
。この活性領域では、第1トランジスタQ□の■。Eは
、過電流の大きさに比例して増大する。過電流が工、又
は工2であるとすると(I!<I、)、増大するVcF
、の増分はそれぞれΔVCE□又はΔVC1i、2とな
る(ΔVCE工< ’VCE2 )oそうすると”CE
(SAT) ”VCEz(又ハΔVCE2)のレベルが
第2トランジスタQ!のペース−エミッタ間電圧Vnh
(qz)  を超え、該第2トランジスタQ、をオフか
らオンに切替える。
However, if a short circuit occurs, for example, at terminal TI-T or on the high load side, normal load current control will occur. An overcurrent that significantly exceeds the current flows. When such an overcurrent is applied to the first transistor Q□, the first transistor Q
1 will operate in the active region out of the saturation region. In this active region, ■ of the first transistor Q□. E increases in proportion to the magnitude of the overcurrent. If the overcurrent is 1 or 2 (I!<I,), the increasing VcF
The increment of , respectively becomes ΔVCE□ or ΔVC1i, 2 (ΔVCE<'VCE2) o Then, "CE
(SAT) “The level of VCEz (also ∆VCE2) is the pace-emitter voltage Vnh of the second transistor Q!
(qz) and switches the second transistor Q from off to on.

第2トランジスタQ2がわずかにオンに転すると、第1
トランジスタQ□へ通電されていたベース電流I、は、
一部が第2トランジスタQ、ヘバイパスされる。かくし
てQlへの工8はわずかに減少する。この工、のわずか
な減少は再び、QlのV。Eの増大を招く。これによっ
てQ、は益々深くターンオンする。一方、Q□への工8
は益々減少する。
When the second transistor Q2 turns on slightly, the first
The base current I, which was flowing to the transistor Q□, is
A portion is bypassed to the second transistor Q. Thus, the factor 8 to Ql is slightly reduced. This slight decrease in kW is again due to the V of Ql. This causes an increase in E. This causes Q to turn on even more deeply. On the other hand, the work to Q□8
will continue to decrease.

すると、QlのVCEは益々増大し、Q2が完全にオン
状態に入夛、究極、QlへのIBの供給はし中断される
。ここに過電流は十分に制限され、零に至る。このよう
にQlのオフとQ、のオンとが正帰還で制御されるので
誤シなく過電流をし中断することができる。この場合、
QlのオフからオンおよびQlのオンからオフは極めて
短時間のうちに完了するため、第1トランジスタQ1が
活性領域にある時間は非常に短い。このことは、第1ト
ランジスタQ1には過大な電流(ただしQlの電流増幅
率βXXベース流工8以下)が流れるが、その時間、が
非常に短すため第1トランジスタQ1の耐熱特性が厳し
く要求されないことを意味し、該トランジスタQ1 と
して高価なトランジスタを要しない。
Then, the VCE of Ql increases more and more, Q2 becomes completely on, and ultimately the supply of IB to Ql is interrupted. At this point, the overcurrent is sufficiently limited and reaches zero. In this way, since the off-state of Ql and the on-state of Q are controlled by positive feedback, it is possible to interrupt an overcurrent without error. in this case,
Since the transition of Ql from off to on and from on to off of Ql is completed in a very short time, the time that the first transistor Q1 is in the active region is very short. This means that although an excessive current flows through the first transistor Q1 (however, the current amplification factor of Ql is less than 8 based on the current amplification factor βXX), this time is very short, so the heat resistance characteristics of the first transistor Q1 are strictly required. This means that no expensive transistor is required as the transistor Q1.

又、第2トランジスタQ2が一見オンとなると(第1ト
ランジスタQ、はオフ)その状態を保持し続け、自らは
その状態を反転することはできない。すなわち、一旦過
電流が流れると、外部から強制的に制御しない限シ、Q
lはオフ(しゃ新領域)、Q2はオン(飽和領域)の状
態を保持し続けるため、短絡障害中における発熱も極め
て少なく、小形、経済化に有効である。なお、この場合
、短絡障害をおこしている負荷12を取シ去シ、第2ト
ランジスタQ2のベース電流経路を断ってやるとQ、 
、 Q2は自動的に初期状態に戻る。従って、再び正常
な負荷12を接続すればQ、 、 Q、は給電゛を開始
し、前述の様な過電流保護の動作を行う。
Further, when the second transistor Q2 is apparently turned on (the first transistor Q is off), it continues to maintain that state and cannot reverse its state by itself. In other words, once an overcurrent flows, the Q
Since l remains off (in the new region) and Q2 remains on (in the saturation region), there is extremely little heat generation during short-circuit failures, which is effective for miniaturization and economicalization. In this case, if the load 12 causing the short circuit fault is removed and the base current path of the second transistor Q2 is cut off, Q,
, Q2 automatically returns to the initial state. Therefore, when a normal load 12 is connected again, Q, Q, and Q start supplying power and perform the overcurrent protection operation as described above.

過電流制限部41における積分回路CRについて考察す
ると、これは、一般のヒユーズと近似した特性を得るの
に都合が良い。一般のヒユーズを用いた場合、瞬時的な
過電流には応答しないことは良く知られている。つまシ
、所定のレベルを超える過電流が一定時間以上通電され
ない限シ溶断しない。このような、ヒーーズに固有の特
性は給電回路における過電流保護には極めて都合が良い
Considering the integrating circuit CR in the overcurrent limiting section 41, this is convenient for obtaining characteristics similar to those of a general fuse. It is well known that when a general fuse is used, it does not respond to instantaneous overcurrent. The clamp will not melt unless an overcurrent exceeding a predetermined level is applied for a certain period of time. Such characteristics unique to heaters are extremely convenient for overcurrent protection in power supply circuits.

第1図において、端子T1. T、 、 T、およびT
4で区分されるブロックは交換機内において加入者回路
パッケージの一部をなす。そして、負荷12の増設に対
応して新たな加入者回路パッケージは、これら端子T□
〜T4にプラグインされる。このとき、負荷12内の等
測的なコンデンサその他の浮遊容量を充電するため突入
電流が流れる。この突入電流は通常の負荷電流工。の数
倍に及ぶが、故障による過電流とは異なり瞬時的に流れ
るのみである。
In FIG. 1, terminal T1. T, , T, and T
The block labeled 4 forms part of the subscriber circuit package within the switch. In response to the addition of the load 12, a new subscriber circuit package has these terminals T□
~Plugged into T4. At this time, an inrush current flows to charge isometric capacitors and other stray capacitances within the load 12. This inrush current is the normal load current. However, unlike overcurrent caused by a fault, it only flows instantaneously.

そこで、このような瞬時的な突入電流には応答しないよ
うにするために、積分回路CRを設ける。
Therefore, in order to prevent response to such instantaneous rush current, an integrating circuit CR is provided.

又、工事者がMDF(Matn I)istribut
ion Frame)端子板に、ドライバー等で誤って
触れたときも瞬時的な過電流が流れるが、これにも応答
することなく、短絡故障等による持続性の過電流のみを
選択的に断とすることができるようにしたのがこの積分
回路CRである。さらに、この積分回路のCBの時定数
の選択の仕方によって、第2トランジスタをオンとする
時間を任意に設定できる。
Also, the construction worker uses MDF (Matn I) tributary
ion Frame) If you accidentally touch the terminal board with a screwdriver, etc., an instantaneous overcurrent will flow, but it will not respond to this and will selectively cut off only persistent overcurrents due to short circuit failures, etc. This integration circuit CR has made this possible. Furthermore, depending on how the time constant of CB of this integrating circuit is selected, the time period during which the second transistor is turned on can be arbitrarily set.

第2図は第1図における過電流制限部41の電圧−電流
特性を示すグラフである。前述した過電流制限部41の
動作説明に現われる過電流11r12+コレクタ一エミ
ツタ間電圧V についてのVCE(SAT)’a その増分ΔVCF、1 rΔvcE2.第2トランジス
タQ2のベースーエミッタ間を圧V    ’+ 74
1 )ランBE(Q2) ジスタQ、のベース電流■8の関係が一見して分る。
FIG. 2 is a graph showing the voltage-current characteristics of the overcurrent limiting section 41 in FIG. 1. VCE(SAT)'a for the overcurrent 11r12+collector-emitter voltage V which appears in the operation description of the overcurrent limiter 41 described above; its increment ΔVCF, 1 rΔvcE2. The voltage between the base and emitter of the second transistor Q2 is V'+74
1) Run BE (Q2) The relationship between the base current of transistor Q and ■8 can be seen at a glance.

なお、I、は定格電流である。Note that I is the rated current.

又、過電流制限部41の動作をさらに定性的に説明する
と次のようになる。この過電流制限部41が過電流を検
出し且つこれをしゃ断することのできる負荷側の合成抵
抗(第1図の端子T、−T、′よす負荷12を見たとき
の合成抵抗)Rrは次の(1)式で定まる。
Further, the operation of the overcurrent limiting section 41 will be explained more qualitatively as follows. This overcurrent limiter 41 can detect an overcurrent and cut it off by a combined resistance on the load side (combined resistance when looking at terminals T, -T, and load 12 in FIG. 1) Rr. is determined by the following equation (1).

ここに、VcE(SAT) 、”BE(Q2’) Iよ
りの意味は既述のとおシであシ、Eは電源電圧(第1図
の一24Vの絶対値)、βは一1トランジスタQ1の直
流電流増幅率である。
Here, VcE(SAT), ``BE(Q2') I have the same meaning as described above, E is the power supply voltage (the absolute value of 24V in Figure 1), and β is the 11 transistor Q1. is the DC current amplification factor.

例えば短絡故障が発生したとすると、これに伴い発生す
る過電流をしゃ断するまでの遅れ時間Toff  は、
大体次の(2)式から求められる。
For example, if a short-circuit fault occurs, the delay time Toff until the resulting overcurrent is cut off is as follows:
It can be roughly determined from the following equation (2).

ここに〜時定数τ1ΔVCE(Ql)’ΔVBE(Qり
は1τ=RBxCB(3) ΔVCE(Qs) = E−VCF(SAT)−(βx
 I、 X Rr)   (4)”EB(Qn) =v
BE(Qz) −vCE(SAT)     (5)で
表わされる。
Here ~ time constant τ1ΔVCE(Ql)'ΔVBE(Q is 1τ=RBxCB(3) ΔVCE(Qs) = E-VCF(SAT)-(βx
I, X Rr) (4)”EB(Qn) =v
BE(Qz) −vCE(SAT) (5)

上記の各式に具体的な数値を代入してみる。すなわち、
E =24 V”CIC(SAT) ” O’2 V”
BE(Qり= 0.7 V、β=210、I B = 
1.2 mh % RB =200にΩ、cB=−io
pF’を代入する。
Try substituting specific numerical values into each of the above equations. That is,
E = 24 V”CIC(SAT)” O’2 V”
BE (Q = 0.7 V, β = 210, I B =
1.2 mh % RB = 200Ω, cB = -io
Substitute pF'.

上記(1)式よシ、Rr(2)の範囲は、91>Rr≧
0(6) 上記(2)式よシ、遅れ時間T。ff(SeC)は、T
oH均 (200xlO”xlOxlO−’)となる。
According to the above formula (1), the range of Rr(2) is 91>Rr≧
0(6) According to equation (2) above, delay time T. ff(SeC) is T
oH average (200xlO"xlOxlO-').

第3図は本発明に基づく過電流保護回路のしゃ断時性を
示すグラフであシ、横軸はT。ff  を示し対数目盛
で表示する。縦軸には合成抵抗Rrおよび負荷電流工。
FIG. 3 is a graph showing the cut-off behavior of the overcurrent protection circuit according to the present invention, and the horizontal axis is T. ff and is displayed on a logarithmic scale. The vertical axis shows the combined resistance Rr and the load current.

をとる。々お、■8は、合成抵抗Rrを電流値に換算し
た仮想の電流である。本グラフよシ、過電流の大小によ
ってしゃ断するまでの時間が短く又は長く変化すること
が分シ、シかもその特性がヒユーズの場合によく似てい
ることが分る。なお、本グラフ中の曲線T。ffは、τ
=2秒としたときの上記計算式よシ求めたカーブを示し
、一方、曲線τ1およびτ2はそれぞれτ=1秒および
τ=2秒に設定したときの実測値をプロットしたカーブ
を示す。
Take. 8 is a virtual current obtained by converting the combined resistance Rr into a current value. From this graph, it can be seen that the time required to shut off changes depending on the magnitude of the overcurrent, which can be short or long, and its characteristics are very similar to those of a fuse. Note that the curve T in this graph. ff is τ
The curves obtained from the above formula when τ = 2 seconds are shown, while the curves τ1 and τ2 are plots of actual measured values when τ = 1 second and τ = 2 seconds, respectively.

第1図に戻ると、本図中のバックアップ部42は過電流
制限部41では足シない動作を補う。補うべき動作は必
要に応じて適宜選択すれば良い。
Returning to FIG. 1, the backup section 42 in this figure compensates for the operation that the overcurrent limiting section 41 cannot perform. The motion to be supplemented may be appropriately selected as necessary.

以下述べる実施例は、各種の補うべき動作を個別に実現
する実例を示すが、これらはいくつか組み合わされて用
いることもできる。
The embodiments described below show examples of individually realizing various operations to be compensated, but some of these can also be used in combination.

第1図は第1図に示すバックアップ部の第1実施例を示
す回路図である。なお、全図を通じて同一の構成要素に
は同一の参照番号又は記号を付して示す。過電流保護回
路50をなすバックアップ部の第1実施例は本図中コン
デンサC8として示され、第1トランジスタQ1 のベ
ースおよびエミッタ間に接続される。既述のとおシ、端
子T1〜T4で区分されたブロックは加入者回路パッケ
ージをなし、新設に際しては、これら端子T、〜T4に
プラグインされる。このときこれら端子で発生するスパ
ーク(図中矢印SPで示す)が問題となる。
FIG. 1 is a circuit diagram showing a first embodiment of the backup section shown in FIG. 1. In addition, the same reference number or symbol is attached and shown to the same component throughout all the figures. A first embodiment of the backup section constituting the overcurrent protection circuit 50 is shown as a capacitor C8 in the figure, and is connected between the base and emitter of the first transistor Q1. As described above, the block divided by the terminals T1 to T4 constitutes a subscriber circuit package, and when newly installed, it is plugged into these terminals T, to T4. At this time, sparks generated at these terminals (indicated by arrow SP in the figure) become a problem.

このスパークは既に運転中の隣接加入者回路パッケージ
にノイズを与え、誤動作を引起すばかシでなく、T、〜
T4自体スパークによシ焼損を受けるからである。この
ようなスパークSPが発生するのは、負荷12内のコン
デンサ、その他線路に付帯する浮遊容量を充電するため
に過大な突入電流が、これら端子T、〜T4に流れるか
らである。一般に1つの加入者回路パッケージは複数、
例えば8力リ人者回路を一括して収納するから、これら
加入者回路に共用される端子T、−T、で生ずるスパー
クspはかな多大である。
This spark does not cause noise to adjacent subscriber circuit packages that are already in operation, causing malfunctions;
This is because the T4 itself is subject to burnout due to sparks. Such a spark SP is generated because an excessive inrush current flows through these terminals T and T4 to charge the capacitor in the load 12 and other stray capacitances attached to the line. Generally, one subscriber circuit package has multiple
For example, since eight subscriber circuits are housed together, the spark generated at terminals T and -T, which are shared by these subscriber circuits, is enormous.

そとで第1実施例のバックアップ部(Cs)は、当該加
入者回路パッケージを端子T1〜T4にプラグインする
際忙、そのような突入電流を瞬時的に流さないようにす
る。つまり、第1トランジスタQ1をプラグインの初期
においてオフにしておき、その後ターンオンするように
する。プラグインが完了した後であれば、過大な突入電
流が流れても゛スパークは生じないことに着目したもの
である。
The backup section (Cs) of the first embodiment prevents such an inrush current from flowing instantaneously when the subscriber circuit package is plugged into the terminals T1 to T4. That is, the first transistor Q1 is turned off at the beginning of plug-in, and then turned on. The focus is on the fact that even if an excessive inrush current flows, sparks will not occur after plug-in is completed.

すなわち、第1トランジスタQIへのベースN流工3は
、プラグインの直後においてQlのベースに流入せず、
コンデンサCsに吸収される。そして抵抗RSとコンデ
ンサCsで定まる時定数が経過してから、Qlは初めて
ターンオンする。つまシQ1、の緩動外をCsで実現す
る。
That is, the base N flow 3 to the first transistor QI does not flow into the base of Ql immediately after plug-in;
Absorbed by capacitor Cs. Then, Ql turns on for the first time after a time constant determined by resistor RS and capacitor Cs has elapsed. The slow movement of the knob Q1 is realized by Cs.

この場合、積分回路CRの時定数τB(”CBx RB
 )と、前記時定数t″5(=C8”R8)の設定に注
意を要する。つまシ、τSはτSを超えてはならない。
In this case, the time constant τB (“CBx RB
) and the setting of the time constant t″5 (=C8″R8). However, τS must not exceed τS.

積分回路CRの本来の役割が失われてしまうからである
。実用上は、τS=−雨−τB 位が望ましい。
This is because the original role of the integrating circuit CR is lost. Practically speaking, it is desirable that τS = -Rain - τB.

第5図は第1図に示すバックアップ部の第2実施例を示
す回路図である。過電流保護回路60をなすバックアッ
プ部の第2実施例は、本図中の第1スイツチSW1およ
び第2スイツチSW2として構成される。図ではホトカ
プラで構成した例を示す。第1図に示す過電流制限部4
1は、一旦第1トランジスタQ□をオフ(Q、はオン)
した後は、既述の正帰還によシ、自らその状態を反転さ
せることができず、負荷12を取り去ることによ如その
状態を初期状態に戻すことができるが、この実施例では
負荷12を取り去る代わシに、第1スイツチSwiμ2
スイッチSW、によってQ工、喝 をオンオフ制御でき
るようにしている。
FIG. 5 is a circuit diagram showing a second embodiment of the backup section shown in FIG. 1. A second embodiment of the backup section constituting the overcurrent protection circuit 60 is configured as a first switch SW1 and a second switch SW2 in the figure. The figure shows an example configured with photocouplers. Overcurrent limiting section 4 shown in FIG.
1 turns off the first transistor Q□ (Q is on)
After the load 12 is removed, the state cannot be reversed by the positive feedback described above, and the state can be returned to the initial state by removing the load 12. However, in this embodiment, the load 12 Instead of removing the first switch Swiμ2
The switch SW allows for on/off control of the Q-engine and the pump.

短絡故障があって、第2トランジスタQ2がオン、第1
トランジスタQ、がオフした後、故障を復旧させ、給電
を再開するときは第1パルスP1を印加する。これによ
シ第1スイッチsw、はオンし、第1トランジスタQ2
へのベース電流が断たれる。他方、第2トランジスタQ
2のオフによって、第1トランジスタQ1へのベース電
流の供給が再開され、これをオンとする。ここに給電が
再開され、過電流が生じなり限シこの状態を持続する。
There is a short circuit fault, the second transistor Q2 is on, the first
After the transistor Q is turned off, the first pulse P1 is applied to recover from the failure and restart power supply. This turns on the first switch sw, and the first transistor Q2
The base current to is cut off. On the other hand, the second transistor Q
2, the supply of base current to the first transistor Q1 is restarted, and it is turned on. At this point, power supply is resumed, and this state is maintained until an overcurrent occurs.

逆にこの給電状態を解除したい要求があったときは、第
2パルスP、を印加する。これにょ多筒2スイッチSW
2はオンし、第2トランジスタQ2をオンとする。これ
によシ第1トランジスタQ1へのベース電流の供給は断
たれ、これをオフにする。ここに給電は中断する。
Conversely, when there is a request to cancel this power supply state, the second pulse P is applied. This is multi-tube 2 switch SW
2 is turned on, turning on the second transistor Q2. This cuts off the supply of base current to the first transistor Q1, turning it off. At this point, power supply is interrupted.

第6図は第1図に示すバッファラブ部の第3実施例を示
す回路図である。過電流保護回路7oをなすバックアッ
プ部の第3実施例は、“断″表示機能を実現する。ヒユ
ーズを用すた過電流保護回路であれば、その“断“又は
1接”は、ヒーーズが溶断しているか否かを直接監視す
ることによりて知ることができる。特に、交換機等では
故障の迅速な除去が重要であシ、そのためにはまずどの
加入者回路が障害を起しているかを発見しなければなら
ない。この障害を起しているときは第2トランジスタQ
、はオン(Q、はオフ)である。このことを利用し、そ
のコレクタ側に発光素子LEDを接続する。そうすると
、回路70が“断1のときは発光素子LEDが点灯する
ことになシ、障害を起している系統を瞬時に見つけるこ
とができる。
FIG. 6 is a circuit diagram showing a third embodiment of the buffer lab section shown in FIG. 1. The third embodiment of the backup section constituting the overcurrent protection circuit 7o realizes a "disconnection" display function. If the overcurrent protection circuit uses a fuse, it is possible to know whether the fuse is blown or not by directly monitoring whether the fuse is blown or not.Especially, in exchangers, etc., failure can occur. Rapid removal is important, and for this it is first necessary to discover which subscriber circuit is faulty.
, is on (Q, is off). Taking advantage of this fact, a light emitting element LED is connected to the collector side. Then, when the circuit 70 is "off", the light emitting element LED will not light up, and the faulty system can be instantly found.

このように第2トランジスタQ2がオンになっていると
きに、第1トランジスタQ1が誤ってオンしないように
、発光素子LEDの順方向電圧を相殺するための素子が
必要であシ、このために、ツェナーダイオードZDをQ
、のペースに直列に挿入して訃〈。   ・ 第7図は第6図のバックアップ部の変形例を示す回路図
である。この過電流保護回路70′においては、第6図
のツェナーダイオードZDに代えてもう1つの発光素子
LED’を設ける。この発光素子LED’は第1トラン
ジスタQ□のオン時に点灯するから、その点灯は過電流
保護回路の“接”(通常動作中)を表示することになる
In order to prevent the first transistor Q1 from accidentally turning on when the second transistor Q2 is turned on, an element is required to cancel the forward voltage of the light emitting element LED. , Zener diode ZD
, inserted in series to the pace of 〈. - FIG. 7 is a circuit diagram showing a modification of the backup section of FIG. 6. In this overcurrent protection circuit 70', another light emitting element LED' is provided in place of the Zener diode ZD shown in FIG. Since this light emitting element LED' lights up when the first transistor Q□ is turned on, its lighting indicates that the overcurrent protection circuit is "connected" (in normal operation).

第8図は第1図に示すバックアップ部の第1実施例を示
す回路図である。過電流保護回路80をFlおよびF、
−として交換機本体の制御部に伝えるようにしたもので
あシ、電流検出部DET□およびDET2を図示する部
分に設ける。具体的には第7図のLEDおよびLED’
とそれぞれ対をなすホトカプラで形成できる。
FIG. 8 is a circuit diagram showing a first embodiment of the backup section shown in FIG. 1. The overcurrent protection circuit 80 is connected to Fl and F,
- The current detection units DET□ and DET2 are provided in the parts shown in the figure. Specifically, the LED and LED' in Figure 7
It can be formed using photocouplers that form a pair with each other.

このように、給電回路の“接”/″″断”の状態゛信号
を出力したシ、前記の第2実施例の如く外部から給電回
路の1接#/“断”を制御可能とすることにより、マイ
クロコンビーータ等の制御装置からの制御が容易に行わ
れることになシ、保守、運用の自動化および遠隔操作が
可能になる。
In this way, when the "connection"/""disconnection" status signal of the power supply circuit is output, it is possible to control the single connection/"disconnection" of the power supply circuit from the outside as in the second embodiment. This allows easy control from a control device such as a microconbeater, and enables maintenance, automation of operation, and remote control.

第9図は本発明に基づく過電流保護回路の一適用例を示
す回路図であシ、電話交換システムの一部を示す。本図
において、12は先に述べた負荷であル、電話端末等で
ある。図では、いわゆる多機能電話機を示す。負荷12
につながるライン91は既述の加入者線路の抵抗11に
相当し、給電線であると共に又、制御線でもある。ライ
ン92は音声信号の流れる通話線をなす。これらライン
91.92の他端には交換機本体93が接続する。これ
は、インターフェースカード94と通話路及び制御装置
95からなる。本発明の過電流保護回路(40,50,
60,70,70’、80)はインターフェースカード
94内のブロック96として収容される。
FIG. 9 is a circuit diagram showing an application example of the overcurrent protection circuit according to the present invention, and shows a part of a telephone switching system. In this figure, 12 is the load mentioned above, such as a telephone terminal. The figure shows a so-called multi-function telephone. load 12
A line 91 connected to the line 91 corresponds to the resistor 11 of the subscriber line described above, and is a power supply line as well as a control line. Line 92 forms a communication line through which voice signals flow. An exchange main body 93 is connected to the other ends of these lines 91 and 92. It consists of an interface card 94 and a communication path and control device 95. Overcurrent protection circuit of the present invention (40, 50,
60, 70, 70', 80) are housed as blocks 96 within an interface card 94.

負荷12内のチ四−クコイルCHとコンデンサCDは低
域ろ波器を形成し、OO/DCコンバータ(CONV)
に直流(D24Vを受けて、これを5Vに下げる。この
5vは0MO8・IC等で組まれる通話回路、制御回路
の電源となる。なお、図中のTr はインピーダンス整
合用のトランスである。
The four-piece coil CH and capacitor CD in the load 12 form a low-pass filter, and the OO/DC converter (CONV)
It receives DC (D24V) and lowers it to 5V. This 5V becomes the power source for the communication circuit and control circuit constructed with 0MO8 IC, etc. Note that Tr in the figure is a transformer for impedance matching.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、本発明によれば負荷電流の
通電路を開閉制御する第1トランジスタへのベース電流
をバイパスして、第1トランジスタを遮断する第2トラ
ンジスタの開閉制御を積分回路の出力電圧によって行う
ことができる。
As described above in detail, according to the present invention, the base current to the first transistor that controls the opening and closing of the load current conduction path is bypassed, and the opening and closing control of the second transistor that cuts off the first transistor is performed by the integrating circuit. This can be done by output voltage.

従って、第2トランジスタは積分回路の時定数で決まる
遅延時間を持りて開閉制御を行うことになシ、負荷電流
の過渡的な変化に対しても誤動作せず、ヒユーズの長所
を備えている。また、第1トランジスタ、第2トランジ
スタは一旦過電流が流れると、それぞれオフ、オンの状
態を保持しつづけるため、この面でもヒユーズの長所を
備えている。
Therefore, the second transistor performs opening/closing control with a delay time determined by the time constant of the integrating circuit, and does not malfunction even in response to transient changes in load current, which has the advantages of a fuse. . Furthermore, once an overcurrent flows through the first transistor and the second transistor, they continue to be turned off and turned on, respectively, so they have the advantage of a fuse in this respect as well.

さらにこの積分回路のR,Cの値を選択することによっ
て負荷電流の通電路の遮断時間を任意に設定できる。又
、過渡電流や過電流を制限している間は第1トランジス
タは活性領域にあってコレクタ損失も多くなるが、その
継続時間は積分回路の定数で定められた時間を超えるこ
とはないので極めて発熱の少ない保護回路が可能で高密
度実装(小形化)が可能となる。又、一般的なトランジ
スタの特性として前記のような単発的な最大許容コレク
タ損失は連続時のそれに比べて10倍以上許容されるこ
とからコレクタ損失の小さいトランジスタを用いること
ができ、経済的である。
Further, by selecting the values of R and C of this integrating circuit, the cut-off time of the load current carrying path can be arbitrarily set. Also, while the transient current or overcurrent is being limited, the first transistor is in the active region and the collector loss increases, but the duration of this does not exceed the time determined by the constant of the integrating circuit, so it is extremely It is possible to create a protection circuit that generates less heat, allowing for high-density packaging (miniaturization). In addition, as a characteristic of general transistors, the single-shot maximum allowable collector loss as mentioned above is more than 10 times that of the continuous case, so it is possible to use a transistor with small collector loss, which is economical. .

さらに、第1トランジスタのベース−エミッタ間には、
突入電流を吸収するためのコンデンサが設けられている
ため、通電中にパッケージを挿入してもコネクタ部でス
パークを生じることはなく、従って、コネクタの焼損や
隣接パッケージへの誘導雑音によゐ擾乱の恐れがなく、
パッケージの増設等の保守作業が容易に実施出来る。
Furthermore, between the base and emitter of the first transistor,
Since a capacitor is provided to absorb inrush current, sparks will not be generated at the connector even if the package is inserted while the current is being applied, and therefore there will be no disturbance due to burnout of the connector or induced noise to adjacent packages. There is no fear of
Maintenance work such as adding packages can be easily performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に基づく過電流保護回路の基本形を示す
回路図、第2図は第1図における過電流制限部41の電
圧−電流特性を示すグラフ、第3図は本発明に基づく過
電流保護回路のし中断特性を示すグ27.第1図は第1
図に示すバックアップ部の第1実施例を示す回路図、第
5図は第1図に示すバックアップ部の第2実施例を示す
回路図。 第6図は第1図に示すバックアップ部の第3実施例を示
す回路図、第7図は第6図のバックアップ部の変形例を
示す回路図、第8図は第1図に示すバックアップ部の第
1実施例を示す回路図、第9図は本発明に基づく過電流
保護回路の一適用例を示す回路図、第10図は電流制限
形の過電流保護回路の一例を示す回路図、第11図は第
10図における負荷電流I0と出力電圧V0の関係を示
すグラフ、第12図は電流制限形の過電流保護回路の他
の一例を示す回路図、第13図は第12図における負荷
電流工。と出力電圧V0の関係を示すグラフ、第14図
は電流しゃ新形の過電流保護回路の一例を示す回路図で
ある。 11・・・加入者線路の抵抗、12・・・負荷、40.
50.60,70.70’、80・・・過電流保護回路
、41・・・過電流制限部、42・・・バックアップ部
、Ql・・・第1トランジスタ、Qz・・・第2トラン
ジスタ、CR・・・積分回路、IB・・・ベース電流、
CBIC8・・・コンデンサ、RB、R8・・・抵抗、
SW・・・第1スイツチ、SW、・・・第2スイツチ、
LED、LED’・・・発光素子、DET工、 I)E
T、・・・電流検出素子。
FIG. 1 is a circuit diagram showing the basic form of the overcurrent protection circuit according to the present invention, FIG. 2 is a graph showing the voltage-current characteristics of the overcurrent limiting section 41 in FIG. 1, and FIG. 27. Showing the interruption characteristics of the current protection circuit. Figure 1 is the first
FIG. 5 is a circuit diagram showing a first embodiment of the backup section shown in the figure, and FIG. 5 is a circuit diagram showing a second embodiment of the backup section shown in FIG. 6 is a circuit diagram showing a third embodiment of the backup section shown in FIG. 1, FIG. 7 is a circuit diagram showing a modification of the backup section shown in FIG. 6, and FIG. 8 is a circuit diagram showing the backup section shown in FIG. 1. 9 is a circuit diagram showing an application example of the overcurrent protection circuit based on the present invention, FIG. 10 is a circuit diagram showing an example of a current limiting type overcurrent protection circuit, 11 is a graph showing the relationship between load current I0 and output voltage V0 in FIG. Load current engineer. FIG. 14 is a circuit diagram showing an example of a current interrupt type overcurrent protection circuit. 11...Resistance of subscriber line, 12...Load, 40.
50.60, 70.70', 80... Overcurrent protection circuit, 41... Overcurrent limiting section, 42... Backup section, Ql... First transistor, Qz... Second transistor, CR...integrator circuit, IB...base current,
CBIC8...Capacitor, RB, R8...Resistor,
SW...first switch, SW,...second switch,
LED, LED'...Light emitting element, DET engineering, I)E
T, . . . current detection element.

Claims (1)

【特許請求の範囲】 1、負荷電流の通電路を開閉する第1トランジスタと、
該第1トランジスタのコレクタ−エミッタ間電圧を積分
する積分回路と、 該積分回路の出力電圧によりオンオフ制御される第2ト
ランジスタとを備え、 該第2トランジスタをオンすることにより該第1トラン
ジスタのベース電流がバイパスされるよう構成されるこ
とを特徴とする過電流保護回路。 2、前記積分回路はコンデンサと抵抗とで構成されてな
り、該コンデンサと該抵抗とによる定まる時定数を選択
することにより前記第2トランジスタのオン時の応答速
度を任意に設定する特許請求の範囲第1項記載の過電流
保護回路。 3、前記第1トランジスタのベース−エミッタ間に突入
電流を吸収するコンデンサを接続する特許請求の範囲第
1項記載の過電流保護回路。 4、前記積分回路を構成するコンデンサおよび抵抗によ
る定まる時定数τ_Bと、前記第1トランジスタのベー
ス−エミッタ間に接続されるコンデンサおよび該第1ト
ランジスタのベースに直列接続される抵抗とによって定
まる時定数τ_Sをτ_S<τ_Bに設定する特許請求
の範囲第3項記載の過電流保護回路。
[Claims] 1. A first transistor that opens and closes a load current conduction path;
an integrating circuit that integrates the voltage between the collector and emitter of the first transistor; and a second transistor whose on/off is controlled by the output voltage of the integrating circuit, and by turning on the second transistor, the base of the first transistor An overcurrent protection circuit configured to bypass current. 2. The scope of the claim is that the integrating circuit is constituted by a capacitor and a resistor, and the response speed of the second transistor when turned on is arbitrarily set by selecting a time constant determined by the capacitor and the resistor. The overcurrent protection circuit described in item 1. 3. The overcurrent protection circuit according to claim 1, wherein a capacitor for absorbing inrush current is connected between the base and emitter of the first transistor. 4. A time constant τ_B determined by a capacitor and a resistor constituting the integrating circuit, and a time constant determined by a capacitor connected between the base and emitter of the first transistor and a resistor connected in series with the base of the first transistor. The overcurrent protection circuit according to claim 3, wherein τ_S is set to τ_S<τ_B.
JP59137966A 1984-07-05 1984-07-05 Overcurrent protecting circuit Granted JPS6118312A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP59137966A JPS6118312A (en) 1984-07-05 1984-07-05 Overcurrent protecting circuit
CA000485760A CA1253915A (en) 1984-07-05 1985-06-27 Overcurrent protection circuit
US06/750,164 US4661879A (en) 1984-07-05 1985-06-28 Overcurrent protection circuit for line circuits in a switching system
AU44426/85A AU569798B2 (en) 1984-07-05 1985-06-28 Overcurrent protection circuit
DE8585108366T DE3584541D1 (en) 1984-07-05 1985-07-05 OVERCURRENT PROTECTION CIRCUIT.
KR8504842A KR900001783B1 (en) 1984-07-05 1985-07-05 Overcurrent protecting circuit
EP85108366A EP0167172B1 (en) 1984-07-05 1985-07-05 Overcurrent protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59137966A JPS6118312A (en) 1984-07-05 1984-07-05 Overcurrent protecting circuit

Publications (2)

Publication Number Publication Date
JPS6118312A true JPS6118312A (en) 1986-01-27
JPH0522452B2 JPH0522452B2 (en) 1993-03-29

Family

ID=15210894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59137966A Granted JPS6118312A (en) 1984-07-05 1984-07-05 Overcurrent protecting circuit

Country Status (1)

Country Link
JP (1) JPS6118312A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152863A (en) * 1987-12-09 1989-06-15 Oki Electric Ind Co Ltd Power supply circuit for subscriber circuit
JPH01131232U (en) * 1988-02-29 1989-09-06

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5382734A (en) * 1976-12-27 1978-07-21 Agency Of Ind Science & Technol Preparation of benzyl alcohol and/or benzaldehyde having ether bond
JPS5510267A (en) * 1978-07-07 1980-01-24 Mitsubishi Electric Corp Switching circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5382734A (en) * 1976-12-27 1978-07-21 Agency Of Ind Science & Technol Preparation of benzyl alcohol and/or benzaldehyde having ether bond
JPS5510267A (en) * 1978-07-07 1980-01-24 Mitsubishi Electric Corp Switching circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152863A (en) * 1987-12-09 1989-06-15 Oki Electric Ind Co Ltd Power supply circuit for subscriber circuit
JPH01131232U (en) * 1988-02-29 1989-09-06

Also Published As

Publication number Publication date
JPH0522452B2 (en) 1993-03-29

Similar Documents

Publication Publication Date Title
US5087871A (en) Power supply with inrush current limiter
JPH0510522Y2 (en)
EP0167172B1 (en) Overcurrent protection circuit
AU666299B2 (en) Overcurrent protection device
JPS59500249A (en) Current breakers included in DC distribution equipment
US20020057078A1 (en) Protective circuit for an electronic device
JPS6030140B2 (en) telephone circuit
EP0593588B1 (en) Circuit protection arrangement
JPS6118312A (en) Overcurrent protecting circuit
JPS6122718A (en) Overcurrent protecting circuit
JPH0243429B2 (en)
US4146829A (en) Battery dissipation limiter circuit
JP3672552B2 (en) Overvoltage overcurrent protection circuit
JP4507229B2 (en) Switching power supply unit with protection circuit
JPS6122717A (en) Overcurrent protecting circuit
JPS62213517A (en) Self-restoring overcurrent protective circuit
GB2230665A (en) Switching and protection circuit
JPH0684747U (en) Subscriber circuit overcurrent protection circuit
JPH07297958A (en) Switch switchgear with supply circuit
JP2886922B2 (en) Overcurrent protection device for superimposed power supply
SU1034025A1 (en) Dc voltage stabilizer
SU1265745A1 (en) Stabilized power source
SU1262467A1 (en) Device for protection of power sources
JPS6176027A (en) Preventive circuit for inrush current
SU1374209A1 (en) D.c. voltage stabilizer