JPS61175670A - パスワ−ド判定回路 - Google Patents
パスワ−ド判定回路Info
- Publication number
- JPS61175670A JPS61175670A JP60015921A JP1592185A JPS61175670A JP S61175670 A JPS61175670 A JP S61175670A JP 60015921 A JP60015921 A JP 60015921A JP 1592185 A JP1592185 A JP 1592185A JP S61175670 A JPS61175670 A JP S61175670A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switches
- password
- counter
- type flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパスワード判定回路に関するものである。
重要な装置を部外者が操作することにより、重大な損傷
を受けない様にする為の保護装置には種々のものが作ら
れているが、簡単で且つ有効な方法がなく、此の開発が
従来から強（要望されていた。
を受けない様にする為の保護装置には種々のものが作ら
れているが、簡単で且つ有効な方法がなく、此の開発が
従来から強（要望されていた。
前述した様に重要な装置を部外者が操作して結果として
装置に重大な損害を与えることがある。
装置に重大な損害を与えることがある。
此の様な事故を防止する為鍵を設け、此の鍵を開けない
と電源が投入出来ない様にすることはよく行われている
。
と電源が投入出来ない様にすることはよく行われている
。
然し鍵をかけると云う事は責任者の不在を示すことにな
り、部外者に判らせずに而も操作出来ない様にする為に
パスワードを利用することは有効な処置である。
り、部外者に判らせずに而も操作出来ない様にする為に
パスワードを利用することは有効な処置である。
従来比の種の簡便且つ確実な方法がないので、其の開発
が望まれていた。
が望まれていた。
本発明の目的はｎビットのパスワードを判定する回路を
実現する為ｎ個のＤ形フリップフロップを使用し、又同
時にカウンタにより押し下げ回数をカウントし、所定の
順序で所定の回数だけ押し下げられた場合にのみ出力す
るパスワード判定回路を提供することである。
実現する為ｎ個のＤ形フリップフロップを使用し、又同
時にカウンタにより押し下げ回数をカウントし、所定の
順序で所定の回数だけ押し下げられた場合にのみ出力す
るパスワード判定回路を提供することである。
問題点を解決するための手段は、ｎ個のスイッチと、前
記各スイッチの動作により前記各スイッチと同じ動作状
態を取るｎ個のフリップフロップと、前記ｎ個のスイッ
チの全動作回数を計数するカウンタとから構成されるパ
スワード判定回路により達成される。
記各スイッチの動作により前記各スイッチと同じ動作状
態を取るｎ個のフリップフロップと、前記ｎ個のスイッ
チの全動作回数を計数するカウンタとから構成されるパ
スワード判定回路により達成される。
本発明に依ると複数個のスイッチが成る決められた順序
で順次投入されない限り動作せず、而も部外者がこの決
められた順序で１唾次投入出来る確率は大変少ないので
極めて有効なパスワード判定回路が実現出来ると云う効
果が生まれる。
で順次投入されない限り動作せず、而も部外者がこの決
められた順序で１唾次投入出来る確率は大変少ないので
極めて有効なパスワード判定回路が実現出来ると云う効
果が生まれる。
パスワードとは一種の合言葉で、保護された信号又はコ
ードであり、利用者を識別するために使、用されるもの
である。
ードであり、利用者を識別するために使、用されるもの
である。
第１図は本発明に依るパスワード判定回路の一実施例を
示す図である。
示す図である。
図中、１ａ、２ａ、３ａ、４ａは夫々Ｄ形フリップフロ
ンプ、ｌｂ、２ｂ、３ｂ、４ｂ、１３．１５は夫々ダイ
オード、ｌｃ、２ｃ、３ｅ％ ４ｅ％ ６．８．９．１
１は夫々ナントゲート、ｌｄ、２ｄ、３ｄ、４ｄ、７．
１０は夫々インバータ、１ｅ、２ｅ、３ｅ、４ｅは夫々
スイッチ、５はカウンタ、１２はリセットスイッチ、１
４．１６は夫々抵抗、１７．１８はコンデンサ、１９は
チョークコイルである。
ンプ、ｌｂ、２ｂ、３ｂ、４ｂ、１３．１５は夫々ダイ
オード、ｌｃ、２ｃ、３ｅ％ ４ｅ％ ６．８．９．１
１は夫々ナントゲート、ｌｄ、２ｄ、３ｄ、４ｄ、７．
１０は夫々インバータ、１ｅ、２ｅ、３ｅ、４ｅは夫々
スイッチ、５はカウンタ、１２はリセットスイッチ、１
４．１６は夫々抵抗、１７．１８はコンデンサ、１９は
チョークコイルである。
尚以下全図を通じ同一記号は同一対象物を表す。
以下図に従うて本発明の詳細な説明する。
電源投入、又はリセットスイッチ１２の投入により、イ
ンバータ１０が動作してＤ形フリップフロップ１ａ、２
ａ、３ａｓ４ａｓ及びカウンタ５はリセットされる。
ンバータ１０が動作してＤ形フリップフロップ１ａ、２
ａ、３ａｓ４ａｓ及びカウンタ５はリセットされる。
又ナントゲートＩＣ％ ２Ｃ，３Ｃ，４ｃへ入力されて
いるラッチ回路の出力（ナントゲート９の出力）が“１
”となり、従ってスイッチ１ｅ、２ｅ’−、３ｅ、 ４
ｅのスイッチ情報が夫々Ｄ形フリフプフロップｌａ−
，２ａｓ ３ａ１４ａに伝達可能な状態となる。
いるラッチ回路の出力（ナントゲート９の出力）が“１
”となり、従ってスイッチ１ｅ、２ｅ’−、３ｅ、 ４
ｅのスイッチ情報が夫々Ｄ形フリフプフロップｌａ−
，２ａｓ ３ａ１４ａに伝達可能な状態となる。
此の状態で今スイッチ１ｅ１２’！１％ ３ｅ、４ｅの
順序でオンとなった場合を考える。
順序でオンとなった場合を考える。
スイッチ１ｅがオンとなるとＤ形フリップフロップ１ａ
のＱ端子が“１”となり、ダイオード１ｂを介してカウ
ンタ５のカウント値を１とする。
のＱ端子が“１”となり、ダイオード１ｂを介してカウ
ンタ５のカウント値を１とする。
次にスイッチ２ｅがオンとなると、Ｄ形フリップフロッ
プ２ａのＱ端子が１”となり、ダイオ゛−ド２ｂを介し
てカウンタ５のカウント値を２とする。
プ２ａのＱ端子が１”となり、ダイオ゛−ド２ｂを介し
てカウンタ５のカウント値を２とする。
同様にスイッチ３ｅがオンとなると、Ｄ形フリップフロ
ップ３ａのＱ端子が“１”となり、ダイオード３ｂを介
してカウンタ５のカウント値を３とする。
ップ３ａのＱ端子が“１”となり、ダイオード３ｂを介
してカウンタ５のカウント値を３とする。
最後にスイッチ４ｅがオンとなると、Ｄ形フリップフロ
ップ４ａのＱ端子が“１”となり、ダイオード４ｂを介
してカウンタ５のカウント値を４とする。
ップ４ａのＱ端子が“１”となり、ダイオード４ｂを介
してカウンタ５のカウント値を４とする。
カウンタ５のカウント値を４となると其のＱ端子は１″
となるので、Ｄ形フリップフロップ４ａのＱ端子出力“
１”とカウンタ５のＱ端子出力“１”のアンドを取り、
出力とする。
となるので、Ｄ形フリップフロップ４ａのＱ端子出力“
１”とカウンタ５のＱ端子出力“１”のアンドを取り、
出力とする。
以上の説明はＤ形フリフブフロフプを４個使用した場合
に就いて述べたが、スイッチ１ｅ、２ｅｓ３ｅ、４ｅの
出力とＤ形フリップフロップ１ａ、２８％ ３ａ１４ａ
の入力の組合わせは２４通り有り、従って一回の操作（
スイッチ１ｅ、２ｅ、３ｅ、４ｅのオン）により所定の
パスワードに当たる確率は１／２４である。
に就いて述べたが、スイッチ１ｅ、２ｅｓ３ｅ、４ｅの
出力とＤ形フリップフロップ１ａ、２８％ ３ａ１４ａ
の入力の組合わせは２４通り有り、従って一回の操作（
スイッチ１ｅ、２ｅ、３ｅ、４ｅのオン）により所定の
パスワードに当たる確率は１／２４である。
此の数値はスイッチの数を増やすことにより、１２０
、７２０．５０４０と急速に増加し、設定値を知る者の
みが操作可能であり、設定値を知らない者には事実上操
作不能となる。
、７２０．５０４０と急速に増加し、設定値を知る者の
みが操作可能であり、設定値を知らない者には事実上操
作不能となる。
第２図は第１図に示すパスワード判定回路の一般的構成
を示す図である。
を示す図である。
図中、２０はスイッチ順序判定部、２１はスイッチイネ
ーブル部、２２ａ〜２２ｎは夫々スイッチ、２３はカウ
ンタ部、２４はラッチ部、２５は電源クリア部、２６は
ナントゲートである。
ーブル部、２２ａ〜２２ｎは夫々スイッチ、２３はカウ
ンタ部、２４はラッチ部、２５は電源クリア部、２６は
ナントゲートである。
第２図は第１図に示した本発明の一例を一般化したブロ
ック図であり、スイッチ順序判定部２０は第１図のＤ形
フリップフロフブＩａ、２ａ、３ａ’ｂ４ａに相当し、
スイッチイネーブル部２１は第１図のダイオードｌｂ、
２ｂ、３ｂ、４ｂ、及びナントゲートＩＣ％ ２Ｃ，３
Ｃ，４Ｃに相当し、スイッチ２２ａ〜２２ｎはスイッチ
ｌｅ、２ｅ、３ｅ、４ｅに相当する。
ック図であり、スイッチ順序判定部２０は第１図のＤ形
フリップフロフブＩａ、２ａ、３ａ’ｂ４ａに相当し、
スイッチイネーブル部２１は第１図のダイオードｌｂ、
２ｂ、３ｂ、４ｂ、及びナントゲートＩＣ％ ２Ｃ，３
Ｃ，４Ｃに相当し、スイッチ２２ａ〜２２ｎはスイッチ
ｌｅ、２ｅ、３ｅ、４ｅに相当する。
以上詳細に説明した様に本発明によれば、パスワードを
判定する為にＤ形フリップフロップ、ダイオード、ナン
トゲート、及びスイッチを複数組とカウンタ及び若干の
ゲート回路を設けることにより構成されるのでハードウ
ェア的なキーと異なり破壊等の恐れはなく而も安価なパ
スワード判定回路が実現出来ると云う大きい効果がある
。
判定する為にＤ形フリップフロップ、ダイオード、ナン
トゲート、及びスイッチを複数組とカウンタ及び若干の
ゲート回路を設けることにより構成されるのでハードウ
ェア的なキーと異なり破壊等の恐れはなく而も安価なパ
スワード判定回路が実現出来ると云う大きい効果がある
。
第１図は本発明に依るパスワード判定回路の一実施例を
示す図である。 第２図は第１図に示すパスワード判定回路の一般的構成
を示す図である。 図中、１ａ、２ａ、３ａ、４ａは夫々Ｄ形フリップフロ
フプ、１ ｂ、２ｂ、３ｂ、４ｂ、１３．１５は夫々ダ
イオード、ｌｃ、２ｃ、３ｃ、４ｃ、６．８．９．１１
は夫々ナントゲート、１ｄ、２ｄ１３ｄ、４ｄ、７．１
０は夫々インバータ、１ｅ１２ｅ’−３ｅ、４ｅは夫々
スイッチ、５はカウンタ、１２はリセットスイッチ、１
４．１６は夫々抵抗、１７．１８はコンデンサ、１９は
チョークコイル、２０はスイッチ順序判定部、２１はス
イッチイネーブル部、２２ａ〜２２ｎは夫々スイッチ、
２３はカウンタ部、２４はラッチ部、２５は電源クリア
部、２６はナントゲートである。
示す図である。 第２図は第１図に示すパスワード判定回路の一般的構成
を示す図である。 図中、１ａ、２ａ、３ａ、４ａは夫々Ｄ形フリップフロ
フプ、１ ｂ、２ｂ、３ｂ、４ｂ、１３．１５は夫々ダ
イオード、ｌｃ、２ｃ、３ｃ、４ｃ、６．８．９．１１
は夫々ナントゲート、１ｄ、２ｄ１３ｄ、４ｄ、７．１
０は夫々インバータ、１ｅ１２ｅ’−３ｅ、４ｅは夫々
スイッチ、５はカウンタ、１２はリセットスイッチ、１
４．１６は夫々抵抗、１７．１８はコンデンサ、１９は
チョークコイル、２０はスイッチ順序判定部、２１はス
イッチイネーブル部、２２ａ〜２２ｎは夫々スイッチ、
２３はカウンタ部、２４はラッチ部、２５は電源クリア
部、２６はナントゲートである。
Claims (1)
- ｎ個のスイッチと、前記各スイッチの動作により前記各
スイッチと同じ動作状態を取るｎ個のフリップフロップ
と、前記ｎ個のスイッチの全動作回数を計数するカウン
タとから構成されることを特徴とするパスワード判定回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60015921A JPS61175670A (ja) | 1985-01-30 | 1985-01-30 | パスワ−ド判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60015921A JPS61175670A (ja) | 1985-01-30 | 1985-01-30 | パスワ−ド判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61175670A true JPS61175670A (ja) | 1986-08-07 |
Family
ID=11902243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60015921A Pending JPS61175670A (ja) | 1985-01-30 | 1985-01-30 | パスワ−ド判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61175670A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250749A (ja) * | 1988-08-12 | 1990-02-20 | Seiko Epson Corp | 情報処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4855100A (ja) * | 1971-11-15 | 1973-08-02 |
-
1985
- 1985-01-30 JP JP60015921A patent/JPS61175670A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4855100A (ja) * | 1971-11-15 | 1973-08-02 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250749A (ja) * | 1988-08-12 | 1990-02-20 | Seiko Epson Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Entringer et al. | On nonrepetitive sequences | |
| CA1122682A (en) | Tap-actuated lock and method of actuating the lock | |
| US4736419A (en) | Electronic lock system | |
| CN108508352B (zh) | 一种测试码生成电路 | |
| US3660729A (en) | Electronic combination lock system | |
| CA1160316A (en) | Keyboard with an externally programmable repeat rate and repeat delay rate counter | |
| JPS61175670A (ja) | パスワ−ド判定回路 | |
| US3321673A (en) | Electronic combination lock | |
| US4891636A (en) | Electronic keylock system | |
| US3958231A (en) | Sequential time-base lock system | |
| US3216002A (en) | High speed converter | |
| US3404372A (en) | Inconsistent parity check | |
| CN206773793U (zh) | 解锁装置及系统 | |
| RU2235420C2 (ru) | Способ и устройство для обеспечения работы многокаскадного счетчика с одним направлением счета | |
| US3508202A (en) | Electronic combination lock | |
| US3839710A (en) | Access apparatus control system | |
| US3515341A (en) | Pulse responsive counters | |
| CN103310520A (zh) | 智能电子密码锁 | |
| US3562551A (en) | Unit distance counter | |
| KR850001246Y1 (ko) | 전자식 자물쇠 장치 | |
| Omijeh et al. | Design analysis of a security lock system using pass-code and smart-card | |
| KR820000392B1 (ko) | 전자 괘정 제어장치 | |
| KR880000302Y1 (ko) | 전자식 자물쇠 장치 | |
| US3278726A (en) | Flip-flop and counter | |
| JPS6024021Y2 (ja) | プリセツトカウンタ |