JPS6116703Y2 - - Google Patents
Info
- Publication number
- JPS6116703Y2 JPS6116703Y2 JP1270278U JP1270278U JPS6116703Y2 JP S6116703 Y2 JPS6116703 Y2 JP S6116703Y2 JP 1270278 U JP1270278 U JP 1270278U JP 1270278 U JP1270278 U JP 1270278U JP S6116703 Y2 JPS6116703 Y2 JP S6116703Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- matrix circuit
- block
- terminal
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 18
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、テレツクス端末装置等の各種電子機
器において用いられるダイオードマトリクス回路
を収容した電子部品パツケージの構造に関するも
のである。
器において用いられるダイオードマトリクス回路
を収容した電子部品パツケージの構造に関するも
のである。
テレツクス端末装置等では被呼着信の際、自己
に付与された番号等を表す特定符号列のアンサー
バツク信号を送出することが行なわれており、こ
のアンサーバツク信号の発生は近来電子回路を用
いて自動的になされ、その目的上書き込み可能な
半導体メモリ、ダイオードマトリクス回路等が一
般に用いられている。
に付与された番号等を表す特定符号列のアンサー
バツク信号を送出することが行なわれており、こ
のアンサーバツク信号の発生は近来電子回路を用
いて自動的になされ、その目的上書き込み可能な
半導体メモリ、ダイオードマトリクス回路等が一
般に用いられている。
たゞし、半導体メモリでは特定符号列と対応し
た情報を書き込むために書込み装置を用いねばな
らず、その操作が面倒であると共に、書込まれた
内容を目視により確認することのできない不便を
生じている。
た情報を書き込むために書込み装置を用いねばな
らず、その操作が面倒であると共に、書込まれた
内容を目視により確認することのできない不便を
生じている。
このため、これらの不便さを廻避する目的上ダ
イオードマトリクス回路を用い、所定位置のダイ
オードを除去するか、布線パターン中の所定位置
を切断し、特定符号列に対応する情報の設定を行
なつている。
イオードマトリクス回路を用い、所定位置のダイ
オードを除去するか、布線パターン中の所定位置
を切断し、特定符号列に対応する情報の設定を行
なつている。
しかし、従来のダイオードマトリクス回路は、
個別素子により構成する場合は実装スペースが大
となり、機器の小形化上大きな障害となつてお
り、複数のダイオードを同一ケースへ収容したダ
イオードアレイを用いる場合には、各ダイオード
端子間の布線パターン切断を容易とするため、配
置上の工夫を必要とする等の問題を生じている。
個別素子により構成する場合は実装スペースが大
となり、機器の小形化上大きな障害となつてお
り、複数のダイオードを同一ケースへ収容したダ
イオードアレイを用いる場合には、各ダイオード
端子間の布線パターン切断を容易とするため、配
置上の工夫を必要とする等の問題を生じている。
なお、かゝるダイオードマトリクス回路は付与
される番号等の変更に対処する必要があり、単独
のブロツクとして形成しておき、要求に応じて直
ちに交換できるものでなければならず、装置に対
し容易に着脱できることが要望されている。
される番号等の変更に対処する必要があり、単独
のブロツクとして形成しておき、要求に応じて直
ちに交換できるものでなければならず、装置に対
し容易に着脱できることが要望されている。
前述の問題を解決するため、本考案はつぎの手
段により構成するものとなつている。
段により構成するものとなつている。
すなわち、絶縁性固化物質によりダイオードマ
トリクス回路を囲撓し一体のブロツクとして形成
すると共に、その表面へ各ダイオード線をリング
状に突出させ、かつ、ブロツクの外面へ外部接続
用の端子を設けたものである。
トリクス回路を囲撓し一体のブロツクとして形成
すると共に、その表面へ各ダイオード線をリング
状に突出させ、かつ、ブロツクの外面へ外部接続
用の端子を設けたものである。
したがつて、装置に対する着脱が極めて容易に
なると共に、リンク状リード線の切断によつて所
望の特定符号列と対応した情報を設定することが
できる。
なると共に、リンク状リード線の切断によつて所
望の特定符号列と対応した情報を設定することが
できる。
以下、実施例を示す図によつて本考案の詳細を
説明する。
説明する。
第2図はダイオードマトリクス回路MTXの接
続図であり、行母線回路1〜nを接続した入力端
子IN1〜INoにはインバータIV1〜IVoを介して順次
走査の入力信号が負極性として与えられ、列母線
回路11〜1mを接続した出力端子OUT1〜
OUTnには抵抗R1〜Rnを経て電源+Vが印加さ
れており、この点の電圧レベルがインバータIV11
〜IV1mにより反転を受けた後送出されるものと
なつている。
続図であり、行母線回路1〜nを接続した入力端
子IN1〜INoにはインバータIV1〜IVoを介して順次
走査の入力信号が負極性として与えられ、列母線
回路11〜1mを接続した出力端子OUT1〜
OUTnには抵抗R1〜Rnを経て電源+Vが印加さ
れており、この点の電圧レベルがインバータIV11
〜IV1mにより反転を受けた後送出されるものと
なつている。
また、行母線回路1〜nには各ダイオードD11
〜Donのカソードが接続され、列母線回路11〜
1mには各ダイオードD11〜Donのアノードが接
続され、ワイヤードオア(布線論理和)のダイオ
ードマトリクス回路MTXを構成しており、入力
端子IN1〜INoを順次走査することにより、ダイオ
ードD11〜Donを介して出力端子OUT1〜OUTnへ
負極性の電圧が現れ、出力端子OUT1〜OUTnの
電圧レベル変化により特定符号列と対応した符号
が定められる。
〜Donのカソードが接続され、列母線回路11〜
1mには各ダイオードD11〜Donのアノードが接
続され、ワイヤードオア(布線論理和)のダイオ
ードマトリクス回路MTXを構成しており、入力
端子IN1〜INoを順次走査することにより、ダイオ
ードD11〜Donを介して出力端子OUT1〜OUTnへ
負極性の電圧が現れ、出力端子OUT1〜OUTnの
電圧レベル変化により特定符号列と対応した符号
が定められる。
したがつて、ダイオードD11〜Don中の所定の
ものにおけるいずれか片極側のリード線、すなわ
ち同図ではアノード側のリード線に形成されたリ
ンクLを切断することにより、出力端子OUT1〜
OUTn中の対応するものが電圧レベルに変化を生
ぜず、電圧レベルの変化組み合せによる所定の符
号を出力端子OUT1〜OUTnから取り出すことが
できる。
ものにおけるいずれか片極側のリード線、すなわ
ち同図ではアノード側のリード線に形成されたリ
ンクLを切断することにより、出力端子OUT1〜
OUTn中の対応するものが電圧レベルに変化を生
ぜず、電圧レベルの変化組み合せによる所定の符
号を出力端子OUT1〜OUTnから取り出すことが
できる。
なお、ダイオードD11〜Donの片極側のリード
線としては、カソード側のリード線を用いてもよ
いことは勿論であり、条件によつてはダイオード
D11〜Donの極性を逆接続としても同様である。
線としては、カソード側のリード線を用いてもよ
いことは勿論であり、条件によつてはダイオード
D11〜Donの極性を逆接続としても同様である。
また、テレツクス端末装置の例では6単位符号
が特定符号列として用いられるため、アンサーバ
ツク信号が21桁となり、入力端子数は21、出力端
子数は6となる。
が特定符号列として用いられるため、アンサーバ
ツク信号が21桁となり、入力端子数は21、出力端
子数は6となる。
第1図は第2図のダイオードマトリクス回路
MTXを一体のブロツク形モジユールとして形成
しパツケージ化した外観斜視図であり、その拡大
断面図を第3図に示してある。
MTXを一体のブロツク形モジユールとして形成
しパツケージ化した外観斜視図であり、その拡大
断面図を第3図に示してある。
すなわち、プリント基板P上へ形成した行なら
びに列母線回路のパターンへダイオードDを同一
方向とし、かつ、直立させてリード線により接続
すると共に、その周囲を合成樹脂等の絶縁性固化
物質Cにより囲撓し、一体のブロツクとして形成
のうえ、その表面Fへアノード側のリード線をリ
ンクL状に曲折のうえ突出して設けてある。ま
た、プリント基板Pの各母線回路へ接続した入力
端子IN1〜INo、出力端子OUT1〜OUTnがブロツ
クの外面すなわち同図の例では背面Bへ突出し、
外部との接続に便利なものとして設けてある。
びに列母線回路のパターンへダイオードDを同一
方向とし、かつ、直立させてリード線により接続
すると共に、その周囲を合成樹脂等の絶縁性固化
物質Cにより囲撓し、一体のブロツクとして形成
のうえ、その表面Fへアノード側のリード線をリ
ンクL状に曲折のうえ突出して設けてある。ま
た、プリント基板Pの各母線回路へ接続した入力
端子IN1〜INo、出力端子OUT1〜OUTnがブロツ
クの外面すなわち同図の例では背面Bへ突出し、
外部との接続に便利なものとして設けてある。
なお、リンクLの形状はニツパ等により切断容
易なものであればよく、逆U字状、山形状等任意
に選定できる。
易なものであればよく、逆U字状、山形状等任意
に選定できる。
また、ダイオードD、プリント基板P等を組み
立てたうえ、絶縁性のケースへ収容しその内部へ
絶縁性固化物質Cを充填してもよく、全体の形状
も取付部位に応じ種々の変形が可能である。
立てたうえ、絶縁性のケースへ収容しその内部へ
絶縁性固化物質Cを充填してもよく、全体の形状
も取付部位に応じ種々の変形が可能である。
第4図はダイオードマトリクス回路MTXとそ
の周辺回路とを一体としてパツケージ化した実施
例のブロツク図であり、入力端子IN1〜IN4には2
進化された入力信号が与えられ、これをカウンタ
等を用いた入力選択回路SELによつて10進化の
後、ダイオードマトリクスMTXの第1図に示す
行母線回路1〜nを選択のうえ、信号の印加を行
なつており、同時に列母線回路11〜1mには、
第2図の抵抗器R1〜Rn、インバータIV11〜IV1n
等を用いた出力レベル変換回路RECが接続さ
れ、これを介して出力のレベルが変換され、例え
ばTTLコンパチブルの信号となつて出力端子
OUT1〜OUT6へ送出される。
の周辺回路とを一体としてパツケージ化した実施
例のブロツク図であり、入力端子IN1〜IN4には2
進化された入力信号が与えられ、これをカウンタ
等を用いた入力選択回路SELによつて10進化の
後、ダイオードマトリクスMTXの第1図に示す
行母線回路1〜nを選択のうえ、信号の印加を行
なつており、同時に列母線回路11〜1mには、
第2図の抵抗器R1〜Rn、インバータIV11〜IV1n
等を用いた出力レベル変換回路RECが接続さ
れ、これを介して出力のレベルが変換され、例え
ばTTLコンパチブルの信号となつて出力端子
OUT1〜OUT6へ送出される。
したがつて、各母線回路へ入力選択回路SEL、
出力レベル変換回路RECを組み込んだことによ
り、単位機能として一体化されると同時に、特に
入力選択回路SELの付加により入力端子数が減少
し、電源端子+V、−Vを含めても6単位符号の
場合すなわち最大24=16の桁数に対し、端子数を
合計12本に減少することができる。
出力レベル変換回路RECを組み込んだことによ
り、単位機能として一体化されると同時に、特に
入力選択回路SELの付加により入力端子数が減少
し、電源端子+V、−Vを含めても6単位符号の
場合すなわち最大24=16の桁数に対し、端子数を
合計12本に減少することができる。
第5図は、第4図の回路を第1図、第3図の手
段により一体のブロツク形モジユールとしてパツ
ケージ化した外形図であり、第2図と同様である
が、入力端子IN1〜IN4、出力端子OUT1〜
OUT6、電源端子+V、−Vを最も一般的な集積
回路の端子配列と同一なデユアル・イン・ライン
形としてある。
段により一体のブロツク形モジユールとしてパツ
ケージ化した外形図であり、第2図と同様である
が、入力端子IN1〜IN4、出力端子OUT1〜
OUT6、電源端子+V、−Vを最も一般的な集積
回路の端子配列と同一なデユアル・イン・ライン
形としてある。
したがつて、標準の集積回路用ソケツトへの嵌
合ができるため、装置に対する着脱が極めて容易
である。
合ができるため、装置に対する着脱が極めて容易
である。
なお、端子数は12本に限定されず、16,24,40
本等の標準ソケツトに適合させて増加することは
任意である。
本等の標準ソケツトに適合させて増加することは
任意である。
以上の説明により明らかなとおり本考案によれ
ば、小形化されるにもかかわらず、特定符号列と
対応した情報の設定がニツパ等によるリンクの切
断のみによつて行なえるため甚だ容易であると共
に、目視による確認が確実に行なえ、かつ、装置
に対する着脱も簡単であり、テレツクス端末装置
用アンサーバツク信号の符号列設定のみならず、
各種電子機器の各用途へ適用して多大の効果を呈
する。
ば、小形化されるにもかかわらず、特定符号列と
対応した情報の設定がニツパ等によるリンクの切
断のみによつて行なえるため甚だ容易であると共
に、目視による確認が確実に行なえ、かつ、装置
に対する着脱も簡単であり、テレツクス端末装置
用アンサーバツク信号の符号列設定のみならず、
各種電子機器の各用途へ適用して多大の効果を呈
する。
図は本考案の実施例を示し、第1図は外観斜視
図、第2図はダイオードマトリクス回路の接続
図、第3図は第1図に示すものゝ拡大断面図、第
4図は周辺回路を含めたブロツク図、第5図は第
4図のものをデユアル・イン・ライン形端子配列
のパツケージとした外形図である。 MTX……ダイオードマトリクス回路、D11〜D
on、D……ダイオード、L……リンク、1〜n…
…行母線回路、11〜1m……列母線回路、IN1
〜INo……入力端子、OUT1〜OUTn……出力端
子、+V、−V……電源端子、SEL……入力選択回
路、REC……出力レベル変換回路、C……絶縁
性固化物質、F……表面、B……裏面(外面)。
図、第2図はダイオードマトリクス回路の接続
図、第3図は第1図に示すものゝ拡大断面図、第
4図は周辺回路を含めたブロツク図、第5図は第
4図のものをデユアル・イン・ライン形端子配列
のパツケージとした外形図である。 MTX……ダイオードマトリクス回路、D11〜D
on、D……ダイオード、L……リンク、1〜n…
…行母線回路、11〜1m……列母線回路、IN1
〜INo……入力端子、OUT1〜OUTn……出力端
子、+V、−V……電源端子、SEL……入力選択回
路、REC……出力レベル変換回路、C……絶縁
性固化物質、F……表面、B……裏面(外面)。
Claims (1)
- 【実用新案登録請求の範囲】 (1) ダイオードマトリツクス回路を絶縁性固化物
質により囲撓し一体のブロツクとして形成する
と共に、前記マトリクス回路のダイオードにお
けるいずれか片極側のリード線を前記ブロツク
の表面へリンク状に突出して設け、かつ、前記
マトリクス回路の母線回路を接続した端子を前
記ブロツクの外面へ設けたことを特徴とする電
子部品パツケージ。 (2) ダイオードマトリクス回路への入力を選択す
る入力選択回路と、前記マトリクス回路からの
出力をレベル変換する出力レベル変換回路とを
組み込んだ母線回路を用いると共に、デユア
ル・イン・ライン形の端子を用いたことを特徴
とする実用新案登録請求の範囲第1項記載の電
子部品パツケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1270278U JPS6116703Y2 (ja) | 1978-02-06 | 1978-02-06 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1270278U JPS6116703Y2 (ja) | 1978-02-06 | 1978-02-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54116753U JPS54116753U (ja) | 1979-08-16 |
JPS6116703Y2 true JPS6116703Y2 (ja) | 1986-05-22 |
Family
ID=28829448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1270278U Expired JPS6116703Y2 (ja) | 1978-02-06 | 1978-02-06 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6116703Y2 (ja) |
-
1978
- 1978-02-06 JP JP1270278U patent/JPS6116703Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS54116753U (ja) | 1979-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2572826B1 (fr) | Carte contenant une pastille a circuit integre | |
KR880000892A (ko) | 휴대할 수 있는 기억매체 | |
JPS6116703Y2 (ja) | ||
US4103115A (en) | Memory tone dialer | |
JP2526800B2 (ja) | ダイオ―ドモジュ―ル | |
JPS6362831B2 (ja) | ||
US4792786A (en) | Surface-mounted single package data acquistition system | |
JPS5840615Y2 (ja) | 符号設定用モジュ−ル | |
JPS5811880U (ja) | 導体接続装置 | |
JPS58186181A (ja) | 数値設定素子 | |
JPS60190143U (ja) | 電池の過放電保護装置 | |
JPS6044297U (ja) | メモリモジユ−ル | |
JPS5957089U (ja) | マイクロホン | |
JPS58150854U (ja) | 白色発光表示器 | |
JPS60190055U (ja) | 光起電力装置 | |
JPS5810125U (ja) | パツケ−ジ接続構造 | |
JPS59113811U (ja) | 基準電圧源回路 | |
JPS6041194A (ja) | 表示装置 | |
JPS60141155U (ja) | 混成回路 | |
JPS5813586U (ja) | Led表示回路 | |
JPS6112075U (ja) | サ−ジ・インピ−ダンス・メ−タ− | |
JPS59191679U (ja) | デイジタルic用テストクリツプ | |
JPS59118358U (ja) | 電話番号簡易記憶表示装置 | |
JPS5830361U (ja) | 信号受信回路 | |
JPS59192853U (ja) | 半導体素子 |