JPS61166660A - Input and output system - Google Patents
Input and output systemInfo
- Publication number
- JPS61166660A JPS61166660A JP790885A JP790885A JPS61166660A JP S61166660 A JPS61166660 A JP S61166660A JP 790885 A JP790885 A JP 790885A JP 790885 A JP790885 A JP 790885A JP S61166660 A JPS61166660 A JP S61166660A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- attribute
- control device
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Control By Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、チャネル機能を有する入出力制御装置と入出
力装置とを入出力インタフェースで接続し、該入出力イ
ンタフェースの中に入出力装置の属性を示す属性表示信
号を含ませ、上記入出力制御装置が上記属性表示信号に
基づいて入出力装置の属性を判別し、中央処理装置から
のコマンドを実行する際、入出力装置に適合した制御を
行うようにした入出力システムに関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention connects an input/output control device having a channel function and an input/output device through an input/output interface, and connects an input/output device into the input/output interface. An attribute display signal indicating an attribute is included, and when the input/output control device determines the attribute of the input/output device based on the attribute display signal and executes a command from the central processing unit, control suitable for the input/output device is performed. This relates to an input/output system that performs the following functions.
チャネル機能を有する入出力制御装置は公知である。こ
の種の入出力制御装置に属性の異なる入出力装置を接続
する場合は、入出力装置毎に入出力制御装置内のハード
ウェア設定を現調時に切り替え、且つプログラムにも多
少の変更を加えなければならず、人的作業が増加すると
いう欠点があった。Input/output control devices with channel functionality are known. When connecting input/output devices with different attributes to this type of input/output control device, you must change the hardware settings in the input/output control device for each input/output device at the time of actual installation, and also make some changes to the program. However, this method had the disadvantage of increasing human work.
本発明は、上記の考察に基づくものであって、上述のよ
うな人的作業をなくし、且つプログラムの変更もなくす
ることが出来るようにした入出力システムを提供するこ
とを目的としている。The present invention is based on the above consideration, and an object of the present invention is to provide an input/output system that eliminates the above-mentioned human work and also eliminates the need to change programs.
そしてそのため本発明の入出力システムは、中央処理装
置と、該中央処理装置に接続されたチャネル機能を有す
る入出力制御装置と、該入出力制御装置に入出力インタ
フェースを介して接続された入出力装置とを具備する入
出力システムにおいて、上記入出力インタフェースに入
出力装置の属性を表す属性表示信号を含ませると共に、
入出力制御装置が、上記中央処理装置からのコマンドを
受け取ってコマンドを実行する際、制御すべき入出力装
置が接続されている入出力インタフェース上の属性表示
信号を参照し、当該入出力装置に適合した制御を行うよ
うに構成されていることを特徴とするものである。Therefore, the input/output system of the present invention includes a central processing unit, an input/output control device having a channel function connected to the central processing unit, and an input/output control device connected to the input/output control device via an input/output interface. In an input/output system comprising an input/output device, the input/output interface includes an attribute display signal representing an attribute of the input/output device, and
When the input/output control unit receives a command from the central processing unit and executes the command, it refers to the attribute display signal on the input/output interface to which the input/output device to be controlled is connected, and sends the information to the input/output device. The present invention is characterized in that it is configured to perform appropriate control.
以下、本発明を図面を参照しつつ説明する。第１図は入
出力システムの構成の１例を示す図である。第１図にお
いて、工は中央処理装置、２はチャネル機能を有する入
出力制御装置、３はモデムをそれぞれ示している。また
、ＤＴＥはデータ端末装置、ＤＣＥはデータ通信装置を
それぞれ示している。第１図の例では、入出力制御装置
２がＤＴＥとなり、モデム３がＤＣＥとなる。なお、図
示しないが、入出力制御装置には、属性の異なる複数の
入出力装置を接続することが出来る。Hereinafter, the present invention will be explained with reference to the drawings. FIG. 1 is a diagram showing an example of the configuration of an input/output system. In FIG. 1, numeral 1 indicates a central processing unit, 2 indicates an input/output control device having a channel function, and 3 indicates a modem. Further, DTE indicates a data terminal device, and DCE indicates a data communication device. In the example of FIG. 1, the input/output control device 2 is a DTE, and the modem 3 is a DCE. Although not shown, a plurality of input/output devices with different attributes can be connected to the input/output control device.
第２図は入出力制御装置と入出力装置の内の何れがＤＴ
Ｅとなり、何れがＤＣＥになるかの例を示す図である。Figure 2 shows which of the input/output control device and input/output device is DT.
It is a figure showing an example which becomes E and which becomes DCE.
第２図において、４はディスプレイ、ＳＴＩとＳｒ１は
送信タイミング信号をそれぞれ示している。第２図Ｔａ
ｌは入出力制御゛装置２に調歩モデム３が接続された例
であり、この場合は入出力制御装置２がＤＴＥとなり、
調歩モデム３はＤＣＥとなる。第２図山）は入出力制御
装置２に同期モデム３を接続した例であり、この例では
入出力制御装置２がＤＴＥとなり、同期モデム３は
、１．。In FIG. 2, 4 indicates a display, and STI and Sr1 indicate transmission timing signals, respectively. Figure 2 Ta
1 is an example in which a start-stop modem 3 is connected to the input/output control device 2. In this case, the input/output control device 2 becomes a DTE,
The start-stop modem 3 becomes DCE. Figure 2 (mountain) is an example in which a synchronous modem 3 is connected to the input/output control device 2. In this example, the input/output control device 2 is a DTE, and the synchronous modem 3 is connected to the input/output control device 2.
, 1. .
ＤＣＥとなり、送信タイミング信号ＳＴ２が同期
ｉモデム３から入出力制御装置２に送られる。第
２図（Ｃ１は第２図（ｂ）と略ぼ同じであるが、この例
では送信タイミング信号ＳＴＩが入出力制御装置２から
同期モデム３に送られる。第２図＋ｄｌは入出力制御装
置２にディスプレイ４を接続した例であり、この例では
入出力制御装置２がＤＣＥとなり、ディスプレイ４がＤ
ＴＥとなる。なお、第２図（ａ）の接続形態をタイプ１
、第２図（ｂ）の接続形態をタイプ２、第２図（Ｃ）の
接読形態をタイプ３、第２図ｆｄ）の接続形態をタイプ
４という。DCE becomes DCE, and transmission timing signal ST2 is synchronized.
It is sent from the i-modem 3 to the input/output control device 2. Fig. 2 (C1 is almost the same as Fig. 2 (b), but in this example, the transmission timing signal STI is sent from the input/output control device 2 to the synchronous modem 3. +dl in Fig. 2 is the input/output control device In this example, the input/output control device 2 is a DCE, and the display 4 is a DCE.
Becomes TE. Note that the connection form in Fig. 2 (a) is type 1.
, the connection form shown in FIG. 2(b) is called type 2, the close-reading form shown in FIG. 2(c) is called type 3, and the connection form shown in FIG. 2(fd) is called type 4.
第３図は本発明の入出力制御装置の１実施例の概要を示
す図である。第３図において、５はマイクロプロセッサ
、６は切替回路、７は表示回路、８は回線インタフェー
ス、９は属性表示信号、１０は制御バス、１１は内部バ
ス、１２は回線信号、１３はケーブル・コネクタをそれ
ぞれ示している。FIG. 3 is a diagram showing an outline of one embodiment of the input/output control device of the present invention. In FIG. 3, 5 is a microprocessor, 6 is a switching circuit, 7 is a display circuit, 8 is a line interface, 9 is an attribute display signal, 10 is a control bus, 11 is an internal bus, 12 is a line signal, and 13 is a cable. Each connector is shown.
回線インタフェース８は例えばＲ５２３２Ｃと呼ばれる
回線インタフェースである。入出力制御装置２は、回線
インタフェース８からの属性表示信号に基づいて次のよ
うな動作を行う。The line interface 8 is, for example, a line interface called R5232C. The input/output control device 2 performs the following operations based on the attribute display signal from the line interface 8.
■ タイプ１ないしタイプ４の何れに属するかを判別し
、インタフェース制御クロックを切り替える。■ Determine whether it belongs to type 1 or type 4, and switch the interface control clock.
例 タイブト・・内部×１６クロツクに切り替える。example Taibutsu: Switch to internal x16 clock.
タイプ２・・・モデム・クロックＳＴ２／ＲＴに切り替
える。Type 2...Switch to modem clock ST2/RT.
タイプ３・・・モデム・クロックＳＴＩ／ＲＴに切り替
える。Type 3: Switch to modem clock STI/RT.
タイプ４・・・内部×１６クロツクに切り替える。Type 4: Switch to internal x 16 clock.
■ マイクロプロセッサ５の処理ルーチン・テーブル（
図示せず）を各タイプ毎に作成し、中央処理装置から制
御バス１０を介しての動作要求を同一のものとする。■ Processing routine table of microprocessor 5 (
(not shown) is created for each type, and the same operation request is issued from the central processing unit via the control bus 10.
■ 属性表示信号を中央処理装置１からセンスできるよ
うにして、中央処理装置゛１においても入出力装置の種
類を知り得るようにする。(2) The attribute display signal can be sensed from the central processing unit 1, so that even the central processing unit 1 can know the type of input/output device.
■ マイクロプロセッサ５は内部バス１１を介して表示
回路７から属性表示信号を読み取って入出力装置の属性
を判別し、切替回路６を各タイプ毎に設定する（クロッ
ク信号以外）。(2) The microprocessor 5 reads the attribute display signal from the display circuit 7 via the internal bus 11, determines the attribute of the input/output device, and sets the switching circuit 6 for each type (other than the clock signal).
第４歯は回線インタフェース８の詳細を示す図である。The fourth tooth is a diagram showing details of the line interface 8.
第４図において、Ｃ８は送信可、ＲＳは送信要求、ＳＤ
は送信データ、ＲＤは受信データ、ＥＲは端末装置レデ
ィ、ＤＲはデータ・セット・レディ、ＳＧは通信用アー
ス、＊ＭＳ Ｏと＊ＭＳ１は属性表示、ＳＴ１とＳＴ２
は送信タイミング、ＲＴは受信タイミングの信号をそれ
ぞれ示している。なお、＊ＭＳＯと＊ＭＳ１の信号線は
回線インタフェース・ケーブルの中に予め設けられてお
り、信号線がアースされると信号はＬＯＷの値をとり、
オフされると信号はＨＩＧＨの値をとる。In Figure 4, C8 is ready to send, RS is a request to send, and SD
is transmission data, RD is reception data, ER is terminal device ready, DR is data set ready, SG is communication ground, *MSO and *MS1 are attribute indications, ST1 and ST2
indicates the transmission timing, and RT indicates the reception timing. Note that the *MSO and *MS1 signal lines are pre-installed in the line interface cable, and when the signal lines are grounded, the signal takes a LOW value.
When turned off, the signal assumes a HIGH value.
表１は属性表示信号とタイプとの関係を示すものである
。Table 1 shows the relationship between attribute display signals and types.
表１
第５図はインタフェース制御クロックを切り替えるため
のハードウェアの１実施例を示す図である。第５図にお
いて、１４は送信回路、１５は受信回路、１６と１７は
マルチプレクサ、１８はフリップ・フロップをそれぞれ
示している。実際には、フリップ・フロップ１８は２個
存在するものである。表示回路７はレジスタであって、
これに属性表示信号＊ＭＳＯ，＊ＭＳ１がセントされる
。Table 1 FIG. 5 is a diagram showing one embodiment of hardware for switching the interface control clock. In FIG. 5, 14 is a transmitting circuit, 15 is a receiving circuit, 16 and 17 are multiplexers, and 18 is a flip-flop. In reality, there are two flip-flops 18. The display circuit 7 is a register,
Attribute display signals *MSO and *MS1 are sent to this.
マイクロプロセッサ５は表示回路７の内容を読み取り、
入出力装置の属性を知り、その属性に対応する値をフリ
ップ・フロップ１８にセットする。The microprocessor 5 reads the contents of the display circuit 7,
The attribute of the input/output device is known, and a value corresponding to the attribute is set in the flip-flop 18.
マルチプレクサ１６は、フリップ・フロップ１８の値を
制御入力として取り込み、内・部クロック、送信タイミ
ング信号ＳＴＩ及び送信タイミング信号ＳＴ２の中の１
個を選択し、これを同期クロックとして送信回路１４に
送る。マルチプレクサ１７においても同様な動作が行わ
れる。The multiplexer 16 takes the value of the flip-flop 18 as a control input, and outputs one of the internal clock, the transmission timing signal STI, and the transmission timing signal ST2.
is selected and sent to the transmitting circuit 14 as a synchronization clock. A similar operation is performed in multiplexer 17 as well.
第６図は入出力制御装置が接続コマンドを受けＱｑ？：
＆ｅＯｔｌＪ（’Ｆｔ”１ｕ）ｌｔ’＋ｂｃＤｔ’ア’
＋、 Ａｍカ’制御装置２は、接続コマンドを受け取る
と、属性表示信号を読み取って、入出力装置の属性を判
別する。そして自身がＤＣＥＬで動作するものであれば
、第６図（ａ）に示すようにオンのＤＲ倍信号相手方の
入出力装置に送る。属性表示信号を読み取った時、自身
がＤＴＥとして動作する場合には、入出力制御装置２は
次のような動作を行う。なお、第６図（ｂｌはこの時の
動作を説明するためのものである。Figure 6 shows the input/output control device receiving the connection command Qq? :
&eOtlJ('Ft"1u)lt'+bcDt'a'
+, Am' When the control device 2 receives the connection command, it reads the attribute display signal and determines the attribute of the input/output device. If it operates as a DCEL, it sends an ON DR multiplier signal to the input/output device of the other party, as shown in FIG. 6(a). When reading the attribute display signal, if the input/output control device 2 operates as a DTE, the input/output control device 2 performs the following operations. Note that FIG. 6 (bl) is for explaining the operation at this time.
■ オンのＥＲ倍信号相手方の入出力装置に転送する。■ Transfer the ON ER multiplier signal to the other party's input/output device.
■ ３秒の時間監視を開始する。■ Start time monitoring for 3 seconds.
■ ３秒以内に相手方からオンのＤＲ倍信号送られて来
たならば、オンのＲ３信号を相手方の入出力装置に送る
。■ If an ON DR double signal is sent from the other party within 3 seconds, send an ON R3 signal to the input/output device of the other party.
■ ３秒の時間監視を開始する。■ Start time monitoring for 3 seconds.
■ ３秒以内に相手方からオンのＣＳ信号が送られて来
たならば、中央処理装置１に正常終了を報告する。■ If an ON CS signal is sent from the other party within 3 seconds, a normal end is reported to the central processing unit 1.
なお、これらの動作はマイクロプロセ・ノサ５のファー
ムウェアによって行われる。Note that these operations are performed by the firmware of the microprocessor 5.
以上の説明から明らかなように、本発明によれば、入出
力制御装置が入出力装置の属性を判別して入出力装置の
種類に適合した制御を自動的に行うよう構成されている
ので、人的作業と人的ミスを無くすことが出来、且つプ
ログラムの１本化を図ることが出来る。As is clear from the above description, according to the present invention, the input/output control device is configured to determine the attributes of the input/output device and automatically perform control appropriate to the type of the input/output device. Human work and human errors can be eliminated, and programs can be integrated into one.
第１図は入出力システムの構成の１例を示す図、第２図
は入出力制御装置と入出力装置の内の何れがＤＴＥとな
り、何れがＤＣＥになるかの例を示す図、第３図は本発
明の入出力制御装置の１実施例の概要を示す図、第４図
は回線インタフェースの詳細を示す図、第５図はインタ
フェース制御クロックを切り替えるためのハードウェア
の１実施例を示す図、第６図は入出力制御装置が接続コ
マンドを受け取ったときの動作を説明するものである。
１・・・中央処理装置、２・・・チャネル機能を有する
入出力制御装置、３・・・モデム、４・・・ディスプレ
イ、ＳＴＩとＳｒ１・・・送信タイミング信号、５・・
・マイクロプロセッサ、６・・・切替回路、７・・・表
示回路、８・・・回線インタフェース、９・・・属性表
示信号、１０・・・制御バス、１１・・・内部ハス、１
２・・・回線信号、１３・・・ケーブル・コネクタ、１
４・・・送信回路、１５・・・受信回路、１６と１７・
・・マルチプレクサ、１８・・・フリップ・フロップ。FIG. 1 is a diagram showing an example of the configuration of an input/output system, FIG. 2 is a diagram showing an example of which of the input/output control device and input/output device is a DTE and which is a DCE, and FIG. The figure shows an overview of one embodiment of the input/output control device of the present invention, FIG. 4 shows details of a line interface, and FIG. 5 shows an embodiment of hardware for switching the interface control clock. FIG. 6 explains the operation when the input/output control device receives a connection command. DESCRIPTION OF SYMBOLS 1... Central processing unit, 2... Input/output control device with channel function, 3... Modem, 4... Display, STI and Sr1... Transmission timing signal, 5...
- Microprocessor, 6... Switching circuit, 7... Display circuit, 8... Line interface, 9... Attribute display signal, 10... Control bus, 11... Internal lotus, 1
2...Line signal, 13...Cable connector, 1
4... Transmission circuit, 15... Receiving circuit, 16 and 17.
...Multiplexer, 18...Flip-flop.
Claims (1)
機能を有する入出力制御装置と、該入出力制御装置に入
出力インタフェースを介して接続された入出力装置とを
具備する入出力システムにおいて、上記入出力インタフ
ェースに入出力装置の属性を表す属性表示信号を含ませ
ると共に、入出力制御装置が、上記中央処理装置からの
コマンドを受け取ってコマンドを実行する際、制御すべ
き入出力装置が接続されている入出力インタフェース上
の属性表示信号を参照し、当該入出力装置に適合した制
御を行うように構成されていることを特徴とする入出力
システム。In an input/output system comprising a central processing unit, an input/output control device having a channel function connected to the central processing unit, and an input/output device connected to the input/output control device via an input/output interface, The input/output interface includes an attribute display signal representing the attributes of the input/output device, and when the input/output control device receives a command from the central processing unit and executes the command, the input/output device to be controlled is connected. 1. An input/output system characterized in that the input/output system is configured to refer to an attribute display signal on an input/output interface that is being used to perform control appropriate to the input/output device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP790885A JPS61166660A (en) | 1985-01-20 | 1985-01-20 | Input and output system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP790885A JPS61166660A (en) | 1985-01-20 | 1985-01-20 | Input and output system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61166660A true JPS61166660A (en) | 1986-07-28 |
Family
ID=11678647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP790885A Pending JPS61166660A (en) | 1985-01-20 | 1985-01-20 | Input and output system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166660A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6472219A (en) * | 1987-09-11 | 1989-03-17 | Fujitsu Ltd | Data processor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541546A (en) * | 1978-09-20 | 1980-03-24 | Hitachi Ltd | Peripheral device coupling unit |
| JPS5676822A (en) * | 1979-11-27 | 1981-06-24 | Ricoh Co Ltd | Control system for input/output device |
| JPS58146923A (en) * | 1982-02-25 | 1983-09-01 | Nec Corp | Peripheral controlling device |
-
1985
- 1985-01-20 JP JP790885A patent/JPS61166660A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541546A (en) * | 1978-09-20 | 1980-03-24 | Hitachi Ltd | Peripheral device coupling unit |
| JPS5676822A (en) * | 1979-11-27 | 1981-06-24 | Ricoh Co Ltd | Control system for input/output device |
| JPS58146923A (en) * | 1982-02-25 | 1983-09-01 | Nec Corp | Peripheral controlling device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6472219A (en) * | 1987-09-11 | 1989-03-17 | Fujitsu Ltd | Data processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451886A (en) | Bus extender circuitry for data transmission | |
| JP2863653B2 (en) | Microcomputer with built-in communication device | |
| EP0281307B1 (en) | Asynchronous interface and method for coupling data between a data module and a serial asynchronous peripheral | |
| JPH0612905B2 (en) | Communication interface | |
| US5884044A (en) | Dedicated DDC integrable multimode communications cell | |
| JPH05181790A (en) | Ieee 488 interface and message processing method | |
| JPS6113846A (en) | Data format detector | |
| JPS61166660A (en) | Input and output system | |
| JPH04287150A (en) | Synchronous serial bus system | |
| JP2001236303A (en) | Universal serial bus control circuit | |
| KR200214208Y1 (en) | Input data format automatic detection device | |
| JP2623816B2 (en) | Signal transmission method | |
| JPS6010943A (en) | Line adaptor | |
| KR890000274Y1 (en) | Interface circuit of on-screen ic and ccd | |
| JPS61270952A (en) | Data transmitting system | |
| JPS6043699B2 (en) | Data transmitting/receiving device | |
| JPH02114734A (en) | Timing clock control circuit | |
| JP2765042B2 (en) | Modem | |
| JPH01190050A (en) | Line interface selection system | |
| JPH08191319A (en) | Data communication system | |
| JPS63313940A (en) | Communication control device | |
| JP2001043181A (en) | Method for communication between microcomputers | |
| JPH04205532A (en) | Equipment abnormality display system | |
| JPH046146B2 (en) | ||
| JPH08125709A (en) | Data communication equipment |