JPS6116379A - Picture binarizing circuit - Google Patents
Picture binarizing circuitInfo
- Publication number
- JPS6116379A JPS6116379A JP59137514A JP13751484A JPS6116379A JP S6116379 A JPS6116379 A JP S6116379A JP 59137514 A JP59137514 A JP 59137514A JP 13751484 A JP13751484 A JP 13751484A JP S6116379 A JPS6116379 A JP S6116379A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- outputs
- luminance
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 9
- 238000013139 quantization Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、入力画像信号に含まれている。擬似光の、
背景ノイズ等の不用な情報を、取り除いて２値化を行な
うことが可能な９画像２値化回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention is comprised in an input image signal. of pseudo light,
The present invention relates to a nine-image binarization circuit that can remove unnecessary information such as background noise and perform binarization.
従来２画像２値化回路においては、入力画像の輝度の１
フィールド分の平均値を計算し、これをしきい値として
、２値化を行なっていた。In the conventional two-image binarization circuit, one of the luminance of the input image is
The average value of the fields was calculated and binarization was performed using this as a threshold value.
第１回は、従来の装置の構成の１例を示す図であって、
（１）は入力ビデオ輝度信号、（２）はサンプリング回
路、（３）はＮビットｌｉ）子化回路、（４）はＮビッ
トディジタルビデオ輝度信号、’ ＋５１は１フィール
ド分平均値計算回路、（６）はしきい値入力、（７１は
２値化回路、（８）は２値化画素信号である。The first part is a diagram showing an example of the configuration of a conventional device,
(1) is an input video luminance signal, (2) is a sampling circuit, (3) is an N-bit child conversion circuit, (4) is an N-bit digital video luminance signal, '+51 is an average value calculation circuit for one field, (6) is a threshold value input, (71 is a binarization circuit, and (8) is a binarized pixel signal.
第１図において、サンプリング回路（２）は、入力ビデ
オ輝度信号（１）を９画素ごとにサンプリングし。In FIG. 1, the sampling circuit (2) samples the input video luminance signal (1) every nine pixels.
Ｎビット量子化回路（３１に出力する。Ｎビット量子化
回路（３１は、サンプリング回路（２）の出力をＡ／Ｄ
変換して、Ｎピッ）（Ｎは自然数）ディジタルビデオ輝
度信号（４）を出力する。１フィールド分平均値計算回
路（５）は、Ｎビットディジタルビデオ輝度信号（４）
の１フィールド分の平均仙を計算する。２値化回路（１
しきい値）（７）は、Ｎビットディジタルビデオ輝度信
号（４１の１フィールド分の平均値を。N-bit quantization circuit (31) outputs the output of the sampling circuit (2) to the A/D
After conversion, a digital video luminance signal (4) of N bits (N is a natural number) is output. The one-field average value calculation circuit (5) calculates the N-bit digital video luminance signal (4).
Calculate the average value for one field. Binarization circuit (1
Threshold) (7) is the average value of one field of the N-bit digital video luminance signal (41).
しきい値入力（６）とし９次のフィールドのＮビットデ
ィジタルビデオ輝度信号（４）が、しきい値入力（６）
より太きいか等しい場合にのみ、２値化画素信号Ｉ８）
として１を出力し、その他の場合は、２値化画素信号（
８）として０を出力する。The N-bit digital video luminance signal (4) of the 9th field is input to the threshold value (6).
Binarized pixel signal I8) only if the thickness is greater than or equal to
In other cases, the binary pixel signal (
8) Outputs 0.
第１図に示した画併２値化回路においては、入力画像信
号の１フィールド分の平均値をしきい値として２値化し
ているため、入力画像によっては。In the image and binarization circuit shown in FIG. 1, the average value of one field of the input image signal is used as a threshold value for binarization, so depending on the input image.
背景ノイズや擬似光源等の不用な情報を、取り除くこと
ができず、このような場合０画像２値化回路として、致
命的な欠点となり得る。Unnecessary information such as background noise and pseudo light sources cannot be removed, and in such a case, this can be a fatal drawback for a zero image binarization circuit.
この発明は、入力ビデオ輝度信号をサンプリングし、Ｎ
ビットに量子化した。Ｎビットディジタルビデオ輝度信
号について、 ＲＡＭと１を加える回路とを用いて、
１フイールドごとに、輝度ヒストグラムを作成した結果
と、あらかじめ指定した。The invention samples the input video luminance signal and N
Quantized into bits. For an N-bit digital video luminance signal, using RAM and a circuit that adds 1,
The results of creating a brightness histogram for each field were specified in advance.
有意とする信号の輝度順位の範囲とを比較して。Compare the range of luminance rankings of the signals to be considered significant.
この輝度順位の範囲の下限に相当する輝度順位にある。The brightness level corresponds to the lower limit of this brightness level range.
Ｎビットディジタルビデオ輝度信号の大きさを次のフィ
ールドのしきい値（Ｌ）とし、上記輝度順位の範囲の上
限に相当する輝度順位にある。The magnitude of the N-bit digital video luminance signal is set as the threshold value (L) of the next field, and the luminance order corresponds to the upper limit of the above range of luminance orders.
Ｎビットディジタルビデオ輝度信号の大きさを次のフィ
ールドのしきい値（Ｈ）とし９次のフィールドで輝度が
しきい値（Ｌ）以上でかつしきい値（）Ｉ）以下なる信
号のみを有意と見なして２値化することにより、背景ノ
イズや擬似光源等の不用な情報を取り除き、従来技術の
欠点を除去する手段を提供するものである。以下、この
発明を９図を用いて詳細に説明する。The magnitude of the N-bit digital video luminance signal is set as the threshold value (H) for the next field, and only signals whose luminance is greater than or equal to the threshold value (L) and less than or equal to the threshold value (I) in the 9th field are significant. This provides a means for removing unnecessary information such as background noise and false light sources by binarizing the information as such, thereby eliminating the shortcomings of the prior art. Hereinafter, this invention will be explained in detail using FIG. 9.
第２Ｍは、この発明の１実施例の構成を示すものであっ
て、（９）はデータ選択器、αＧはＲＡＭ、 （ｉｌｌ
はアドレス入力端子、α２はＲＡＭ出力データ、θ９は
ＲＡＭデータ入力端子、０４は１を加える回路、α９は
加算回路９０Ｇはアドレス出力、αηは加算回路出力、
鱈は有意判定回路、 ＋１１は有意とする信号の輝度順
位の範囲（上限および下限）、■は有意とする信号の輝
度、ａｌｌｌは最大値・最小値検出回路、＠は有意とす
る信号の輝度■の最大値、１２３は有意とする信号の輝
度■の最小値、Ｃ１４）は２値化回路（２しきい値）、
（ハ）はしきい値（）１）入力端子、■はしきい値（Ｌ
）入力端子である。The second M shows the configuration of one embodiment of the present invention, in which (9) is a data selector, αG is a RAM, (ill
is an address input terminal, α2 is RAM output data, θ9 is a RAM data input terminal, 04 is a circuit that adds 1, α9 is an adder circuit 90G is an address output, αη is an adder circuit output,
Cod is a significance determination circuit, +11 is the range of brightness rankings of signals that are considered significant (upper and lower limits), ■ is the brightness of signals that are considered significant, all is the maximum/minimum value detection circuit, @ is the brightness of signals that are considered significant The maximum value of ■, 123 is the minimum value of luminance ■ of the signal that is considered significant, C14) is the binarization circuit (2 thresholds),
(c) is the threshold value ()1) input terminal, ■ is the threshold value (L
) is an input terminal.
第２図において、サンプリング回路（２）は、入力ビデ
オ輝度信号ｆｉｌを９画素ごとにサンプリングし。In FIG. 2, a sampling circuit (2) samples the input video luminance signal fil every nine pixels.
Ｎビット量子化回路（３１に出力する。Ｎビット量子化
回路（３）は、サンプリング回路（２）の出力をＡ／Ｄ
変換して、Ｎビット（Ｎは自然数）ディジタルビデオ輝
度信号（４）を出力する。ＲＡＭ （１（ｍの内容は、
各フィールドの最初に、零にクリアされるものとする。The N-bit quantization circuit (31) outputs the output of the sampling circuit (2) to the A/D
After conversion, an N-bit (N is a natural number) digital video luminance signal (4) is output. RAM (1 (The contents of m are
At the beginning of each field, it shall be cleared to zero.
上記ディジタルビデオ輝度信号（４）は、データ選択器
（９）によって選択され、 ＲＡＭＱ［＃のアドレス
入力端子ａυに入力される。その結果、該当するアドレ
スにあるデータが、１を加える回路に出力され。The digital video luminance signal (4) is selected by the data selector (9) and input to the address input terminal aυ of RAMQ[#. As a result, the data at the corresponding address is output to the circuit that adds 1.
１が加えられてもとのアドレスに格納される。以上の動
作を、１フィールド分の入力ビデオ輝度信号（１）につ
いてくり返せば、 ＲＡＭＱ（ｌのアドレス０〜２Ｎ
−１を輝度とし、これらのアドレスにあるデータが度数
を表わす、１フィールド分の輝度ヒストグラムが、
ＲＡＭＱ上に作成される。1 is added and stored at the original address. By repeating the above operation for one field of input video luminance signal (1), addresses 0 to 2N of RAMQ(l)
The brightness histogram for one field, where −1 is the brightness and the data at these addresses represents the frequency, is
Created on RAMQ.
１フィールド分の入力ビデオ輝度信号（１）が入力され
、１フィールド分の輝度ヒストグラムが、 ＲＡＭ＋
１１上に作成された後９次のフィールドの入力ビデオ輝
度信号（１）が入力されるまでの間に、以下の「 Ｊで
くくった処理が行なわれる。「まず最初に、加算回路０
９が、アドレス出力（ｔｅとして ２Ｎ−１を出力し、
これがデータ選択器（９）によって選択され、 ＲＡ
Ｍα１へ出力される。加算回路出力Ｑηは。An input video luminance signal (1) for one field is input, and a luminance histogram for one field is stored in RAM+
After the input video luminance signal (1) of the 9th field is input after being created on 11, the following "J" processing is performed.
9 outputs 2N-1 as address output (te,
This is selected by the data selector (9) and RA
It is output to Mα1. The adder circuit output Qη is.
各フィールドの最初に、零にクリアされているものとす
る。（ＲＡＭ＋ｌ［ｌから出力された。アドレス出力α
Ｇの示すアドレスにあるデータ（アドレス出力αｅに等
しい輝度をもつ画素数）は、加算回路出力αηに加算さ
れ、これが新たな加算回路出力ａηとなる。有意とする
信号の輝度順位の範囲（上限および下限）（＋９は、１
フイールド内の画素を輝度の大きなものから順に並べた
ときに９Ｍ個目からＮ個目（Ｍ、Ｎは自然数、ＭＡＮ）
を意味する。有意判定回路ａδは、あらかじめ入力され
た。有意とする信号の輝度順位の範囲（上限および下限
）ｆｉ’ｌと。It is assumed that each field is cleared to zero at the beginning. (Output from RAM+l [l. Address output α
The data at the address indicated by G (the number of pixels having the same luminance as the address output αe) is added to the adder circuit output αη, and this becomes the new adder circuit output aη. The range (upper and lower limits) of the luminance ranking of signals that are considered significant (+9 is 1
When the pixels in the field are arranged in descending order of brightness, the 9Mth to Nth pixels (M and N are natural numbers, MAN)
means. The significance determination circuit aδ is inputted in advance. The range (upper and lower limits) fi'l of the luminance ranking of signals to be considered significant.
加算回路出力鰭とを比較し、加算回路出力ｔｉηが。The adder circuit output tiη is compared with the adder circuit output fin.
有意とする輝度順位の範囲（上限および下限）＋１１内
にあった場合にのみ、そのときの加算回路α９のアドレ
ス出力ａＳを、有意とする信号の輝度（イ）として、最
大値・最小値検出回路ｃｌＩＩへ出力する。）以上の（
）で〈〈つた範囲の処理内容を、処９Ａとする。〔次に
、アドレス出力ａｅを１だけ減じて。Only when it is within the range (upper and lower limits) + 11 of the luminance ranking to be significant, the address output aS of the adder circuit α9 at that time is used as the luminance (a) of the signal to be significant, and the maximum value/minimum value is detected. Output to circuit clII. )More than(
), the processing content in the range specified by << is set to 9A. [Next, reduce address output ae by 1.
データ選択器（９）に入力し、データ選択器（９１が、
このアドレス出力（＋６１をＲＡＭαυのアドレス入力
端子ｏ１１に出力した後、処理Ａを行う。〕以上の〔〕
でくくった範囲の処理内容を、処理Ｂとする。処理Ｂを
、アドレス出力＋１４９が０になるまでくり返す。input to the data selector (9), and the data selector (91)
After outputting this address output (+61 to the address input terminal o11 of RAMαυ, process A is performed.) Above []
The processing contents of the range defined by the above are called processing B. Process B is repeated until address output +149 becomes 0.
最大値・最小値検出回路■は、アドレス出力ＱＧが、２
Ｎ−１から０まで変化する間の、有意とする信号の輝度
■の最大値＠と、有意とする信号の輝度■の最小値（ハ
）とを出力する。なお、有意判定回路錦の出力である。The maximum value/minimum value detection circuit ■ has an address output QG of 2
During the change from N-1 to 0, the maximum value @ of the luminance (2) of the signal to be considered significant and the minimum value (c) of the luminance (3) of the signal to be considered significant are output. Note that this is the output of the significance determination circuit Nishiki.
有意とする信号の輝度■は。■The brightness of the signal is considered significant.
各フィールドの最初に、クリアされて℃・るものとする
。」
一方、２値化回路（２しきい値）（財）は、各フィール
ドの最初に、前フィールドで求められた。有意とする信
号の輝度■の最大値のと、有意とする信号の輝度■の最
小値（ハ）とを、それぞれ、しきい値（Ｈ）入力端子（
ハ）と、しきい値（Ｌ）入力端子（至）とに入力し、現
フィールドのＮビットディジタルビデオ輝度信号（４）
を９次の＋１１式によって、２値化する。ただし、有意
とする信号の輝度■の最大値のをＭＡ、有意とする信号
の輝度■の最小値（ハ）をＭＩ。At the beginning of each field, it shall be cleared. ” On the other hand, the binarization circuit (two-threshold) (goods) was determined in the previous field at the beginning of each field. The maximum value of the brightness ■ of the signal to be considered significant and the minimum value (c) of the brightness ■ of the signal to be considered significant are respectively connected to the threshold (H) input terminal (
C) and the threshold (L) input terminal (to), and the N-bit digital video luminance signal (4) of the current field is inputted to the threshold (L) input terminal (to).
is binarized using the 9th order +11 formula. However, the maximum value of the brightness (■) of the signal to be considered significant is MA, and the minimum value (c) of the brightness (2) of the signal to be considered significant is MI.
２値化回路（２しきい値） ０４１０入力であるＮビッ
トディジタルビデオ輝度信号（４）の大きさをＸ、
２値化回路（２しきい値）（財）の出力である２値化画
素信号（８）をＹとする。Binarization circuit (2 thresholds) The magnitude of the N-bit digital video luminance signal (4) that is the 0410 input is
Let Y be the binarized pixel signal (8) that is the output of the binarization circuit (two thresholds) (product).
以上のすべての処理を、＠−フィールド行うことによっ
て０画像の２値化を行う。All of the above processing is performed in the @-field to binarize the 0 image.
このように、この発明によれば、有意とする信号の範囲
を、入力画像の１フイールド内での輝度順位の範囲（上
限および下限）として指定できるので、この値を適切に
設定すれば９画面全体の輝度レベルの変化の影響を最小
にし、かつ背景ノイズや擬似光源等の影響を効率よく排
除して９画像の２値化を行うことができる。従って、こ
の発明は、２値画像処理の精度、信頼度の向上に大きく
寄与することができる。As described above, according to the present invention, the range of signals to be considered significant can be specified as the range (upper and lower limits) of the luminance order within one field of the input image, so if this value is set appropriately, nine screens Nine images can be binarized while minimizing the influence of changes in the overall brightness level and efficiently eliminating the influence of background noise, false light sources, etc. Therefore, the present invention can greatly contribute to improving the accuracy and reliability of binary image processing.
第１図は、従来の回路の構成の１例を示す図。
第２図は、この発明の１実施例の構成を示す図であって
、（１）は入力ビデオ輝度信号、（２）はサンプリンク
回路、（３１はＮビット量子化回路、（４）はＮビット
ディジタルビデオ輝度信号、（９１はデータ選択器。
０αはＲＡＭ、αＢはアドレス入力端子、（１ｚはＲＡ
、Ｍ出力データ、０３はＲＡＭデータ入方端方端子Ｉ４
Ｉは１を加える回路、Ｑ粉は加算回路、ＯＦ３はアドレ
ス出力、 Ｑ７は加算回路出力、０秒は有意判定回路、
（＋９は有意とする信号の輝度順位の範囲（上限および
下限）、■は有意とする信号の輝度、１２υは最大値・
最小値検出回路、（ハ）は有意とする信号の輝度■の最
大値。
＠は有意とする信号の輝度■の最小値、ｃ２４Ｊはしき
い値（Ｉ（）入力端子、（ハ）はしきい値（Ｌ）入力端
子である０
なお１図中同一あるいは相当部分には、同一符号を付し
て示しである。FIG. 1 is a diagram showing an example of a conventional circuit configuration. FIG. 2 is a diagram showing the configuration of one embodiment of the present invention, in which (1) is an input video luminance signal, (2) is a sampling link circuit, (31 is an N-bit quantization circuit, and (4) is a N-bit digital video luminance signal, (91 is data selector, 0α is RAM, αB is address input terminal, (1z is RA
, M output data, 03 is RAM data input end terminal I4
I is a circuit that adds 1, Q powder is an addition circuit, OF3 is an address output, Q7 is an addition circuit output, 0 seconds is a significance judgment circuit,
(+9 is the range (upper and lower limits) of the luminance ranking of the signal that is considered significant, ■ is the luminance of the signal that is considered significant, 12υ is the maximum value
Minimum value detection circuit, (c) is the maximum value of the signal luminance ■ that is considered significant. @ is the minimum value of the luminance ■ of the signal that is considered significant, c24J is the threshold (I () input terminal, and (c) is the threshold (L) input terminal. , are shown with the same reference numerals.
Claims (1)
いて、上記入力ビデオ輝度信号を、画素ごとにサンプリ
ングするサンプリング回路と、このサンプリング回路の
出力を、Ｎ（Ｎは自然数）ビットに量子化するＮビット
量子化回路と、このＮビット量子化回路の出力をアドレ
ス入力とするＲＡＭ（ランダム アクセス メモリ）と
、このＲＡＭの出力を１増加させて、その結果を上記Ｒ
ＡＭのデータ入力端子へ出力する、１を加える回路と、
上記入力ビデオ輝度信号の１フィールド分の入力の終了
後に、上記ＲＡＭのアドレス入力端子に、２＾Ｎ−１か
ら０の範囲の値を１きざみで減少させた値をアドレス出
力として出力し、上記ＲＡＭの出力を順番に加算する加
算回路と、この加算回路の出力を、あらかじめ設定した
、有意とする信号の輝度順位の範囲と比較し、この範囲
内に上記加算回路の出力があった場合のみ、上記加算回
路のアドレセ出力を、その出力として出力する有意判定
回路と、この有意判定回路の出力のうち、最大値及び最
小値を検出して出力する、最大値・最小値検出回路と、
上記Ｎビット量子化回路の出力が、上記最大値・最小値
検出回路の、最大値出力以下かつ最小値出力以上であっ
た場合にのみ、上記Ｎビット量子化回路の出力を有意と
判定して１を出力し、その他の場合は０を出力する２値
化回路とを備えたことを特徴とする、画像２値化回路。An image binarization circuit that binarizes an input video luminance signal includes a sampling circuit that samples the input video luminance signal for each pixel, and quantizes the output of this sampling circuit into N bits (N is a natural number). A RAM (Random Access Memory) whose address input is the output of this N-bit quantization circuit, and the output of this RAM is incremented by 1 and the result is
a circuit that adds 1 and outputs to the data input terminal of AM;
After inputting one field of the input video luminance signal, a value obtained by decreasing a value in the range of 2^N-1 to 0 in 1 increments is output to the address input terminal of the RAM as an address output, and the above-mentioned An adder circuit that sequentially adds the outputs of the RAM and the output of this adder circuit are compared with a preset range of luminance rankings of signals that are considered significant, and only when the output of the adder circuit is within this range. , a significance determination circuit that outputs the address output of the adder circuit as its output; a maximum value/minimum value detection circuit that detects and outputs the maximum value and minimum value among the outputs of the significance determination circuit;
The output of the N-bit quantization circuit is determined to be significant only when the output of the N-bit quantization circuit is less than or equal to the maximum value output and greater than or equal to the minimum value output of the maximum value/minimum value detection circuit. An image binarization circuit comprising: a binarization circuit that outputs 1 and outputs 0 in other cases.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137514A JPS6116379A (en) | 1984-07-03 | 1984-07-03 | Picture binarizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137514A JPS6116379A (en) | 1984-07-03 | 1984-07-03 | Picture binarizing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6116379A true JPS6116379A (en) | 1986-01-24 |
Family
ID=15200448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137514A Pending JPS6116379A (en) | 1984-07-03 | 1984-07-03 | Picture binarizing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116379A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757516A (en) * | 1993-01-11 | 1998-05-26 | Canon Inc. | Noise quenching method and apparatus for a colour display system |
-
1984
- 1984-07-03 JP JP59137514A patent/JPS6116379A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757516A (en) * | 1993-01-11 | 1998-05-26 | Canon Inc. | Noise quenching method and apparatus for a colour display system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58202666A (en) | Binary coding system | |
| JPH0614194A (en) | Image processor | |
| JPS62172867A (en) | Picture processor | |
| US4999629A (en) | Two tone and multiple image discrimination and signal binarization system | |
| JPH07262374A (en) | Image processor | |
| JPH0134496B2 (en) | ||
| JPS6116379A (en) | Picture binarizing circuit | |
| JPS5819183B2 (en) | Binary sampling method for analog facsimile signals | |
| JPS62102686A (en) | Digital threshold detecting circuit | |
| JPH05191649A (en) | Picture binarizing circuit | |
| JP2853140B2 (en) | Image area identification device | |
| JPH04184576A (en) | Picture processor | |
| JPH07271985A (en) | Motion detector and its method | |
| JPS6052166A (en) | Binary-coding display method of picture signal | |
| JPS61140276A (en) | Picture binary-coding circuit | |
| KR890004379B1 (en) | Run length coding circuit of binary video image | |
| JPH01243668A (en) | Picture processing device | |
| JPH0594531A (en) | Binarizing filter device | |
| JPH04120975A (en) | Picture processor | |
| JPS59175280A (en) | Device for binary-coding video signal | |
| JPS58104571A (en) | Picture signal binary-coding system | |
| JPS60163574A (en) | Binary coding device of picture signal | |
| JPH06338806A (en) | Mh compression device | |
| JPH02238774A (en) | Picture processing unit | |
| JPH0636023A (en) | Image signal processor |