JPS61162869A - Testing device of compact disk player - Google Patents

Testing device of compact disk player

Info

Publication number
JPS61162869A
JPS61162869A JP233685A JP233685A JPS61162869A JP S61162869 A JPS61162869 A JP S61162869A JP 233685 A JP233685 A JP 233685A JP 233685 A JP233685 A JP 233685A JP S61162869 A JPS61162869 A JP S61162869A
Authority
JP
Japan
Prior art keywords
microprocessor
data
parallel
control circuit
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP233685A
Other languages
Japanese (ja)
Inventor
Kazuyuki Norita
法田 和行
Tatsuo Ito
辰男 伊藤
Hiroshi Takeuchi
博 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP233685A priority Critical patent/JPS61162869A/en
Publication of JPS61162869A publication Critical patent/JPS61162869A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

PURPOSE:To test a compact disk player easily and accurately by digitizing parallel data outputted from a series/parallel converter and displaying the digitized data. CONSTITUTION:When a search command is outputted from a microprocessor 51 to a controlling circuit, the microprocessor 51 reads parallel data outputted from a series/parallel converter 49, and converts them into a hexadecimal number. A controlling signal is applied to a CRT controller 57, and data corresponding to the hexadecimal number are stored in an area corresponding to CRT picture of a video RAM58, and the hexadecimal number EO is displayed on the area of the CRT picture. A series/parallel converter that converts serial data into parallel data, a device that digitizes parallel data outputted from the series/parallel converter and a device that displays the digitized data are provided, and serial data inputted/outputted to and from the microprocessor are digitized and displayed. Thus, a compact disk player can be tested easily and accurately.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はコンパクトディスクプレーヤの試験装置に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a testing device for compact disc players.

従来の技術 記録媒体であるコンパクトディスクにレーザ光を照射し
、その反射光に基づいてコンパクトディスクの記憶内容
を再生するコンパクトディスクプレーヤが近年普及し始
めている。
BACKGROUND OF THE INVENTION Compact disc players that irradiate a compact disc, which is a conventional recording medium, with laser light and reproduce the stored contents of the compact disc based on the reflected light have become popular in recent years.

第4図はコンパクトディスクプレーヤの一構成例を示す
プロ・ツク線図であり、1はマイクロプロセッサ、2は
メモリ、3は表示部、4は操作部、5は入力部、6は出
力部、7はコンパクトディスク、8はコンパクトディス
ク7を回転させるディスクモータ、9はピックアップ、
10は半導体レーザ、11.14.15はレンズ、12
はビームスプリフタ、13は1/4波長板、16はディ
テクタ、17はレンズ14をコンパクトディスク7の半
径方向に移動させるトラッキングコイル、18はレンズ
I4を上下方向に移動させるフォーカスコイル、19は
トラッキングサーボ回路、20はフォーカスサーボ回路
、21はマトリクス回路、22は復調回路、詔は回転制
御回路、24は信号処理回路、5は分離回路、26はD
A変換器、27はローパスフィルタ、28は増幅器、2
9はスピーカ、30は制御回路、31はフィードモータ
制御回路、32はフィードモータ、33は送りねじであ
る。
FIG. 4 is a program diagram showing an example of the configuration of a compact disc player, in which 1 is a microprocessor, 2 is a memory, 3 is a display section, 4 is an operation section, 5 is an input section, 6 is an output section, 7 is a compact disc, 8 is a disc motor that rotates the compact disc 7, 9 is a pickup,
10 is a semiconductor laser, 11.14.15 is a lens, 12
is a beam splitter, 13 is a quarter-wave plate, 16 is a detector, 17 is a tracking coil that moves the lens 14 in the radial direction of the compact disk 7, 18 is a focus coil that moves the lens I4 in the vertical direction, and 19 is a tracking Servo circuit, 20 is a focus servo circuit, 21 is a matrix circuit, 22 is a demodulation circuit, 24 is a rotation control circuit, 24 is a signal processing circuit, 5 is a separation circuit, 26 is D
A converter, 27 is a low-pass filter, 28 is an amplifier, 2
9 is a speaker, 30 is a control circuit, 31 is a feed motor control circuit, 32 is a feed motor, and 33 is a feed screw.

また、第5図はコンパクトディスク7に記憶されている
情報のフレーム構成を示すものであり、1フレームは同
図に示すようにサブコードが記憶されている領域Sと、
再生音に対応したデータが記憶されている領域りと、誤
り訂正符号が記憶されている領域Eとから構成されてい
る。また、領域Sは同図に示すように7ビツトが割当て
られており、最上位ビットは曲番号TNOを示すために
割当てられているビットであり、第2ビツトはその曲に
於ける演奏経過時間の内の分の単位旧を、第3ビツトは
その曲に於ける演奏経過時間の内の秒 2の単位SEを
、第4ビツトは各秒に於けるフレーム番号PR(0〜7
4までの数値が割当てられており、各1秒に於いてO〜
74フレームの75フレームが再生されるものである)
を、第5ビツトは1曲目からの演奏開始時間の内の分の
単位へMlを、第6ビツトは1曲目からの演奏経過時間
の内の%SEの単位を、第7ビツトは各秒に於けるフレ
ーム番号へFRを示すために割当てられているビットで
ある。また、上記したTNO,旧1−1^FR等は全て
8ビツトで1つの有意データとなるものであり、同図に
示したフレームが8フレーム再生されることにより、曲
番号TNO,フレーム番号PR等を示す有意データを得
ることができるものである。
Furthermore, FIG. 5 shows a frame structure of information stored on the compact disc 7, and one frame consists of an area S in which subcodes are stored, and
It consists of an area where data corresponding to reproduced sound is stored and an area E where error correction codes are stored. Furthermore, as shown in the figure, 7 bits are allocated to the area S, and the most significant bit is the bit allocated to indicate the song number TNO, and the second bit is the bit that is allocated to indicate the elapsed playing time of the song. The 3rd bit is the unit of minutes (SE) of the elapsed performance time of the song, the 4th bit is the frame number PR (0 to 7) of each second.
Numerical values up to 4 are assigned, and O to O in each 1 second.
75 of 74 frames are played)
, the 5th bit is Ml to the minute unit of the performance start time from the first song, the 6th bit is the unit of %SE of the elapsed performance time from the 1st song, and the 7th bit is to each second. This bit is assigned to indicate the FR to the frame number in the frame number. In addition, the TNO, old 1-1^FR, etc. mentioned above are all 8 bits and are one piece of significant data, and by playing back 8 frames shown in the same figure, the song number TNO, frame number PR It is possible to obtain significant data showing the following.

また、第1表はマイクーロプロセッサ1から制御回路3
0に加えるコマンドの種類の一部とそのビ・ノド構成を
示すものである。
Table 1 also shows the microprocessor 1 to control circuit 3.
It shows some of the types of commands added to 0 and their bit/node configurations.

第1表 尚、ストップコマンドはディスクモータ8を停止させ、
プレイ、サーチ動作を終了させるコマンドであり、プレ
イコマンドはコンパクトディスク7の再生を行なわせる
場合に用いるコマンドであり、サーチコマンドはピック
アップを目標位置(1曲目からの演奏経過時間、即ち分
1秒、フレーム番号により表される)に送る際に用いる
コマンドであわ、FFコマンドはピックアップ9をコン
パクトディスク7の最外周に送る際に使用するコマンド
であり、FBコマンドはピックアップ9をコンパクトデ
ィスク7の最内周に送る際に使用するコマンドである。
Table 1 Note that the stop command stops the disk motor 8,
This is a command to end the play and search operations. The play command is a command used to play the compact disc 7. The search command moves the pickup to the target position (elapsed playing time from the first song, i.e. 1 minute, 1 second, The FF command is the command used to send the pickup 9 to the outermost circumference of the compact disc 7, and the FB command is the command used to send the pickup 9 to the innermost part of the compact disc 7. This is a command used when sending messages to someone else.

尚、サーチコマンドを送出する場合は、第6図に示すよ
うにサーチコマンドに引続き目標位置を示すデータを送
出するものである。
In addition, when a search command is sent out, data indicating the target position is sent out following the search command, as shown in FIG.

尚、第6図の例では目標位置は5分16秒0フレームと
なる。
In the example shown in FIG. 6, the target position is 5 minutes 16 seconds and 0 frames.

コンパクトディスク7の記憶内容を再生する場合、操作
者は操作部4に設けられているプレイ釦(図示せず)を
オンとする。これにより、マイクロプロセッサ1は出力
部6を制御して信号線R/Wを“l”にしくマイクロプ
ロセッサ1より制御回路30に信号を送出する期間のみ
信号線R/Wは“1”となるものである)、次いで信号
線Doutを介して制御回路30に8ビツト構成のプレ
イコマンドをシリアルに送出する。これにより、制御回
路30はフィードモータ制御回路31に制御信号を加え
、ピックアップ9を所定速度でコンパクトディスク7の
外周方向へ送もると共に回転制御回路詔の動作を開始さ
せ、コンパクトディスク7の再生を開始する。
When reproducing the stored contents of the compact disc 7, the operator turns on a play button (not shown) provided on the operation section 4. As a result, the microprocessor 1 controls the output unit 6 to set the signal line R/W to "1", and the signal line R/W becomes "1" only during the period when the microprocessor 1 sends a signal to the control circuit 30. Then, an 8-bit play command is serially sent to the control circuit 30 via the signal line Dout. As a result, the control circuit 30 applies a control signal to the feed motor control circuit 31 to feed the pickup 9 toward the outer circumference of the compact disc 7 at a predetermined speed, and starts the operation of the rotation control circuit 7 to play the compact disc 7. Start.

再生時、半導体レーザ10からのレーザ光はレンズ11
.ビームスプリッタ12.1/4波長板13、レンズ1
4を介してコンパクトディスク7に入射し、コンパクト
ディスク7からの反射光はレンズ14゜174波長板1
3.ビームスプリッタ12.レンズ15を介してディテ
クタ16に入射する。ディテクタ16は複数(例えば4
個)のフォトダイオードから構成されており、各フォト
ダイオードの出力信号はマトリクス回路21に加えられ
、マトリクス回路21はディテクタ16からの電気信号
に基づいてRF信号a、)ラフキング信号す及びフォー
カス信号Cを作成し、それぞれ復調回路22.トラッキ
ングサーボ回路19及びフォーカスサーボ回路20に加
える。
During reproduction, the laser beam from the semiconductor laser 10 passes through the lens 11.
.. Beam splitter 12. 1/4 wavelength plate 13, lens 1
4, and the reflected light from the compact disc 7 passes through a lens 14 and a 174-wavelength plate 1.
3. Beam splitter 12. The light enters the detector 16 via the lens 15. A plurality of detectors 16 (for example, four
The output signal of each photodiode is applied to a matrix circuit 21, and the matrix circuit 21 generates an RF signal a, a rough king signal and a focus signal C based on the electric signal from the detector 16. and demodulating circuits 22 . It is added to the tracking servo circuit 19 and the focus servo circuit 20.

トラッキングサーボ回路19はトラッキング信号すに基
づいてトラッキングコイル17を駆動し、ディテクタ1
6の中心(光軸)がトラックと一致するようにレンズ1
4をコンパクトディスク7の半径方向に移動させ、フォ
ーカスサーボ回路21はフォーカスコイル18を駆動し
、ディテクタ16がコンパクトディスク7に対して合焦
状態となるようにレンズ14を上下方向に移動させる。
The tracking servo circuit 19 drives the tracking coil 17 based on the tracking signal
Adjust lens 1 so that the center of lens 6 (optical axis) coincides with the track.
4 in the radial direction of the compact disc 7, the focus servo circuit 21 drives the focus coil 18, and moves the lens 14 in the vertical direction so that the detector 16 is in focus on the compact disc 7.

また、復調回路22はRF信号aを復調して信号処理回
路24に加えると共に同期信号を抽出して回転制御回路
詔に加える。
Further, the demodulation circuit 22 demodulates the RF signal a and applies it to the signal processing circuit 24, and also extracts a synchronization signal and applies it to the rotation control circuit.

回転制御回路23は復調回路22から加えられる同期信
号の周波数と基準周波数とを比較し、両者が一致するよ
うにディスクモータ8の回転数を制御し、信号処理回路
24は誤り訂正コードに基づいて誤り訂正を行なう。そ
して、信号処理回路Uで誤りが訂正された信号はD^変
換器26.ローパスフィルタ27、増@器28を介して
スピーカ四に印加され、スピーカ29よりコンパクトデ
ィスク7の記憶内容に対応した再生音が出力される。
The rotation control circuit 23 compares the frequency of the synchronization signal applied from the demodulation circuit 22 with the reference frequency, and controls the rotation speed of the disk motor 8 so that the two match, and the signal processing circuit 24 controls the rotation speed of the disk motor 8 based on the error correction code. Correct errors. The signal whose error has been corrected by the signal processing circuit U is then sent to the D^ converter 26. The signal is applied to the speaker 4 via the low-pass filter 27 and the amplifier 28, and a reproduced sound corresponding to the contents stored on the compact disc 7 is output from the speaker 29.

また、分離回路5は第5図に示した領域Sに記憶されて
いるサブコードを抽出して制御回路30に加える。制御
回路30は8フレ一ム分のサブコードが加えられると、
先ず信号線WQを所定時間“1”とし、次いで8ビツト
構成の内部状態を示すQコードQSTAをマイクロプロ
セッサ1から加えられるクロック信号GKに同期してシ
リアルに信号線Dinに送出し、次いで分離回路器から
加えられたサブコードに基づいて作成した8ビツト構成
の曲番号TNOを示すQコードQTNOをクロック信号
CKに同期してシリアルに送出し、以下その曲に於ける
演奏経過時間の内の分の単位Mlを示すQコードQMI
、その曲に於ける演奏経過時間の内の秒の単位SEを示
すQコードQSE 、各秒の内のフレーム番号PRを示
すQコードQFR11曲目からの演奏経過時間の内の分
の単位^旧を示すQコードQAMT、 1曲目からの演
奏経過時間の内の秒の単位ASEを示すQコードQAS
E、各秒内のフレーム番号APRを示すQコードQAP
Rを順次クロック信号Cにに同期してシリアルに信号線
Dinに出力するものである。尚、第7図は制御回路3
0からマイクロプロセッサlに送出されるQコードを示
したものである。
Further, the separation circuit 5 extracts the subcode stored in the area S shown in FIG. 5 and adds it to the control circuit 30. When the subcodes for 8 frames are added to the control circuit 30,
First, the signal line WQ is set to "1" for a predetermined time, then the Q code QSTA indicating the internal state of the 8-bit configuration is serially sent to the signal line Din in synchronization with the clock signal GK applied from the microprocessor 1, and then the separation circuit A Q code QTNO indicating an 8-bit song number TNO created based on the subcode added from the device is serially sent out in synchronization with the clock signal CK, and hereafter the minutes of the elapsed performance time of the song are sent out serially in synchronization with the clock signal CK. Q code QMI indicating the unit Ml of
, Q code QSE indicating the unit of seconds within the elapsed performance time of the song, Q code QFR indicating the frame number PR within each second The unit of minutes within the elapsed performance time from the 11th song ^Old Q code QAMT indicating the performance time, Q code QAS indicating the unit of seconds ASE of the elapsed performance time from the first song
E, Q code QAP indicating frame number APR within each second
R is serially output to the signal line Din in synchronization with the clock signal C. In addition, FIG. 7 shows the control circuit 3.
It shows the Q code sent from 0 to microprocessor l.

また、第2表は内部状態を示すQコードQSTAの構成
例を示したものであり、最上位ビットISI&Nは現在
位置がサーチ中の目標位置に対して十方向か一方向か或
いは一致しているかを示すためのビットであり、第2.
第3ビットS2.SLはサーチ中のモードを示すための
ビットであり、第4.第5ビット8F、4Fはサーチ収
束時のフレーム時間誤差を示すためのビットであり、第
6ビットMZはディスクモード8が停止しているか否か
を示すためのビットであり、第7ビツトFOCはフォー
カスがかかっているか否かを示すためのビットであり、
最下位ビットN(1はサブコードが正しいか否かを示す
ためのビットである。
Table 2 shows an example of the configuration of the Q code QSTA that indicates the internal state, and the most significant bit ISI&N indicates whether the current position is in ten directions, one direction, or coincides with the target position being searched. This is a bit to indicate the second .
Third bit S2. SL is a bit for indicating the mode being searched, and the 4th. The 5th bits 8F and 4F are bits to indicate the frame time error at the time of search convergence, the 6th bit MZ is a bit to indicate whether disk mode 8 is stopped, and the 7th bit FOC is This is a bit to indicate whether the focus is on or not.
The least significant bit N (1 is a bit for indicating whether the subcode is correct or not.

第2表 再生時に於いては上述したような動作が行なわれ、コン
パクトディスク7の記憶内容が再生される。
When reproducing the second table, the above-described operations are performed, and the contents stored on the compact disc 7 are reproduced.

次にサーチ時の動作を説明する。サーチ動作を行なわせ
る場合、操作者は操作部4より目標位置を示すデータ(
曲番号TNO及びその曲に於ける演奏経過時間旧、St
!、PR)を入力すると共に操作部4に設けられている
サーチ釦をオンとする。これにより、マイクロプロセッ
サlは第8図に示すように先ず信号線R/Wを“1”と
し、次いでクロック信号CKに同期してサーチコマンド
(11100000)及び目標位置を示すデータ(目標
位置の1曲目からの演奏経過時間AM1.^SE、^F
Rを示すデータであり、それぞれが8ビツトで構成され
る)を信号線Dinを介してシリアルに制御回路30に
加え、この後信号線R/Wを“0”とする。制御回路3
0はこれにより目標位置とピックアップ9の現在位置と
の差を求め、この差に対応した量だけピックアップ9を
移動させる制御信号をフィードモータ制御回路31に加
える。これにより、フィードモータ制御回路31はフィ
ードモータ32を高速回転させ、ピックアップ9を指令
された量だけ早送りする。ピンクアップ9が指令された
量だけ早送りされると、制御回路30は分離回路部から
加えられるサブコードに基づいてピックアップ9の現在
位置を求め、次いでこの現在位置と目標位置との差を求
める。
Next, the operation at the time of search will be explained. When performing a search operation, the operator inputs data indicating the target position (
Song number TNO and elapsed performance time of the song (old), St
! , PR) and at the same time turn on the search button provided on the operation section 4. As a result, the microprocessor l first sets the signal line R/W to "1" as shown in FIG. Elapsed performance time from song number AM1.^SE,^F
Data indicating R, each consisting of 8 bits) is serially applied to the control circuit 30 via the signal line Din, and then the signal line R/W is set to "0". Control circuit 3
0 thereby determines the difference between the target position and the current position of the pickup 9, and applies a control signal to the feed motor control circuit 31 to move the pickup 9 by an amount corresponding to this difference. As a result, the feed motor control circuit 31 rotates the feed motor 32 at a high speed, and rapidly advances the pickup 9 by the commanded amount. When the pink-up 9 is fast-forwarded by the commanded amount, the control circuit 30 determines the current position of the pickup 9 based on the subcode added from the separation circuit section, and then determines the difference between this current position and the target position.

そして、現在位置と目標位置とに差があれば前述した処
理を再び行ない、両者が一致すれば内部状態を示すQヨ
ー1% QST^の第4.第5ピツ)8F。
If there is a difference between the current position and the target position, the above-mentioned processing is performed again, and if the two match, the fourth position of Qyaw 1% QST^ indicating the internal state is returned. 5th Pitsu) 8F.

4Fに両者が一致したことを示すデータをセットする。Set data indicating that the two match in 4F.

そして、マイクロプロセ・ノサ1は入力部を介して加え
られる内部状態を示すQコードの第4.第5ビット8F
、4Fに基づいてピックアップ9の現在位置が目標位置
と一致したことを検出すると、プレイ釦が押された場合
と同様に、信号線R/Wを1″とし、次いで信号線Di
nを介して8ビツト構成のフロレイコマンド(1000
0000)を制御回路30に加え、この後信号線R/W
を0″とする。これにより、制御回路30は前述した再
生時と同様に動作し、コンパクトディスク7の記憶内容
に対応した再生音がスピーカ29より出力される。
The microprocessor 1 receives the fourth .Q code indicating the internal state which is applied via the input section. 5th bit 8F
, 4F, when it is detected that the current position of the pickup 9 matches the target position, the signal line R/W is set to 1'', and then the signal line Di
An 8-bit configuration Florei command (1000
0000) to the control circuit 30, and then the signal line R/W
As a result, the control circuit 30 operates in the same manner as during reproduction described above, and the reproduced sound corresponding to the contents stored on the compact disc 7 is outputted from the speaker 29.

このようにコンパクトディスクプレーヤはマイクロプロ
セッサlと制御回路30との間で多くのデータ(Qコー
ド、コマンド等)のやり取りを行ない、そのデータに基
づいて装置各部の動作を制御しているものであるから、
製品試験時に単に製品を動作させ、製品が正常に動作す
るか否かを見るだけでは十分で1よない。そこで、従来
はマイクロプロセッサ1と制御回路30との間でやり取
りされるデータをオシロスコープ等に映出し、映出され
た映像に基づいて製品が正常であるか否かを試験するよ
うにしている。しかし、オシロスコープにはマイクロプ
ロセッサ1と制御回路30との間でやり取りされるシリ
アルデータの信号波形が単に映出されるだけであるので
、この方法により試験を行なうにはかなりの熟練が必要
な問題があった。
In this way, the compact disc player exchanges a large amount of data (Q codes, commands, etc.) between the microprocessor l and the control circuit 30, and controls the operation of each part of the device based on this data. from,
During product testing, it is not enough to simply operate the product and see if it operates normally. Therefore, conventionally, data exchanged between the microprocessor 1 and the control circuit 30 is displayed on an oscilloscope or the like, and based on the displayed image, it is tested whether the product is normal or not. However, since the oscilloscope simply displays the signal waveform of the serial data exchanged between the microprocessor 1 and the control circuit 30, testing using this method requires considerable skill. there were.

発明が解決しようとする問題点 本発明は前述の如き問題点を解決したものであり、その
目的はコンパクトディスクプレーヤの試験を容易に且つ
正確に行なうことができるようにすることにある。
Problems to be Solved by the Invention The present invention has solved the above-mentioned problems, and its purpose is to enable easy and accurate testing of compact disc players.

問題点を解決するための手段 本発明は前述の如き問題点を解決するため、マイクロプ
ロセッサと装置各部とでシリアルデータのやりとりを行
なうコンパクトディスクプレーヤの試験装置に於いて、
前記マイクロプロセッサに入力されるシリアルデータ或
いは前記マイクロプロセッサより出力されるシリアルデ
ータをパラレルデータに変換する直列並列変換器と、該
直列並列変換器から出力されるパラレルデータを数値化
する数値化手段と、該数値化手段で数値化された数値化
データを表示する表示手段とを設けたものである。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides a test device for a compact disc player in which serial data is exchanged between a microprocessor and each part of the device.
a serial-to-parallel converter for converting serial data input to the microprocessor or serial data output from the microprocessor into parallel data; and digitization means for digitizing the parallel data output from the serial-to-parallel converter. , and display means for displaying the digitized data digitized by the digitization means.

作用 表示手段にマイクロプロセッサに入出力されるデータが
数値化されて表示されるものであるから、試験を容易に
且つ正確に行なうことができる。
Since the data input and output from the microprocessor is digitized and displayed on the effect display means, the test can be easily and accurately performed.

実施例 第1図は本発明に係る試験装置の実施例のブロック線図
であり、40は第4図に示した信号線R/Wと接続され
る端子、41は第4図に示した信号線Dinと接続され
る端子、42は第4図に示した信号線Doutと接続さ
れる端子、招はマイクロプロセッサ1からのクロック信
号Cにが入力される端子、44はインバータ、45.4
6はアンドゲート、47はオアゲート、48はDフリッ
プフロップ、49は直列並列変換器、50は8進のカウ
ンタ、51はマイクロプロセッサ、52は入力部、詔は
メモリ、54は操作部、55は操作部54に設けられた
スタート釦、56は操作部54に設けられたストップ釦
、57はCRTコントローラ、58はビデオRAM、5
9はキャラクタジェネレータ、印はビデオ信号変換器、
61がCRT、62は第4図の信号線部が接続される端
子である。
Embodiment FIG. 1 is a block diagram of an embodiment of the test apparatus according to the present invention, in which 40 is a terminal connected to the signal line R/W shown in FIG. 4, and 41 is a terminal connected to the signal line R/W shown in FIG. 4. A terminal connected to the line Din, 42 a terminal connected to the signal line Dout shown in FIG. 4, a terminal to which the clock signal C from the microprocessor 1 is input, 44 an inverter, 45.4
6 is an AND gate, 47 is an OR gate, 48 is a D flip-flop, 49 is a serial/parallel converter, 50 is an octal counter, 51 is a microprocessor, 52 is an input section, 54 is a memory, 54 is an operation section, and 55 is an octal counter. 5 is a start button provided on the operation section 54; 56 is a stop button provided on the operation section 54; 57 is a CRT controller; 58 is a video RAM;
9 is a character generator, the mark is a video signal converter,
61 is a CRT, and 62 is a terminal to which the signal line portion shown in FIG. 4 is connected.

また、CRT61の画面は第2図に示すように、8行×
9列の領域に分割されており、またビデオRAM5Bも
CRT画面の各領域対応の領域を有しているものである
Also, as shown in Figure 2, the CRT61 screen has 8 lines x
The video RAM 5B is divided into nine columns of areas, and the video RAM 5B also has areas corresponding to each area of the CRT screen.

また、第3図はマイクロプロセッサ51の処理内容を示
すフローチャートであり、以下同図を参照して第1図の
動作を説明する。
Further, FIG. 3 is a flowchart showing the processing contents of the microprocessor 51, and the operation of FIG. 1 will be explained below with reference to the same figure.

試験時、端子40は第4図に示した信号線R/Wに接続
され、端子41は信号線Dinに、端子42は信号線D
outに、端子62は信号線WQに接続され、また端子
詔にはマイクロプロセッサ1よりクロック信号CKが印
加される。ここで、信号線R/Wは前述したように、マ
イクロプロセッサ1より出力部6.信号線Doutを介
して制御回路30に8ビツト構成のシリアルデータを送
出している場合は“1”となり、それ以外の場合(制御
回路30から信号線Din、入力部5を介してマイクロ
プロセッサ1に8ビツト構成のシリアルデータが加えら
れている場合)は“0”となるものであるから、マイク
ロプロセッサlから制御回路30にデータを送出してい
る場合は、そのデータが端子42.アンドゲート46及
びオアゲート47を介して直列並列変換器49に加えら
れ、制御回路30よりマイクロプロセッサ1にデータを
送出している場合は、そのデータが端子41.アンドゲ
ート45及びオアゲート47を介して直列並列変換器4
9に加えられることになる。
During the test, the terminal 40 is connected to the signal line R/W shown in FIG. 4, the terminal 41 is connected to the signal line Din, and the terminal 42 is connected to the signal line D.
The terminal 62 is connected to the signal line WQ, and the clock signal CK from the microprocessor 1 is applied to the terminal 62. Here, the signal line R/W is connected from the microprocessor 1 to the output section 6. When 8-bit serial data is sent to the control circuit 30 via the signal line Dout, it becomes "1"; otherwise (from the control circuit 30 to the signal line Din, and via the input section 5 to the microprocessor 1) If 8-bit serial data is added to the terminal 42., the data will be "0", so if the microprocessor l is sending data to the control circuit 30, the data will be sent to the terminal 42. When data is applied to the serial-to-parallel converter 49 via the AND gate 46 and the OR gate 47 and sent from the control circuit 30 to the microprocessor 1, the data is sent to the terminals 41. Serial to parallel converter 4 via AND gate 45 and OR gate 47
It will be added to 9.

また、直列並列変換器49はオアゲート47を介して加
えられる8ビツト構成のシリアルデータを端子43を介
して加えられるクロック信号Cにに同期してパラレルデ
ータに変換し、入力部52に加えるものであり、またカ
ウンタ50はクロック信号CKが印加される毎に歩進し
、そのカウント値が「7」になると次のクロック信号C
Kが加えられるまでその出力信号RQを“l”とするも
のである。即ち、カウンタ父の出力信号RQが“1″と
なったタイミングに於いて直列並列変換器49の出力信
号を読取ることにより、マイクロプロセッサ51は直列
並列変換器49で直列並列変換されたパラレルデータを
読取ることができるものである。また、Dフリップフロ
ップ48はクロック信号CKの立上りに於いて信号線R
/Wの状態をラッチするものであり、そのQ端子出力は
信号線R/Wの状態を示すものとなる。
Further, the serial/parallel converter 49 converts the 8-bit serial data applied via the OR gate 47 into parallel data in synchronization with the clock signal C applied via the terminal 43, and applies it to the input section 52. Also, the counter 50 increments each time the clock signal CK is applied, and when the count value reaches "7", the next clock signal C is applied.
The output signal RQ is kept at "1" until K is added. That is, by reading the output signal of the serial/parallel converter 49 at the timing when the output signal RQ of the counter father becomes "1", the microprocessor 51 converts the parallel data converted into serial/parallel by the serial/parallel converter 49. It is something that can be read. Further, the D flip-flop 48 operates on the signal line R at the rising edge of the clock signal CK.
It latches the state of /W, and its Q terminal output indicates the state of signal line R/W.

また、マイクロプロセッサ51は操作部56に設けられ
ているスタート釦55が押されると第2図のフローチャ
ートに示す処理を開始するものであり、スタート釦55
が押されると、先ずその内部にソフトウェア的に設けら
れているjテカウンタAのカウント値CNTAを「1」
としくステップS1)、次いで列′カウンタBのカウン
ト値CNT8を「2」としくステップS2)、次いでD
フリップフロップ48のQ端子出力に基づいて信号線R
/Wの状態が“1”であるか否か、即ちマイクロプロセ
ッサ1より制御回路30にデータが送出されている状態
である否かを判断する(ステップS3)。
Further, the microprocessor 51 starts the process shown in the flowchart of FIG. 2 when a start button 55 provided on the operation unit 56 is pressed.
When is pressed, the count value CNTA of the counter A, which is provided internally by software, is set to "1".
Step S1), then set the count value CNT8 of column 'counter B to "2" and step S2), then step D
Based on the Q terminal output of the flip-flop 48, the signal line R
It is determined whether the state of /W is "1", that is, whether data is being sent from the microprocessor 1 to the control circuit 30 (step S3).

今、例えばマイクロプロセッサ1から制御回路30に第
6図に示すサーチコマンド(11100000)が出力
されているとすると、ステップs3の判断結果はYES
となり、マイクロプロセッサ51はステップS4の処理
を行なう。そして、ステップS4でカウンタ50の出力
信号12Qが“1”になったと判断すると、マイクロプ
ロセッサ51は直列並列変換器49から出力されるパラ
レルデータを読込み(ステップS5)、次いで読込んだ
パラレルデータを16進数に変換する(ステップ36)
。この場合パラレルデータは11100000であるの
で変換された16進数はEOとなる。次いでCRTコン
トローラ57に制御信号を加え、ビデオRAM5BのC
RT画面の領域(1,2)に対応する領域にステップS
6で求めた16進数に対応するデータを記憶させる(ス
テップS7)。そして、これによりCRT画面の領域(
1,2)にステップS6で求めた16進数EOが第2図
に示すように表示される。次いで、マイクロプロセッサ
51はビデオRA M 5BのCRT画面の領域(1,
2)に対応する領域にRを表すデータを記憶させる(ス
テップ3B)。そして、これによりCRT画面の領域(
1,2)にRが第2図に示すように表示される。
For example, if the search command (11100000) shown in FIG. 6 is output from the microprocessor 1 to the control circuit 30, the determination result in step s3 is YES.
Therefore, the microprocessor 51 performs the process of step S4. When it is determined in step S4 that the output signal 12Q of the counter 50 has become "1", the microprocessor 51 reads the parallel data output from the serial/parallel converter 49 (step S5), and then converts the read parallel data into Convert to hexadecimal (step 36)
. In this case, since the parallel data is 11100000, the converted hexadecimal number is EO. Next, a control signal is applied to the CRT controller 57, and the C of the video RAM 5B is
Step S is applied to the area corresponding to area (1, 2) of the RT screen.
The data corresponding to the hexadecimal number obtained in step 6 is stored (step S7). And this results in the area of the CRT screen (
1, 2), the hexadecimal number EO obtained in step S6 is displayed as shown in FIG. Next, the microprocessor 51 reads the CRT screen area (1,
Data representing R is stored in the area corresponding to 2) (step 3B). And this results in the area of the CRT screen (
1, 2), R is displayed as shown in FIG.

次いで、マイクロプロセッサ51は行カウンタAのカウ
ント値CNTAを+1しくステップS9)、次いで行カ
ウンタAのカウント値CNTAが「9」となったか否か
を判断する(ステップ510)。そして、ステップ31
0の判断結果がNOの場合は、マイクロプロセッサ51
はステップS2の処理を行ない、判断結果がYESの場
合、即ちCRT画面の8行までデータを表示させた場合
はその処理を終了する。
Next, the microprocessor 51 increments the count value CNTA of the row counter A by +1 (step S9), and then determines whether the count value CNTA of the row counter A has become "9" (step S510). And step 31
If the determination result of 0 is NO, the microprocessor 51
performs the process of step S2, and if the determination result is YES, that is, if data up to eight lines on the CRT screen have been displayed, the process is terminated.

この場合、行カウンタAのカウント値CNTAは「2」
となるので、マイクロプロセッサ51はステップS2の
処理を行なうことになる。そして、サーチコマンドの場
合は前述したように、サーチコマンドに引続き目標位置
を示すシリアルデータ(分、・秒。
In this case, the count value CNTA of row counter A is “2”
Therefore, the microprocessor 51 performs the process of step S2. In the case of a search command, as mentioned above, the search command is followed by serial data (minutes, seconds) indicating the target position.

フレーム番号)がマイクロプロセッサlより制御回路3
0に送出されるものであるから、マイクロプロセッサ5
1は前述したと同様にして直列並列変換器49から出力
される分の単位を示すパラレルデータ(0000010
1)を16進数(07)に変換してこれを第2図に示す
ようにCRT画面の領域(2,2)に表示させ、次いで
RをCRT画面の領域(2゜1)に表示させ、次いで秒
の単位を示すパラレルデータ(00001111)を1
6進数(15)に変換してCRT画面の領域(3,2)
に表示させ、次いでRをCRT画面の領域(3,1)に
表示させ、次いでフレーム番号(00000000)を
16進数(00)に変換してCRT画面の領域(4,2
)に表示させ、次いでRをCRT画面の領域(4,1)
に表示させる。
frame number) is sent from the microprocessor l to the control circuit 3.
0, the microprocessor 5
1 is the parallel data (0000010
Convert 1) into hexadecimal number (07) and display it in area (2, 2) of the CRT screen as shown in Figure 2, then display R in area (2°1) of the CRT screen, Next, set the parallel data (00001111) indicating the unit of seconds to 1.
Convert to hexadecimal number (15) and get CRT screen area (3,2)
Then, R is displayed in area (3, 1) of the CRT screen, and then the frame number (00000000) is converted to hexadecimal (00) and R is displayed in area (4, 2) of the CRT screen.
), then R is displayed in area (4,1) of the CRT screen.
to be displayed.

そして、サーチが終了すると制御回路30は前述したよ
うに第7図に示す各Qコード(QSTA 、 QTNO
When the search is completed, the control circuit 30 selects each Q code (QSTA, QTNO) shown in FIG. 7 as described above.
.

Q旧、 11st!、 QFR,口^M1.QASI!
、QAFR)を順次出力するものであるから、信号線R
/Wは“0″となり、ステップS3の判断結果はNOと
なり、マイクロプロセッサ51はステップSllの処理
を行なう。そして、ステップ311で信号線−〇が“1
′であると判断すると、マイクロプロセッサ51はカウ
ンタ50の出力信号RQが“1″となったタイミング(
ステップ512)に於いて直列並列変換器49から出力
されるパラレルデータ(この場合は内部状態を示すQコ
ードQSTAのパラレルデータ)を読込み(ステ・7プ
513)、次いで読込んだパラレルデータを16進数(
この場合F9であるとする)に変換しくステップ514
)、次いでビデオRAMのCRT画面の領域(5,2)
に対応する領域にステップS14で求めた16進数(F
9)を記憶させる(ステップ515)。そして、これに
よりCRT画面の領域(5,2)に第2図に示すように
ステップ514で求めた16進数(F9)が表示される
。次いでマイクロプロセッサ51はビデオRAM5Bの
CRT画面の領域(5,1)に対応する領域にWを表す
データを書込む(ステップ816)。そして、これによ
り、CRT画面の領域(5,1)にWが表示される。
Q old, 11st! , QFR, 口^M1. QASI!
, QAFR), the signal line R
/W becomes "0", the determination result in step S3 becomes NO, and the microprocessor 51 performs the process in step Sll. Then, in step 311, the signal line -〇 is “1”.
', the microprocessor 51 determines the timing at which the output signal RQ of the counter 50 becomes "1" (
In step 512), the parallel data output from the serial/parallel converter 49 (in this case, the parallel data of the Q code QSTA indicating the internal state) is read (step 7 step 513), and then the read parallel data is Base number (
In this case, it is assumed that it is F9).
), then the video RAM CRT screen area (5,2)
The hexadecimal number (F
9) is stored (step 515). As a result, the hexadecimal number (F9) obtained in step 514 is displayed in area (5, 2) of the CRT screen, as shown in FIG. Next, the microprocessor 51 writes data representing W in the area corresponding to area (5, 1) of the CRT screen in the video RAM 5B (step 816). As a result, W is displayed in area (5, 1) of the CRT screen.

次いで、マイクロプロセッサ51は列カウンタBのカウ
ント値CNTBを+1しくステップ517)、次いでカ
ウント値CNTBが「10」となったか否か、即ちCR
T画面の9列までデータを16進数を表示させたか否か
を判断する(ステップ318)。そして、ステップ31
Bの判断結果がIsの場合は、マイクロプロセッサ51
はステップS9の処理を行ない、判断結果がNOの場合
はステップ312の処理を行なう。この場合、列カウン
タBのカウント値CNTBは「3」であるので、マイク
ロプロセッサ51はステップS12の処理を行なうこと
になる。そして、マイクロプロセッサ51は前述したと
同様にしてQコードQSTへ、 QMf、(ISE、Q
Fl?、QAMr、QASE、0APRを順次16進数
(02,01,28,00,07,15,00)に変換
し、それらを第2図に示すようにCRT画面の領域(5
,3)。
Next, the microprocessor 51 increments the count value CNTB of the column counter B by 1 (step 517), and then checks whether the count value CNTB has become "10", that is, CR
It is determined whether data up to the 9th column of the T screen has been displayed in hexadecimal (step 318). And step 31
If the determination result of B is Is, the microprocessor 51
The process of step S9 is performed, and if the determination result is NO, the process of step 312 is performed. In this case, since the count value CNTB of the column counter B is "3", the microprocessor 51 will perform the process of step S12. Then, the microprocessor 51 inputs QMf, (ISE, Q
Fl? , QAMr, QASE, and 0APR are sequentially converted into hexadecimal numbers (02, 01, 28, 00, 07, 15, 00), and these are converted into the CRT screen area (5
,3).

(5,4)、  (5,5)、  (5,6)、  (
5,7)。
(5,4), (5,5), (5,6), (
5,7).

(5,8)、  (5,9)に表示させる。Display on (5, 8) and (5, 9).

このように、マイクロプロセッサlからサーチコマンド
が出力された場合は、CRT画面の第1行〜第4行に基
づいてサーチコマンドが正しく出力されたか否か判断す
るだけでなく、第5行の第7列〜第9列の表示と第2行
〜第4行の表示に基づいてサーチが正確に行なわれたか
否かをも判断することができる。
In this way, when a search command is output from the microprocessor l, it is not only determined whether the search command was output correctly based on the first to fourth lines of the CRT screen, but also the fifth line It is also possible to judge whether the search has been performed accurately based on the displays in the 7th to 9th columns and the displays in the 2nd to 4th rows.

尚、第2図の第6行はマイクロプロセッサlからプレイ
コマンド(10000000)が出力された時の表示例
であり、第7行、第8行は制御回路30からQコードが
出力された時の表示例である。
The 6th line in FIG. 2 is an example of the display when the play command (10000000) is output from the microprocessor l, and the 7th and 8th lines are the display example when the Q code is output from the control circuit 30. This is a display example.

このように、本実施例によればマイクロプロセッサlと
制御回路30との間でやりとりされるシリアルデータが
数値化されてCRT画面に表示されるものであるから、
コンパクトディスクプレーヤの試験を容易に且つ正確に
行なうことができる。
In this way, according to this embodiment, the serial data exchanged between the microprocessor l and the control circuit 30 is digitized and displayed on the CRT screen.
Compact disc players can be tested easily and accurately.

尚、上述した実施例に於いては説明しなかったが、操作
部55に設けられているストップ和56が押された場合
は、割込み処理によりマイクロプロセッサ51はその処
理を終了するものである。
Although not explained in the above embodiment, when the stop sum 56 provided on the operation section 55 is pressed, the microprocessor 51 terminates the processing by interrupt processing.

発明の詳細 な説明したように、本発明は、マイクロプロセッサ(実
施例に於いてはマイクロプロセッサl)に入力されるシ
リアルデータ(実施例に於いてはQコード)或いは前記
マイクロプロセッサより出力されるシリアルデータ(実
施例に於いては第1表に示したコマンド)をパラレルデ
ータに変換する直列並列変換器と、該直列並列変換器か
ら出力されるパラレルデータを数値化する数値化手段と
、該数値化手段で数値化された数値化データを表示する
表示手段とを備えたものであり、マイクロプロセッサに
入出力するシリアルデータが表示手段に数値化されて表
示されるので、コンパクトディスクプレーヤの試験を容
易に且つ正確に行なうことができる利点がある。
DETAILED DESCRIPTION OF THE INVENTION As described in detail, the present invention provides serial data (Q code in the embodiment) input to a microprocessor (microprocessor l in the embodiment) or output from the microprocessor. a serial-to-parallel converter for converting serial data (commands shown in Table 1 in the embodiment) into parallel data; a digitizing means for digitizing the parallel data output from the serial-to-parallel converter; It is equipped with a display means for displaying the digitized data digitized by the digitization means, and the serial data input/output to the microprocessor is digitized and displayed on the display means, so it is easy to test compact disc players. This method has the advantage that it can be performed easily and accurately.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例のブロック線図、第2図はCR
7画面の平面図、第3図はマイクロプロセッサ51の処
理内容を示すフローチャート、第4図はコンパクトディ
スクプレーヤの構成例を示すブロック線図、第5図はコ
ンパクトディスクに記憶されている情報のフレーム構成
図、第6図はサーチコマンドのビット構成を示す図、第
7図はQコード9一種類を示す図、第8図はサーチコマ
ンド送出時の動作説明図である。 1.51はマイクロプロセッサ、2.53はメモリ、3
は表示部、4は操作部、5は入力部、6は出力部、7は
コンパクトディスク、8はコンパクトディスク7を回転
させるディスクモータ、9はピンクアップ、10は半導
体レーザ、11.14.15はレンズ、12はビームス
プリフタ、13は1/4波長板、16はディテクタ、】
7はトラッキングコイル、18はフォーカスコイル、1
9はトラッキングサーボ回路、20はフォーカスサーボ
回路、21はマトリクス回路、22は復調回路、詔は回
転制御回路、24は信号処理回路、25は分離回路、2
6はDA変換器、27はローパスフィルタ、詔は増幅器
、29はスピーカ、30は制御回路、31はフィードモ
ータ制御回路、32はフィードモータ、33は送りねじ
、40〜43.62は端子、44はインバータ、45.
46はアンドゲート、47はオアゲート、48はDフリ
ップフロップ、49は直列並列変換器、50はカウンタ
、52は入力部、57はCRTコントローラ、58はビ
デオRAM、59はキャラクタジェネレータ、60はビ
デオ信号変換器、61はCRTである。 特許出願人 富士通テン株式会社 代理人弁理士玉蟲久五部(外1名) 第  2  図 第  3  図 第  5  図 第  6  図 第  7  図 8ビット
Figure 1 is a block diagram of an embodiment of the present invention, Figure 2 is a CR
7 is a plan view of the screen, FIG. 3 is a flowchart showing the processing contents of the microprocessor 51, FIG. 4 is a block diagram showing an example of the configuration of a compact disc player, and FIG. 5 is a frame of information stored on the compact disc. FIG. 6 is a diagram showing the bit structure of the search command, FIG. 7 is a diagram showing one type of Q code 9, and FIG. 8 is an explanatory diagram of the operation when sending the search command. 1.51 is microprocessor, 2.53 is memory, 3
is a display section, 4 is an operation section, 5 is an input section, 6 is an output section, 7 is a compact disk, 8 is a disk motor that rotates the compact disk 7, 9 is a pink up, 10 is a semiconductor laser, 11.14.15 is a lens, 12 is a beam splitter, 13 is a quarter-wave plate, 16 is a detector,]
7 is a tracking coil, 18 is a focus coil, 1
9 is a tracking servo circuit, 20 is a focus servo circuit, 21 is a matrix circuit, 22 is a demodulation circuit, 24 is a rotation control circuit, 24 is a signal processing circuit, 25 is a separation circuit, 2
6 is a DA converter, 27 is a low-pass filter, 27 is an amplifier, 29 is a speaker, 30 is a control circuit, 31 is a feed motor control circuit, 32 is a feed motor, 33 is a feed screw, 40 to 43.62 are terminals, 44 is an inverter, 45.
46 is an AND gate, 47 is an OR gate, 48 is a D flip-flop, 49 is a serial/parallel converter, 50 is a counter, 52 is an input section, 57 is a CRT controller, 58 is a video RAM, 59 is a character generator, 60 is a video signal The converter 61 is a CRT. Patent Applicant: Fujitsu Ten Ltd. Representative Patent Attorney Gobe Tamamushi (one other person) Figure 2 Figure 3 Figure 5 Figure 6 Figure 7 Figure 8 Bit

Claims (1)

【特許請求の範囲】[Claims] マイクロプロセッサと装置各部とでシリアルデータのや
りとりを行なうコンパクトディスクプレーヤの試験装置
に於いて、前記マイクロプロセッサに入力されるシリア
ルデータ或いは前記マイクロプロセッサより出力される
シリアルデータをパラレルデータに変換する直列並列変
換器と、該直列並列変換器から出力されるパラレルデー
タを数値化する数値化手段と、該数値化手段で数値化さ
れた数値化データを表示する表示手段とを備えたことを
特徴とするコンパクトディスクプレーヤの試験装置。
In compact disc player testing equipment that exchanges serial data between a microprocessor and various parts of the device, serial-parallel processing converts serial data input to the microprocessor or serial data output from the microprocessor into parallel data. It is characterized by comprising a converter, a digitizing means for digitizing the parallel data output from the serial-parallel converter, and a display means for displaying the digitized data digitized by the digitizing means. Test equipment for compact disc players.
JP233685A 1985-01-10 1985-01-10 Testing device of compact disk player Pending JPS61162869A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP233685A JPS61162869A (en) 1985-01-10 1985-01-10 Testing device of compact disk player

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP233685A JPS61162869A (en) 1985-01-10 1985-01-10 Testing device of compact disk player

Publications (1)

Publication Number Publication Date
JPS61162869A true JPS61162869A (en) 1986-07-23

Family

ID=11526463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP233685A Pending JPS61162869A (en) 1985-01-10 1985-01-10 Testing device of compact disk player

Country Status (1)

Country Link
JP (1) JPS61162869A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02120078U (en) * 1989-03-16 1990-09-27

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5971106A (en) * 1982-10-18 1984-04-21 Toshiba Corp Sub-code signal generator
JPS5975475A (en) * 1982-10-21 1984-04-28 Toshiba Corp Picture information storage and retrieval device
JPS59185068A (en) * 1983-04-04 1984-10-20 Ricoh Co Ltd Magnetic disc device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5971106A (en) * 1982-10-18 1984-04-21 Toshiba Corp Sub-code signal generator
JPS5975475A (en) * 1982-10-21 1984-04-28 Toshiba Corp Picture information storage and retrieval device
JPS59185068A (en) * 1983-04-04 1984-10-20 Ricoh Co Ltd Magnetic disc device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02120078U (en) * 1989-03-16 1990-09-27

Similar Documents

Publication Publication Date Title
US4949323A (en) Disk reproduction apparatus and method for high speed accessing of desired information data by checking address data
PL179603B1 (en) Method of and apparatus for reproducing a digital signal recorded on a carrier medium
EP0520381B1 (en) Optical recording apparatus
US4608676A (en) Apparatus for optically reproducing an information signal from a record disk
US4641295A (en) Disc playback apparatus
EP0133790A1 (en) Disc playback apparatus
JP2851756B2 (en) Double deck disk recording / reproducing apparatus and recording method
JPS61162869A (en) Testing device of compact disk player
JPH03168977A (en) Digital signal processing circuit
JP2600585B2 (en) Disk recording medium
JPS61147686A (en) Address code reproducing device
JPH03290878A (en) Data reproducing device
JPS58133690A (en) Disc reproducer
JPH076522A (en) Optical disk device
JPH10283762A (en) Optical disk reproducing method and optical disk reproducing apparatus
JPS6289234A (en) Disk reproducing device
JPH06202623A (en) Score display device
JPS61147683A (en) Address code reproducing device
JPS63152080A (en) Read address searching method for information recording medium reproducing device
JPS61147684A (en) Address code reproducing device
JPS58133691A (en) Disc reproducer
JPH11126367A (en) Optical information recording medium and optical information recording medium reproducing device
JPS62257672A (en) Information recording and reproducing method
JPS62246182A (en) Digital audio disk reproducing device
JPS61147685A (en) Address code reproducing device