JPS61147684A - Address code reproducing device - Google Patents
Address code reproducing deviceInfo
- Publication number
- JPS61147684A JPS61147684A JP59268567A JP26856784A JPS61147684A JP S61147684 A JPS61147684 A JP S61147684A JP 59268567 A JP59268567 A JP 59268567A JP 26856784 A JP26856784 A JP 26856784A JP S61147684 A JPS61147684 A JP S61147684A
- Authority
- JP
- Japan
- Prior art keywords
- code
- signal
- picture number
- circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、情報と、該情報に関連する各種コントロー
ル信号が記録されているディスクから、再生装置を制御
するためのアドレスコードを形成する回路にかかわり、
特に、ビデオディスクにおけるアドレスコードの検出に
好適なアドレスコード再生装置に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a circuit for forming an address code for controlling a playback device from a disc on which information and various control signals related to the information are recorded. involved,
In particular, the present invention relates to an address code reproducing device suitable for detecting address codes on video discs.
レーザ光線によって情報が記録されている渦巻状のトラ
ック、または同心円状のトラックを追跡し、その反射光
から高密度の記録情報を読み出す光学式再生装置が実用
化されている。2. Description of the Related Art Optical reproducing devices have been put into practical use that track spiral or concentric tracks on which information is recorded using a laser beam and read out high-density recorded information from the reflected light.
かかる再生装置では記録情報が映像信号によって構成さ
れているときは、ディスクの1回転で1枚の画像信号が
得られるように回転スピードが制御されるC A V
(Constant A ngular V alo
−city)方式と、再生線スピードが一定となるよう
に回転スピードを制御するC L V (Consta
ntLinear Velocity )方式が開発さ
れているが、いずれの方式による場合も映像信号の垂直
ブランキング期間には、各種のコントロール信号が挿入
され、このコントロール信号を読みとることによって再
生装置の各種の制御が行われている。In such a playback device, when the recorded information is composed of video signals, the rotation speed is controlled so that one image signal is obtained with one revolution of the disc.
(Constant Angular V alo
-city) system and CLV (Consta city) system that controls the rotation speed so that the reproduction line speed is constant.
ntLinear Velocity) method has been developed, but in either method, various control signals are inserted into the vertical blanking period of the video signal, and various controls of the playback device are performed by reading these control signals. It is being said.
コントロール信号としては、最内周のトラック(900
)ラック)に挿入されているリードインコード(88F
FFF)、最外周のトラック(600トラツク)に挿入
されているリードアウトコード(80EEEE)、映像
信号とともに、各フレーム毎に付加されているピクチャ
ーナンバコード(フレームナンバコード)、ピクチャー
ストップコード、チャプターナンバコード等がある。As a control signal, the innermost track (900
) rack) is inserted into the lead-in cord (88F
FFF), lead-out code (80EEEE) inserted in the outermost track (600 tracks), picture number code (frame number code), picture stop code, and chapter number added to each frame along with the video signal. There are codes etc.
特に、フィリップス規格によると、これらのコントロー
ル信号の大部分は、垂直ブランキング期間内にある第1
7水平期間、および第18水平期間に挿入されており、
その中でフレームナンバを示すコード信号はプログラム
された画像から所定の画面をサーチする際のアドレス信
号を形成する上で重要なコードといえる。In particular, according to the Philips standard, the majority of these control signals are located within the vertical blanking period.
It is inserted in the 7th horizontal period and the 18th horizontal period,
Among them, a code signal indicating a frame number can be said to be an important code in forming an address signal when searching a predetermined screen from a programmed image.
第3図はかかるフレームナンバ、(以下、ピクチャーナ
ンバという)の位置を示すビデオ波形の一部を示したも
ので、垂直同期信号VDのあとに続く第17水平期間、
および第18水平期間(以下、単に17H,18Hとい
う)には当該フレームに対応する同じコードからなるピ
クチャーナンバコードPNI、PN2が挿入されている
。FIG. 3 shows a part of the video waveform indicating the position of the frame number (hereinafter referred to as picture number), and shows the 17th horizontal period following the vertical synchronization signal VD.
In the 18th horizontal period (hereinafter simply referred to as 17H and 18H), picture number codes PNI and PN2 made of the same code corresponding to the frame are inserted.
第4図はピクチャーナンバのビット構成を示すもので、
Hは水平同期信号、Cはバースト信号。Figure 4 shows the bit structure of the picture number.
H is a horizontal synchronization signal, C is a burst signal.
B O+ Bl + B2 +・・・・・・・・・B2
3は24ビツトからなるパイフェースデジタルコードを
示している。B O+ Bl + B2 +・・・・・・・・・B2
3 indicates a pie face digital code consisting of 24 bits.
ピクチャーナンバは4ビツトのコード信号F。The picture number is a 4-bit code signal F.
X l + X 2 + X 3 + X 4+ X
5からなる6桁の数値で記録することが推奨されており
、x、−x5にはフレームナンバ1〜99999の数値
が順次つけられている。X l + X 2 + X 3 + X 4 + X
It is recommended to record as a 6-digit numerical value consisting of 5, and frame numbers 1 to 99999 are sequentially assigned to x and -x5.
第5図は17H,18H期間に挿入されているピクチャ
ーナンバを読み出す従来の再生装置の概要を示すブロッ
ク図で、1はディスクの反射光を電気信号に変換する光
電素子1a、および再生したビデオ信号を増幅するプリ
アンプ1b等を備えているピックアップ装置、2はIH
遅延回路2a、FM復調回路2b、2c、ドロップアウ
ト検出回路2dおよびドロップアウトを検出した信号に
よって反転制御されるスイッチ回路2eを備えているド
ロップアウト補償回路、3は同期信号分離回路、4は1
8H期間の信号を抜きとるためのゲート信号を発生する
ゲート信号発生回路、5はゲート回路、6はゲート回路
5によって抽出された18H期間に挿入されているコー
ド信号を解読しアドレスコードを形成するデジタル信号
処理回路である。FIG. 5 is a block diagram showing an outline of a conventional playback device that reads out picture numbers inserted in the 17H and 18H periods, in which 1 shows a photoelectric element 1a that converts reflected light from the disc into an electric signal, and a played back video signal. 2 is an IH pickup device equipped with a preamplifier 1b etc. that amplifies the
A dropout compensation circuit includes a delay circuit 2a, FM demodulation circuits 2b and 2c, a dropout detection circuit 2d, and a switch circuit 2e whose inversion is controlled by a signal that detects dropout; 3 is a synchronization signal separation circuit; 4 is 1
A gate signal generation circuit 5 generates a gate signal for extracting the 8H period signal, 5 is a gate circuit, and 6 decodes the code signal inserted in the 18H period extracted by the gate circuit 5 to form an address code. It is a digital signal processing circuit.
従来の画像フレームを検索するためのアドレスコード再
生装置は、上述したような構成とされているので、ピッ
クアップ装置1より出力された再生RF信号Sは、まず
、よく知られているIH遅延回路2aを含んだドロップ
アウト補償回路2によってドロップアウトの除去が行わ
れる。Since the conventional address code reproducing device for searching image frames has the above-described configuration, the reproduced RF signal S output from the pickup device 1 is first processed by the well-known IH delay circuit 2a. Dropouts are removed by a dropout compensation circuit 2 including the following.
すなわち、ディスクのドロップアウトがドロップアウト
検出回路2dにより検出されると、スイッチ回路2eが
切り換わり、ドロップアウトに対してIH前の信号を補
完して出力する。That is, when a dropout of the disc is detected by the dropout detection circuit 2d, the switch circuit 2e is switched to complement the pre-IH signal for the dropout and output it.
ドロップアウトが除去されたビデオ信号は図示しない映
像信号処理回路に供給されるが、一方、同期信号分離回
路3で抽出した同期信号に基づいて18H期間に対応す
るゲート信号(ウィンドパルス)がゲート信号発生回路
4より供給されているゲート回路5に入力されているた
め、ゲート回路5よりは18H期間の信号、すなわち、
ピクチャーナンバコードPN2が抽出され、デジタル信
号処理回路6に供給される。The video signal from which the dropout has been removed is supplied to a video signal processing circuit (not shown), while the gate signal (wind pulse) corresponding to the 18H period is converted into a gate signal based on the synchronization signal extracted by the synchronization signal separation circuit 3. Since the signal is input to the gate circuit 5 which is supplied from the generation circuit 4, the gate circuit 5 outputs a signal for the 18H period, that is,
Picture number code PN2 is extracted and supplied to digital signal processing circuit 6.
したがって、少なくとも映像部分のトラックを再生して
いるときは、1フレーム毎にピクチャーナンバに対応し
たアドレス信号がデジタル信号処理回路6より検出され
る。Therefore, at least when a track of a video portion is being reproduced, an address signal corresponding to a picture number is detected by the digital signal processing circuit 6 for each frame.
そして、この検出したアドレス信号によって再生装置を
制御し、特定の画面をサーチしたり、特定の画面のスチ
ール画を再生する制御が行われる。Then, the playback device is controlled based on the detected address signal to search for a specific screen or to play back a still image on a specific screen.
上述した従来例の場合は、垂直ブランキング期間の17
H,18H期間に挿入されているピクチャーナンバが同
一のコードによって形成されているので、18H期間に
挿入されている第2のコード信号が例えばピクチャーナ
ンバコードPN2であり、この点にドロップアウトが発
生しても、17H期間に挿入されている第1のコード信
号、すなわちピクチャーナンバコードPNI によって
補完されるから、一応ドロップアウトによって誤ったア
ドレス信号が生じる確率は少ないものになる。In the case of the conventional example described above, the vertical blanking period is 17
Since the picture numbers inserted in the H and 18H periods are formed by the same code, the second code signal inserted in the 18H period is, for example, picture number code PN2, and dropout occurs at this point. However, since the first code signal inserted in the 17H period, that is, the picture number code PNI, is supplemented, the probability that an erroneous address signal will be generated due to dropout is reduced.
しかしながら、このような方式でピクチャーナンバを抽
出し、アドレス信号を発生してもそのエラー発生率はせ
いぜい1O−5程度であって、大量生産されたディスク
の中には所定のフレームをサーチしてスチール画を形成
することができないものがあり、ディスクの製造歩留り
は低いとはいえない。However, even if a picture number is extracted and an address signal is generated using this method, the error rate is only about 10-5 at most, and some mass-produced discs are difficult to search for a predetermined frame. There are some discs that cannot be used to form still images, and the manufacturing yield of discs cannot be said to be low.
このような原因の一つとしては、ディスク製造技術にお
ける各種工程に問題があり、例えば、17H,18H期
間に同時にドロップアウトが発生することも考えられる
が、小さなマイクロドロップアウトによって18H期間
に挿入されているコントロール信号が正しく補正されな
い場合や。One of the reasons for this is that there are problems with various processes in the disc manufacturing technology. For example, it is possible that dropouts occur simultaneously during the 17H and 18H periods. The control signal being used may not be corrected correctly.
マスタリングの課程で18H期間に挿入されるコントロ
ール信号のコードが誤る場合もエラーレートを増加する
原因となっている。An error in the code of the control signal inserted during the 18H period during the mastering process also causes an increase in the error rate.
この発明は、かかる問題点を解消するためになされたも
ので、特に、スチール画再生時にアドレス信号を形成す
るピクチャーナンバコードのエラーレートがさらに向上
するようなアドレスコード再生装置を提供するものであ
る。The present invention has been made to solve these problems, and in particular to provide an address code reproducing device that further improves the error rate of picture number codes that form address signals during still image reproduction. .
この発明のアドレスコード再生装置は、垂直ブランキン
グ期間の所定の2水平期間に連続して挿入されている同
一のピクチャーナンバの中で、通常は、後続する第2の
コード信号からアドレス信号を再生するが、再生装置が
スチール画モードになっているとき、この第2のコード
信号に誤りが検出されたときは、ドロップアウト補償回
路において、先行する第1のコード信号を出力するよう
になし、この第1のコード信号からアドレス信号を再生
するように制御する。The address code reproducing device of the present invention normally reproduces an address signal from a subsequent second code signal in the same picture number that is consecutively inserted into two predetermined horizontal periods of a vertical blanking period. However, when an error is detected in the second code signal when the playback device is in the still picture mode, the dropout compensation circuit outputs the preceding first code signal, Control is performed to reproduce an address signal from this first code signal.
通常の再生状態では2水平期間に挿入されている後続の
第2のコード信号によってアドレス信号が形成されてい
るが、この第2のコード信号が誤りであると判定された
ときは、先行する第1のコード信号がデジタル信号処理
回路に入力されてアドレスコードを形成するので、従来
のアドレスコード再生方式に比較してさらに低いエラー
レートをもったアドレス信号が得られる。In the normal playback state, the address signal is formed by the subsequent second code signal inserted in two horizontal periods, but when it is determined that this second code signal is erroneous, the preceding Since the code signal of 1 is input to the digital signal processing circuit to form an address code, an address signal with an even lower error rate than the conventional address code reproduction method can be obtained.
第1図はこの発明のアドレスコード再生装置の一実施例
を示すブロック図で、2Aは前述したドロップアウト補
償回路2に対して外部から強制的にIH前の信号を取り
出すことができる外部端子E、およびオアゲート0が設
けられている。3および4は18H期間の信号を抜き出
すためのゲート信号を発生するため同期信号分離回路と
、ゲート信号発生回路を示し、ゲート回路5にそのゲー
ト信号が供給されている。7はゲート回路5から出力さ
れた信号が読み込まれるシフトレジスタ、8はクロック
信号発生回路、9はピクチャーナンバコードの誤りを検
出している誤コード検出回路、10は誤コード検出回路
9によってセットされ、ディスク再生装置がスチールモ
ードになっていないときのNSによってリセット状態と
なるフリップフロップである。なお、6はピクチャーナ
ンバコードからアドレス信号を形成しているデジタル信
号処理回路である。FIG. 1 is a block diagram showing an embodiment of the address code reproducing device of the present invention, and 2A is an external terminal E from which a pre-IH signal can be forcibly extracted from the outside for the dropout compensation circuit 2. , and an OR gate 0 are provided. 3 and 4 indicate a synchronizing signal separation circuit and a gate signal generation circuit for generating a gate signal for extracting the signal of the 18H period, and the gate signal is supplied to the gate circuit 5. 7 is a shift register into which the signal output from the gate circuit 5 is read, 8 is a clock signal generation circuit, 9 is an incorrect code detection circuit that detects errors in the picture number code, and 10 is set by the incorrect code detection circuit 9. , is a flip-flop that is reset by NS when the disc playback device is not in the steal mode. Note that 6 is a digital signal processing circuit that forms an address signal from the picture number code.
誤コード検出回路11は、ピクチャーナンバを示す前述
したビット構成F 、 XI、X2.Xa、Xa。The erroneous code detection circuit 11 uses the above-described bit configurations F, XI, X2, . Xa, Xa.
x5を監視しており、最初の4ビツトが1111(F)
でないとき、または第2〜第6桁にあるXI、X2.X
a、Xa、X5の数値が0〜9の数字になっていないと
き、つまり16進で使用されているA、B、C,D、E
、Fのような値となっているときは誤りデータと判断す
るようなものであればよい。x5 is being monitored and the first 4 bits are 1111 (F)
or XI, X2. in the second to sixth digits. X
When the values of a, Xa, and X5 are not numbers from 0 to 9, that is, A, B, C, D, and E are used in hexadecimal.
, F, the data may be determined to be erroneous data.
この発明のアドレスコード再生装置は上述したような構
成とされているので、第2図で示すように通常は従来の
アドレスコード再生装置と同様に18H期間に挿入され
ているピクチャーナンパコ−ドPN2がドロップアウト
補償回路2Aより出力され、ゲート回路5においてゲー
ト信号WPにより抜きとられ、さらに、シフトレジスタ
7に記憶されたのち、所定のスピードで読み出されデジ
タル信号処理回路6に入力されてアドレス信号が形成さ
れている。そして、この18H期間に挿入されているピ
クチャーナンバコードPN2 にドロップアウトがある
ときは、ドロップアウト補償回路2において先行する1
7H期間にあるピクチャーナンバコードPN、 によっ
て補完される。Since the address code reproducing apparatus of the present invention has the above-described configuration, the picture pick-up code PN2, which is normally inserted in the 18H period as in the conventional address code reproducing apparatus, as shown in FIG. is output from the dropout compensation circuit 2A, extracted by the gate signal WP in the gate circuit 5, stored in the shift register 7, read out at a predetermined speed, and input to the digital signal processing circuit 6 to obtain the address. A signal is formed. When there is a dropout in the picture number code PN2 inserted in this 18H period, the preceding one in the dropout compensation circuit 2
It is complemented by the picture number code PN in the 7H period.
しかしながら、ディスク再生装置がスチール画再生モー
ドになったときは、フリップフロップ10のリセットが
解除されるから、この状態でシフトレジスタ7から出力
されている18H期間のピクチャーナンバコードPN2
に誤りがあることが誤コード検出回路11によって検
出されると、その出力E【によってフリップフロップ1
oがセット状態になり、“H”レベルの信号がアントゲ
−)Aに入力される。すると、ゲート信号発生回路4か
ら出力されているゲート信号WPによって18H期間の
みH”レベルとなる信号がドロ・ンプアウト補償回路2
Aのオアゲート0を介してスイッチ回路2eを強制的に
反転する。したがって、IH遅延された17H期間の信
号、すなわち、先行するピクチャーナンバコードPN+
が18H期間にゲート回路5を通過してレジスタ7に読
み込まれ、さらにデジタル信号処理回路6に入力される
。However, when the disc playback device enters the still picture playback mode, the reset of the flip-flop 10 is released, so in this state, the picture number code PN2 of the 18H period is output from the shift register 7.
When the error code detection circuit 11 detects that there is an error in the code, the output E[ causes the flip-flop 1
o is in the set state, and an "H" level signal is input to the controller A. Then, due to the gate signal WP output from the gate signal generation circuit 4, a signal that is at the H" level only for the 18H period is output to the drop-out compensation circuit 2.
The switch circuit 2e is forcibly inverted via the OR gate 0 of A. Therefore, the IH-delayed 17H period signal, that is, the preceding picture number code PN+
passes through the gate circuit 5 during the 18H period, is read into the register 7, and is further input to the digital signal processing circuit 6.
したがって、18H期間に挿入されているピクチャーナ
ンバコードPN2 がマイクロドロップアウト等によっ
て補完されず誤ったデータとして出力されたとき、また
は、ディスクの製造工程で誤ったピクチャーナンバコー
ドPN2が記録されたディスクを再生するときでも17
H期間に挿入されているピクチャーナンバコードPNI
を出力することによって正しいアドレスコードが再生
さ〔発明の効果〕
以上説明したように、この発明のアドレスコード再生装
置は、垂直ブランキング期間の所定位置に連続して2水
平期間にわたり挿入されているピクチャーナンバコード
の中で、通常、出力されている後続の第2のコード信号
に誤りがあると判断されたときは、先行するIH前の第
1のコード信号がドロップアウト補償回路より出力され
るように構成したので、特に、スチール画再生時におい
て、第2のコード信号が正しいコード信号に補正されな
いとき、または第2のコード信号が誤っているときでも
、先行する第1のコード信号によってアドレス信号を再
生することができ、従来のアドレスコード再生装置より
もエラーレートを小さくすることができる・という利点
がある。Therefore, when the picture number code PN2 inserted during the 18H period is not supplemented by micro dropout etc. and is output as incorrect data, or when a disc with an incorrect picture number code PN2 recorded during the disc manufacturing process is 17 even when playing
Picture number code PNI inserted in H period
[Effects of the Invention] As explained above, the address code reproducing device of the present invention is inserted into a predetermined position of a vertical blanking period for two consecutive horizontal periods. Among the picture number codes, when it is determined that there is an error in the subsequent second code signal that is normally output, the preceding first code signal before IH is output from the dropout compensation circuit. With this configuration, even when the second code signal is not corrected to the correct code signal or is incorrect, especially when playing still images, the address can be corrected by the preceding first code signal. It has the advantage of being able to regenerate signals and lower error rates than conventional address code reproducing devices.
また、エラーレートが小さくなるためディスクの生産歩
留りが向上するという効果がある。Furthermore, since the error rate is reduced, the production yield of disks is improved.
第1図はこの発明の一実施例を示すアドレスコード再生
装置のブロック図、第2図は第1図においてピクチャー
ナンバを検出する動作の説明図、第3図はピクチャーナ
ンバコードの挿入位置を示すビデオ信号の波形図、第4
図はコントロール信号のビット構成を示す波形図、第5
図は従来のピクチャーナンバを検出するためのブロック
図である。
図中、2Aはドロップアウト補償回路、3は同期信号分
離回路、5はゲート回路、6はデジタル信号処理回路、
9は誤コード検出回路を示す。Fig. 1 is a block diagram of an address code reproducing device showing an embodiment of the present invention, Fig. 2 is an explanatory diagram of the operation of detecting a picture number in Fig. 1, and Fig. 3 shows the insertion position of the picture number code. Video signal waveform diagram, 4th
The figure is a waveform diagram showing the bit configuration of the control signal.
The figure is a block diagram for conventional picture number detection. In the figure, 2A is a dropout compensation circuit, 3 is a synchronization signal separation circuit, 5 is a gate circuit, 6 is a digital signal processing circuit,
9 indicates an erroneous code detection circuit.
Claims (1)
は、1水平期間前の信号を出力するように構成されてい
るドロップアウト補償回路を備え、垂直ブランキング期
間内の所定位置にある連続した2水平期間に挿入されて
いる同一のコードからなるピクチャーナンバの後続する
第2のコード信号を検出し、アドレスコードを出力する
再生装置において、前記後続する第2のコード信号が誤
りデータであると判断されたときは、前記ドロップアウ
ト補償回路において1水平期間だけ先行している第1の
コード信号を出力する制御回路を備えていることを特徴
とするアドレスコード再生装置。When there is a dropout in the playback signal of the disc, the dropout compensation circuit is configured to output the signal of one horizontal period before, and the dropout compensation circuit is configured to output the signal of one horizontal period before the two consecutive horizontal blanking signals at a predetermined position within the vertical blanking period. In a playback device that detects a second code signal following a picture number consisting of the same code inserted in a period and outputs an address code, it is determined that the subsequent second code signal is error data. 1. An address code reproducing device comprising: a control circuit for outputting a first code signal that precedes the dropout compensation circuit by one horizontal period when the dropout compensation circuit occurs.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59268567A JPS61147684A (en) | 1984-12-21 | 1984-12-21 | Address code reproducing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59268567A JPS61147684A (en) | 1984-12-21 | 1984-12-21 | Address code reproducing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61147684A true JPS61147684A (en) | 1986-07-05 |
Family
ID=17460311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59268567A Pending JPS61147684A (en) | 1984-12-21 | 1984-12-21 | Address code reproducing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61147684A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5514503A (en) * | 1978-07-14 | 1980-02-01 | Nippon Gakki Seizo Kk | Recording and reproducing unit of pcm type |
JPS56159882A (en) * | 1980-05-09 | 1981-12-09 | Mitsubishi Electric Corp | Address code reproduction device |
-
1984
- 1984-12-21 JP JP59268567A patent/JPS61147684A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5514503A (en) * | 1978-07-14 | 1980-02-01 | Nippon Gakki Seizo Kk | Recording and reproducing unit of pcm type |
JPS56159882A (en) * | 1980-05-09 | 1981-12-09 | Mitsubishi Electric Corp | Address code reproduction device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4860272A (en) | Erroneous track jump restoration apparatus for optical record disc player | |
JPH0477391B2 (en) | ||
JPS649677B2 (en) | ||
KR100484684B1 (en) | Disc player | |
JPH0585980B2 (en) | ||
JPS61147684A (en) | Address code reproducing device | |
JP2001291326A (en) | Optical disk reproducing device and semiconductor integrated circuit used for the same | |
JPH0421948B2 (en) | ||
JPS61147686A (en) | Address code reproducing device | |
JPS61147683A (en) | Address code reproducing device | |
JP3442945B2 (en) | Synchronous circuit | |
JPS61147685A (en) | Address code reproducing device | |
JP2716089B2 (en) | Subcode synchronization signal generation circuit | |
JP2990823B2 (en) | Disk-shaped recording medium reproducing device and memory control circuit | |
JPS62183065A (en) | Disk reproducing device | |
JP3913928B2 (en) | Information recording device | |
JP3794806B2 (en) | Disc player | |
JP2860093B2 (en) | Information storage medium playback device | |
JPS58133690A (en) | Disc reproducer | |
JPS6076886A (en) | Still picture reproducing method of optical video disk player | |
JPS6378379A (en) | Disk reproducing device | |
JP2687455B2 (en) | Recording disk playback device | |
JPS6014555B2 (en) | Address search method | |
JPS6258480A (en) | Information recording and reproducing system | |
JPH08102152A (en) | Digital signal recording method and disk reproducing device |