JPS61157185A - Image pickup device - Google Patents

Image pickup device

Info

Publication number
JPS61157185A
JPS61157185A JP59276978A JP27697884A JPS61157185A JP S61157185 A JPS61157185 A JP S61157185A JP 59276978 A JP59276978 A JP 59276978A JP 27697884 A JP27697884 A JP 27697884A JP S61157185 A JPS61157185 A JP S61157185A
Authority
JP
Japan
Prior art keywords
signal
output
terminal
outline
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59276978A
Other languages
Japanese (ja)
Other versions
JPH0334715B2 (en
Inventor
Seiji Hashimoto
誠二 橋本
Akira Suga
章 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP59276978A priority Critical patent/JPS61157185A/en
Application filed by Canon Inc filed Critical Canon Inc
Priority to GB8531768A priority patent/GB2170675B/en
Priority to CA498619A priority patent/CA1270058C/en
Priority to US06/813,240 priority patent/US4731665A/en
Priority to DE19853546212 priority patent/DE3546212A1/en
Publication of JPS61157185A publication Critical patent/JPS61157185A/en
Priority to GB8729868A priority patent/GB2200511B/en
Priority to US07/167,958 priority patent/US4816910A/en
Priority to GB8911168A priority patent/GB2215556B/en
Priority to CA000615510A priority patent/CA1278620C/en
Priority to CA000615511A priority patent/CA1278621C/en
Publication of JPH0334715B2 publication Critical patent/JPH0334715B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To make a signal processing system easy by reading simultaneously plural row signals, calculating plural row signals mutually and forming an outline correcting signal. CONSTITUTION:At an odd field, an n1 line information is formed from l1 and l2, an n2 line information formed from l3 and l4, an n3 line information is formed from l5 and l6 and at an even field, an m1 line information is formed from l2 and l3, an m2 line information is formed from l4 and l5, and a m3 line information is formed from l6 and l7. Therefore, two horizontal line infor mation is simultaneously read and the information is outputted to the output terminal of 47 and 58 respectively. At the odd field, by reducing the output of a terminal 47 from the output of a terminal 58, an outline signal is formed, the level of the outline signal is adjusted by a resistance 71, and thereafter, the level is added by an original signal and an adder 71 and the video signal, whose outline is corrected, is obtained. At the even field, by reducing the output of the terminal 58 from the output of the terminal 47, the outline signal is formed, the level of the outline signal is adjusted by a resistance 7, and there after, the level is added to the original signal.

Description

【発明の詳細な説明】 (技術分野) 本発明は、キャパシタを介して電位が制御される光電荷
蓄積領域を有する光電変換素子を用いた撮像装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to an imaging device using a photoelectric conversion element having a photoelectric conversion element whose potential is controlled via a capacitor.

本発明による撮像装置は、たとえば画像入力装置、ワー
クスティジョン、デジタル複写機、ワードプロセッサ、
バーコードリーグや、カメラ、ビデオカメラ、8ミリカ
メラ等のオートフォーカス用光電変換被写体検出装置等
にも適用可能である。
The imaging device according to the present invention includes, for example, an image input device, a workstation, a digital copying machine, a word processor,
It can also be applied to barcode leagues, photoelectric conversion object detection devices for autofocus of cameras, video cameras, 8mm cameras, etc.

(従来技術) ゛近年、光電変換装置、特に固体撮像装置に関する研究
がCCD型およびMOS型の2方式を中心に行われてい
る。
(Prior Art) In recent years, research on photoelectric conversion devices, particularly solid-state imaging devices, has been conducted mainly on two types: CCD type and MOS type.

CCD型撮像装置は、MO3型キャパシタ電極下にポテ
ンシャル井戸を形成し、光入射により発生した電荷をこ
の井戸に蓄積し、読出し時には、これらのポテンシャル
井戸を、電極にかけるパルスにより順次動かして、蓄積
された電荷を出力アンプまで転送して読出す、という原
理を用いている。したがって、比較的構造が簡単であり
、CCD自体で発生する雑音が小さく、低照度撮影が可
能となる。
A CCD type imaging device forms a potential well under an MO3 type capacitor electrode, stores charges generated by incident light in this well, and during readout, these potential wells are sequentially moved by a pulse applied to the electrode to accumulate the charges. It uses the principle that the generated charge is transferred to the output amplifier and read out. Therefore, the structure is relatively simple, the noise generated by the CCD itself is small, and low-light photography is possible.

一方、MO5型撮像装置は、受光部を構成するpnta
合より成るフォトダイオードの各々に光の入射により発
生した電荷を蓄積し、読出し時にはそれぞれのフォトダ
イオードに接続されたMOSスイッチングトランジスタ
を順次ONすることにより蓄積された電荷を出力アンプ
に読出す、という原理を用いている。したがって、CC
D型に比較して構造上複雑となるものの、蓄積容量を大
きくとることができ、ダイナミック・レンジを広くする
ことができる。
On the other hand, the MO5 type imaging device has a pnta that constitutes the light receiving section.
The charge generated by the incidence of light is accumulated in each of the photodiodes consisting of a photodiode, and during readout, the accumulated charge is read out to the output amplifier by sequentially turning on the MOS switching transistors connected to each photodiode. It uses principles. Therefore, C.C.
Although it is structurally more complex than the D type, it can have a large storage capacity and widen the dynamic range.

しかし、これら従来方式の撮像装置には、次のような欠
点が存在するために 将来的に高解像度化を進めて行く
上で大きな支障となっていた。
However, these conventional imaging devices have the following drawbacks, which have been a major hindrance in the pursuit of higher resolution in the future.

CCD型撮像装置では、1)出力アンプとしてMOS型
アンプがオンチップ化されるためにシリコンとシリコン
酸化膜の界面から画像上、目につきゃすいl/f雑音が
発生する。2)高解像度化を図るために、セル数を増加
させて高密度化すると、ひとつのポテンシャル井戸に蓄
積できる最大電荷量が減少し、ダイナミックレ゛ンジが
取れなくなる。3)蓄積電荷を転送して行く構造である
ために、セルに一つでも欠陥が存在すると、そこで電荷
転送がストップしてしまい、製造歩留りが悪くなる。
In a CCD type imaging device, 1) since a MOS type amplifier is installed on-chip as an output amplifier, noticeable l/f noise is generated on an image from the interface between silicon and silicon oxide film. 2) If the number of cells is increased to achieve higher density in order to achieve higher resolution, the maximum amount of charge that can be stored in one potential well decreases, making it impossible to obtain a dynamic range. 3) Since the structure is such that accumulated charges are transferred, if there is even one defect in a cell, charge transfer will stop there, resulting in poor manufacturing yield.

MOS型撮像装置では、1)信号読出し時に各フォトダ
イオードに配線容量が接続されているために、大きな信
号電圧ドロップが発生する。2)配線容量が大きく、こ
れによるランダム雑音の発生が大きい。3)走査用MO
Sスイッチングトランジスタの寄生容量のバラツキによ
る固定パターン雑音の混入がある。このために、低照度
撮像が困難となり、また、高解像度化を図るために各セ
ルを縮小すると、蓄積電荷は減少するが、配線容量があ
まり小さくならないために、S/N比が小さくなる。
In a MOS type imaging device, 1) a large signal voltage drop occurs because a wiring capacitor is connected to each photodiode during signal readout; 2) The wiring capacitance is large, which causes a large amount of random noise. 3) Scanning MO
Fixed pattern noise is mixed in due to variations in the parasitic capacitance of the S switching transistors. This makes low-light imaging difficult, and when each cell is reduced in size to achieve higher resolution, the accumulated charge is reduced, but the wiring capacitance is not reduced so much that the S/N ratio is reduced.

このように、CCD型およびMOS型撮像装置は高解像
度化に対して木質的な問題点を有している。これらの撮
像装置に対して、新方式の半導体撮像装置が提案されて
いる(特開昭56−150878号公報、特開昭56−
157073号公報、特開昭56−165473号公報
)。ここで提案されている方式は、光入射によって発生
した電荷を制御電極(例えば、バイポーラトランジスタ
のベース、静電誘導トランジスタSITあるいはMOS
hランジスタのゲート)に蓄積し、蓄積された電荷を各
セルの増幅機能を利用して電荷増幅を行い読出すもので
ある。この方式では、高出力、広ダイナミック・レンジ
、低雑音および非破壊読出しが可能であり、高解像度化
の可能性を有している。
As described above, CCD type and MOS type image pickup devices have a problem with increasing resolution. A new type of semiconductor imaging device has been proposed for these imaging devices (Japanese Patent Laid-Open No. 150878/1983, Japanese Patent Laid-Open No. 56-150878).
157073, JP-A-56-165473). The method proposed here transfers charges generated by incident light to a control electrode (e.g., the base of a bipolar transistor, a static induction transistor SIT, or a MOS).
h transistor (gate), and the accumulated charge is amplified using the amplification function of each cell and read out. This method allows high output, wide dynamic range, low noise, and nondestructive readout, and has the potential for high resolution.

しかしながら、この方式は基本的にX−Yアドレス方式
であり、また各セルは従来のMO5型セルにバイポーラ
トランジスタ、SITトランジスタ等の増幅素子を複合
したものを基本構造としているために、高解像度化に限
界が存在する。
However, this method is basically an X-Y address method, and each cell has a basic structure that combines a conventional MO5 type cell with amplifying elements such as bipolar transistors and SIT transistors, so it is difficult to achieve high resolution. There are limits to.

又、従来非破壊読み出し可能な撮像素子においては素子
の開口率を確保する為にX−Yアドレス用の配線の巾は
最小源のものとしていた、この為配線容量が小さく撮像
素子のゲインを制限してしまう欠点があった。
In addition, in conventional non-destructive readout imaging devices, the width of the X-Y address wiring was set to the minimum width in order to ensure the aperture ratio of the device, and as a result, the wiring capacitance was small, limiting the gain of the imaging device. There was a drawback to it.

又、第14図(a)に示すように従来の輪郭補償回路で
はIHディレィライン60.61及び加算器63.65
.66、係数回路64、レベル調整抵抗67を用いて第
14図(b)に示すような輪郭の強調された信号を形成
していた。
In addition, as shown in FIG. 14(a), in the conventional contour compensation circuit, the IH delay line 60.61 and the adder 63.65
.. 66, a coefficient circuit 64, and a level adjustment resistor 67 to form a signal with an enhanced outline as shown in FIG. 14(b).

しかし高価なディレィラインを2つ用いなければならず
、又、回路構成が複雑化する欠点があった。
However, this method requires the use of two expensive delay lines and has the disadvantage that the circuit configuration becomes complicated.

尚、第14図(b)に於いてa−dは例えば奇数フィー
ルドの各部の信号波形、d′は偶数フィールドにおける
加算器65の出力、d ”はフレーム画像における輪郭
信号、e ”はフレーム画像における輪郭強調後の信号
を示している。
In FIG. 14(b), for example, a to d are the signal waveforms of each part of the odd field, d' is the output of the adder 65 in the even field, d'' is the contour signal in the frame image, and e'' is the frame image The signal after contour enhancement is shown.

(目的) 本発明の目的は前記問題点を解決した撮像装置を提供す
る事にある。
(Objective) An object of the present invention is to provide an imaging device that solves the above-mentioned problems.

又、簡単な構成で高品質の画像を形成し得る撮像装置を
提供する事を目的としている。
Another object of the present invention is to provide an imaging device that can form high-quality images with a simple configuration.

(実施例) 次に、以上説明した構成に係る光センサセルを二次元に
配列して構成した本発明の光電変換装置の一実施例につ
いて図面を用いて説明する。
(Example) Next, an example of the photoelectric conversion device of the present invention, which is configured by two-dimensionally arranging the optical sensor cells according to the configuration described above, will be described with reference to the drawings.

基本光センサセル構造を二次元的に配列した光電変換装
置の回路構成図を第5図に示す。
FIG. 5 shows a circuit configuration diagram of a photoelectric conversion device in which basic optical sensor cell structures are two-dimensionally arranged.

すでに説明した点線でかこまれた基本光センサセル30
(この時バイポーラトランジスタのコレクタは基板およ
び基板電極に接続されることを示している。)、読出し
パルスおよびリフレシュパルスを印加するための水平ラ
イン31゜31’ 、 31 ”−−−−1読出しパル
スを発生させるための垂直シフトレジスタ32、垂直シ
フトレジスタ32と水平ライン31 、31’ 、 3
1 ”−一一一、の間のバッファMOSトランジスタ3
3 、33’ 、 33 ″−−−−、バッファMOS
トランジスタ33,33’、33”−−−一のゲートに
パルスを印加するための端子34、リフレッシュパルス
を印加するためのバッファMO5)ランジスタ、−−−
−35、35’、 35 ”、それのゲートにパルスを
印加するための端子36、リフレッシュパルスを印加す
るための垂直シフトレジスタ52、基本光センサセル3
0から蓄積電圧を読出すための垂直ライン38.38’
、38’″−一−−1及び51 、51’、 51 ”
−−−−1各垂直ラインを選択するためのパルスを発生
する水平シフトレジスタ39、各垂直ラインを開閉する
ためのゲート用MO3)ランジスタ40.40’。
The basic optical sensor cell 30 surrounded by the dotted line already explained
(At this time, the collector of the bipolar transistor is shown to be connected to the substrate and the substrate electrode.), horizontal line 31°31', 31'' for applying readout pulse and refresh pulse; 1 readout pulse; Vertical shift register 32 for generating vertical shift register 32 and horizontal lines 31, 31', 3
1”-111, buffer MOS transistor 3
3, 33', 33''----, buffer MOS
Transistors 33, 33', 33'' --- Terminal 34 for applying a pulse to the gate of one, buffer MO5) for applying a refresh pulse, transistor, ---
-35, 35', 35'', terminal 36 for applying pulses to its gate, vertical shift register 52 for applying refresh pulses, elementary photosensor cell 3
Vertical line 38.38' for reading the stored voltage from 0
, 38'''-1--1 and 51, 51', 51''
---1 Horizontal shift register 39 for generating pulses for selecting each vertical line, MO3) transistors 40, 40' for gates for opening and closing each vertical line.

40 ”−−−−149,49’、49”蓄積電圧をア
ンプ部に読出すための出力ライン41.59、読出し後
に、出力ラインに蓄積した電荷をリフレッシュするため
のMOSトランジスタ42゜53、MOS)ランジメタ
42.53ヘリフレツシユパルスを印加するための端子
43,54、出力信号を増幅するためのバイポーラ、M
OS。
40 ``----149, 49', 49'' Output line 41.59 for reading out the accumulated voltage to the amplifier section, MOS transistor 42゜53, MOS for refreshing the charge accumulated in the output line after reading out ) Langimeta 42.53 terminals 43, 54 for applying heli refresh pulses, bipolar for amplifying the output signal, M
O.S.

FET、J−FET等のトランジスタ44゜55、負荷
抵抗45.56とトランジスタ44゜55を電源に接続
するための端子46.57、トランジスタの出力端子4
7.58、読出し動作において垂直ライン40 、40
’ 、 40 ”−−−−149,49’、49″−−
−−に蓄積された電荷をリフレッシュするためのMOS
)ランジスタ、−−−−48、48’ 、 48 ″、
−−−−50、50’ 。
Transistor 44.55 such as FET, J-FET, load resistance 45.56 and terminal 46.57 for connecting the transistor 44.55 to the power supply, transistor output terminal 4
7.58, vertical lines 40, 40 in read operation
', 40''---149, 49', 49''---
--MOS for refreshing the charge accumulated in
) transistor, ----48, 48', 48'',
-----50, 50'.

50″およびMOSトランジスタ、−−−−48。50″ and MOS transistor, ----48.

48’ 、 48 ”、−−−−50、50’、 50
 ”のゲートにパルスを印加するための端子49により
この光電変換装置は構成されている。
48', 48'',---50, 50', 50
This photoelectric conversion device is constituted by a terminal 49 for applying a pulse to the gate of ``.

又、本発明の撮像装置では光電変換装置の各部分32,
34,36,39,43,49゜54に対して駆動パル
スを供給する為のクロックドライバーCKD、及びこの
クロックドライバーにタイミングパルスを供給する為の
クロックジェネレータCKGを有している。又、これら
クロックドライバーCKD及びクロックジェネレータC
KGにより制御手段が構成されている。
Further, in the imaging device of the present invention, each part 32 of the photoelectric conversion device,
It has a clock driver CKD for supplying drive pulses to 34, 36, 39, 43, 49.degree. 54, and a clock generator CKG for supplying timing pulses to this clock driver. In addition, these clock driver CKD and clock generator C
KG constitutes a control means.

次に第6図は制御手段による撮像装置の駆動方法を示す
図で、文1〜文6は各センサーセルから成る行情報で、
奇数フィールドでは図のように交1と文2からn1ライ
ン、fL3と文4からn2ライン、見5と文6からn3
ライン情報を形成し、偶数フィールドでは文2と見3か
らmlライン、旦4と!;L5からm2ライン、I;L
eと文7からm3ライン情報を形成する。
Next, FIG. 6 is a diagram showing a method of driving the imaging device by the control means, and sentences 1 to 6 are row information consisting of each sensor cell,
In the odd field, as shown in the figure, the n1 line from intersection 1 and sentence 2, the n2 line from fL3 and sentence 4, and the n3 line from fL3 and sentence 6.
Form the line information, and in the even field, the ml line from Sentence 2 and Look 3, and Dan 4! ;L5 to m2 line, I;L
m3 line information is formed from e and sentence 7.

その為に2水平ライン情報を同時に読み出し夫々47.
58の出力端子にこの情報を出力している。
For this purpose, two horizontal line information are read out at the same time, each with 47.
This information is output to the 58 output terminal.

次に第7図は本発明の撮像装置の構成例を示す図で、図
中100は第5r!lJ示のような光電変換装置、68
は光電変換装置100から出力される2ラインの信号を
フィールド毎に異なる端子72.73に入力する為の本
発明に係るスイッチ回路、69は減算器、70はレベル
調整抵抗、71は加算器である。尚、本実施例は従来の
X−Yアドレス型MOSイメージセンサにも適用できる
Next, FIG. 7 is a diagram showing an example of the configuration of an imaging device according to the present invention, and 100 in the figure is the 5th r! Photoelectric conversion device as shown in lJ, 68
69 is a subtracter, 70 is a level adjustment resistor, and 71 is an adder. be. Note that this embodiment can also be applied to a conventional X-Y address type MOS image sensor.

即ち奇数フィールドでは端子58の出力から端子47の
出力を減する事により輪郭信号を形成し、この輪郭信号
のレベルを抵抗71で調整した後、原信号と加算器71
で加算し、輪郭補正された映像信号を得る。又、偶数フ
ィールドでは端子47の出力から端子58の出力を減す
る事により輪郭信号を形成し、この輪郭信号のレベルを
抵抗7で調整した後、原信号に加算する。
That is, in an odd field, a contour signal is formed by subtracting the output of terminal 47 from the output of terminal 58, and after adjusting the level of this contour signal with resistor 71, it is combined with the original signal and adder 71.
to obtain a contour-corrected video signal. In the even field, a contour signal is formed by subtracting the output of terminal 58 from the output of terminal 47, and after adjusting the level of this contour signal with resistor 7, it is added to the original signal.

尚、クロックドライバーCKDはフィールド毎にスイッ
チ68を切換える。このように本発明の第1実施例によ
れば遅延回路を用いる事なく、輪郭補正が可能となる効
果を有し、回路構成が極めて簡単となる。尚APCは輪
郭信号形成手段としての輪郭信号形成ブロックである。
Note that the clock driver CKD switches the switch 68 for each field. As described above, the first embodiment of the present invention has the effect that contour correction can be performed without using a delay circuit, and the circuit configuration is extremely simple. Note that APC is a contour signal forming block as a contour signal forming means.

次に第8図(a)は本発明の第2実施例図で、本発明は
3水平ライン情報を同時に読み出す光電変換装置を用い
たものである。
Next, FIG. 8(a) is a diagram showing a second embodiment of the present invention, which uses a photoelectric conversion device that reads out information on three horizontal lines at the same time.

本実施例では光電変換装置100の出力は隣接する3本
の水平ラインを同時に読み出したものである。
In this embodiment, the output of the photoelectric conversion device 100 is obtained by simultaneously reading three adjacent horizontal lines.

又、第5図と同じ番号のものは同じ要素を示す、又、1
01はクロックドライバーCKDにより制御されるスイ
ッチ回路である。
Also, the same numbers as in Fig. 5 indicate the same elements, and 1
01 is a switch circuit controlled by a clock driver CKD.

このようにして得られる各部の波形は第8図(b)に示
すようなものであり、a−dは奇数フィールドの各部の
波形、d′は偶数フィールドの加算器65の出力波形、
d ″はクレーム画像における輪郭信号を示したもので
あ。
The waveforms of each part obtained in this way are as shown in FIG. 8(b), where a to d are the waveforms of each part of the odd field, d' is the output waveform of the adder 65 of the even field,
d'' indicates the contour signal in the claim image.

第9図は光電変換装置100の出力線の結線及びクロッ
クドライバーによる読み出し方法を説明する為の図であ
る。
FIG. 9 is a diagram for explaining the connection of the output line of the photoelectric conversion device 100 and the reading method using the clock driver.

本実施例ではクロックドライバーは奇数フィールドでは
n1ラインとして立1〜見3のラインを同時に読み出し
、n2ラインとして立3〜文5のラインを同時に読み出
し、n3ラインとして文5〜見7のラインを同時に読み
出し。
In this embodiment, in the odd field, the clock driver simultaneously reads out the lines 1 to 3 as the n1 line, the lines 3 to 5 as the n2 line, and the lines 5 to 7 as the n3 line. reading.

n4ラインとして文7〜文9のラインを同時に読み出す
Lines 7 to 9 are read out simultaneously as the n4 line.

又、偶数フィールドではm1ラインとして9.2〜見4
のラインを同時に読み出し、m2ラインとして文4〜見
6のラインを同時に読み出し、m3ラインとして!;L
6〜!L8のラインを同時に読み出す。
Also, in an even field, the m1 line is 9.2 to 4.
Lines 4 to 6 are read out simultaneously as m2 lines, and lines 4 to 6 are read out as m3 lines! ;L
6~! Read out lines L8 at the same time.

このように読み出す事によって次のような効果が得られ
る。先ず垂直相関処理をした場合にエツジ部分で偽信号
が出にくい、感度が向上する。又、後述のように輪郭補
正をし易い。
By reading in this way, the following effects can be obtained. First, when vertical correlation processing is performed, false signals are less likely to appear at edge portions and sensitivity is improved. In addition, it is easy to perform contour correction as described later.

第10図は光電変換装置100の出力Φ1゜02、Φ3
を第8図(a)の出力a、b、cに対応付ける為のスイ
ッチ回路101の構成につき説明する図で、スイッチ回
路lO1の内部は図の様に構成されている。
Figure 10 shows the outputs Φ1゜02 and Φ3 of the photoelectric conversion device 100.
This is a diagram illustrating the configuration of a switch circuit 101 for associating outputs a, b, and c in FIG.

又、クロックドライバーCKDからは第11図のように
フィールド毎及び行毎に異なるタイミングで出力の切換
えが行なわれる。
Further, as shown in FIG. 11, the output from the clock driver CKD is switched at different timings for each field and each row.

このように本実施例ではスイッチ回路101を設けてい
るので第8図(a)に示すようにa、b、cの1通りの
組み合わせに対して輪郭補償回路を構成すれば良く、構
成が極めて簡単である。
In this way, since the switch circuit 101 is provided in this embodiment, it is only necessary to configure the contour compensation circuit for one combination of a, b, and c as shown in FIG. 8(a), and the configuration is extremely simple. It's easy.

次に第12図は本発明の第3実施例を示す図で74.7
6.78.83は加算器、75゜79は重み付は回路、
77はレベル調整抵抗、80はスイッチ回路、81は輝
度系処理回路、82はカラー系処理回路である。
Next, FIG. 12 is a diagram showing a third embodiment of the present invention.
6.78.83 is an adder, 75°79 is a weighting circuit,
77 is a level adjustment resistor, 80 is a switch circuit, 81 is a brightness processing circuit, and 82 is a color processing circuit.

この実施例によれば第2実施例と同様に何ら遅延線等を
用いる事なく輪郭部補正ができると共に、スイッチ回路
80の構成が簡単となるという効果がある。又、勿論後
段の75〜79の回路構成が1系統だけで済むという効
果、光電変換装置100内の配線が簡略化されるという
効果もある。
According to this embodiment, similar to the second embodiment, contour correction can be performed without using any delay line or the like, and the configuration of the switch circuit 80 is simplified. Also, of course, there is an effect that only one system is required for the circuit configuration of the subsequent stages 75 to 79, and the wiring within the photoelectric conversion device 100 is simplified.

尚、813図はスイッチ80の切換え制御の方法を説明
する図で、同図のように3水平ラインを同時に読み出す
場合にその真中の水平ラインの信号を原信号とし、その
上下のライン信号を夫々IH遅れた信号又はIH進んだ
信号として用いている。
FIG. 813 is a diagram explaining the switching control method of the switch 80. When reading three horizontal lines at the same time as shown in the same figure, the signal of the middle horizontal line is used as the original signal, and the signals of the upper and lower lines are used as the original signal. It is used as an IH delayed signal or an IH advanced signal.

以上説明した如く本発明の実施例によれば光学像を撮像
する為の光電変換装置の複数の行の信号を同時に読み出
すと共に、この複数の行の信号を互いに演算して輪郭補
正信号を形成しているので信号処理系が極めて簡単にな
る。
As explained above, according to the embodiment of the present invention, the signals of a plurality of rows of a photoelectric conversion device for capturing an optical image are simultaneously read out, and the signals of the plurality of rows are mutually operated to form a contour correction signal. This makes the signal processing system extremely simple.

又、複数行の信号を読み出して演算回路に入力する前に
ライン信号の組み合わせを変えるスイッチ回路を設けて
いるので演算回路が1系統で済み、演算回路の構成が簡
単となる。
Furthermore, since a switch circuit is provided to change the combination of line signals before reading out signals from a plurality of lines and inputting them to the arithmetic circuit, only one system of arithmetic circuits is required, and the configuration of the arithmetic circuit is simplified.

又、光電変換装置内での結線が簡単となる。Further, wiring within the photoelectric conversion device becomes easy.

又、非破壊読み出し可能な光電変換装置を用いた場合に
は3本以上の水平ラインの信号を同時に、かつ水平走査
の度に一部を重ならせた状態でずらして読み出す事がで
き、垂直相関性を高める事ができる。又、輪郭信号も2
次以上の輪郭信号を作る事ができる。尚スイッチ回路は
光電変換装置内に設けても良い。
In addition, when using a photoelectric conversion device that allows non-destructive readout, it is possible to read out the signals of three or more horizontal lines at the same time and shift them with some overlap each time a horizontal scan is performed. Correlation can be increased. Also, the contour signal is also 2
It is possible to create contour signals of the following or more. Note that the switch circuit may be provided within the photoelectric conversion device.

(効果) 以上説明した如く、本発明によれば輪郭補正信号を簡単
な構成で得る事ができ、しかも垂直相関の大きな隣接す
る画素ラインの信号から作るので偽信号も少ない。
(Effects) As described above, according to the present invention, it is possible to obtain a contour correction signal with a simple configuration, and since it is generated from signals of adjacent pixel lines with a large vertical correlation, there are fewer false signals.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)は本発明の一実施例に係る光センサセルの
平面図、第1図(b)は断面図、第2図は等価回路、第
3図(a)は蓄積時間と読み出し電圧との関係を示す図
、第3図(b)はバイアス電圧と読出し時間の関係を示
す図、第4図(&)はリフレッシュ動作時の等価回路図
、第4図(b)はリフレッシュ時間とベース電位との関
係を示す図、第5図は撮像用光電変換装置の構成側図、
第6図はその駆動方法を説明する為の図、第7図は撮像
装置の一例を示す図、第8図(&)は本発明の第2実施
例の構成図、第8図(b)はその波形図、第9図は第2
実施例の駆動方法を説明する図、第10図はスイッチ回
路101の構成を示す図、第11図はスイッチ回路10
1の動作を説明する図、第12図は本発明の第3実施例
図、第13図はスイッチ回路80の駆動方法を説明する
図、第14図(a)は従来の輪郭補償回路の構成図、第
14図(b)はその各部の波形図である。 100 ・・・ 光電変換装置、 CKD  ・・・ クロックドライバー、CKG  ・
・・ クロックジェネレータ、68.101.80  
・・・ スイッチ回路。 第 / U;]と乙ンつ 多 ・ ?    2 ニーt ? ノ(゛イ7ス嘴七丁E 手続補正書G式) 1.事件の表示 昭和59年特許願第276978号 2、発明の名称 撮像装置 3、補正をする者 事件との関係     特許出願人 住所 東京都大田区下丸子3−30−2名称 (100
)キャノン株式会社 代表者 賀  来  敲 三 部 4、代理人 居所 〒146東京都大田区下丸子3−30−25、補
正命令の日付 昭和60年4月30日(発送日付) 6、補正の対象 明  細  書 7、補正の内容 願書に最初に添付した明細書の浄書・別紙の通り(内容
に変更なし)
FIG. 1(a) is a plan view of an optical sensor cell according to an embodiment of the present invention, FIG. 1(b) is a sectional view, FIG. 2 is an equivalent circuit, and FIG. 3(a) is an accumulation time and readout voltage. Figure 3 (b) is a diagram showing the relationship between bias voltage and read time, Figure 4 (&) is an equivalent circuit diagram during refresh operation, and Figure 4 (b) is a diagram showing the relationship between bias voltage and read time. A diagram showing the relationship with the base potential, FIG. 5 is a side view of the configuration of the imaging photoelectric conversion device,
FIG. 6 is a diagram for explaining the driving method, FIG. 7 is a diagram showing an example of an imaging device, FIG. 8 (&) is a configuration diagram of the second embodiment of the present invention, and FIG. 8 (b) is the waveform diagram, and Figure 9 is the second waveform diagram.
A diagram explaining the driving method of the embodiment, FIG. 10 is a diagram showing the configuration of the switch circuit 101, and FIG. 11 is a diagram showing the configuration of the switch circuit 10.
12 is a diagram illustrating a third embodiment of the present invention, FIG. 13 is a diagram illustrating a driving method of the switch circuit 80, and FIG. 14(a) is a configuration of a conventional contour compensation circuit. 14(b) are waveform diagrams of each part. 100... Photoelectric conversion device, CKD... Clock driver, CKG ・
・・Clock generator, 68.101.80
... Switch circuit. No./U;] and Otontsuta・? 2 Neat?ノ (゛I7 Beak 7th E Procedural Amendment Form G) 1. Display of the case 1982 Patent Application No. 276978 2, Name of the invention Imaging device 3, Person making the amendment Relationship to the case Patent applicant address 3-30-2 Shimomaruko, Ota-ku, Tokyo Name (100)
) Canon Co., Ltd. Representative: Atsushi Kaku 3, Part 4, Agent address: 3-30-25 Shimomaruko, Ota-ku, Tokyo 146, Date of amendment order: April 30, 1985 (shipment date) 6. Subject of amendment: Particulars 7, Contents of amendment As per the engraving and attached sheet of the specification originally attached to the application (no change in content)

Claims (1)

【特許請求の範囲】 行及び列方向に配列された複数の光電変換素子からなる
光電変換装置、 光電変換装置の複数の行の信号を同時に読み出す制御手
段、 前記複数の行の信号を演算して輪郭補正信号を形成する
輪郭信号形成手段、を有する撮像装置。
[Scope of Claims] A photoelectric conversion device comprising a plurality of photoelectric conversion elements arranged in row and column directions, a control means for simultaneously reading out signals of a plurality of rows of the photoelectric conversion device, and a control means for calculating signals of the plurality of rows. An imaging device comprising a contour signal forming means for forming a contour correction signal.
JP59276978A 1984-12-28 1984-12-28 Image pickup device Granted JPS61157185A (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP59276978A JPS61157185A (en) 1984-12-28 1984-12-28 Image pickup device
GB8531768A GB2170675B (en) 1984-12-28 1985-12-24 Image sensing apparatus
CA498619A CA1270058C (en) 1984-12-28 1985-12-24 Image sensing apparatus
US06/813,240 US4731665A (en) 1984-12-28 1985-12-24 Image sensing apparatus with read-out of selected combinations of lines
DE19853546212 DE3546212A1 (en) 1984-12-28 1985-12-27 IMAGE DETECTION DEVICE
GB8729868A GB2200511B (en) 1984-12-28 1987-12-22 Image sensing apparatus
US07/167,958 US4816910A (en) 1984-12-28 1988-03-14 Image sensing apparatus
GB8911168A GB2215556B (en) 1984-12-28 1989-05-16 Image sensing apparatus
CA000615510A CA1278620C (en) 1984-12-28 1989-10-04 Image sensing apparatus
CA000615511A CA1278621C (en) 1984-12-28 1989-10-04 Image sensing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59276978A JPS61157185A (en) 1984-12-28 1984-12-28 Image pickup device

Publications (2)

Publication Number Publication Date
JPS61157185A true JPS61157185A (en) 1986-07-16
JPH0334715B2 JPH0334715B2 (en) 1991-05-23

Family

ID=17577059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59276978A Granted JPS61157185A (en) 1984-12-28 1984-12-28 Image pickup device

Country Status (2)

Country Link
JP (1) JPS61157185A (en)
CA (1) CA1278621C (en)

Also Published As

Publication number Publication date
JPH0334715B2 (en) 1991-05-23
CA1278621C (en) 1991-01-02

Similar Documents

Publication Publication Date Title
KR100637945B1 (en) Active pixel image sensor with shared amplifier read-out
EP0862219B1 (en) Active pixel sensor in which adjacent pixels share an integrated electrical element
JP4956084B2 (en) Photoelectric conversion device and imaging system using the same
US20070120991A1 (en) Photoelectric conversion device and gate voltage control method
EP0653881A2 (en) Solid-state image pickup device
JPS6161586B2 (en)
US7116367B2 (en) Solid-state image pickup apparatus having a reset transistor controlled by an output line
JPS5813079A (en) Image sensor
JPS614376A (en) Solid-state image pickup device
KR940008798B1 (en) Solid state imaging device having a defect relief system
JP3424360B2 (en) Solid-state imaging device
JPS61157185A (en) Image pickup device
Zarnowski et al. 1.5-FET-per-pixel standard CMOS active column sensor
JP3155877B2 (en) Solid-state imaging device and charge transfer method thereof
JP3697164B2 (en) Scanning circuit and imaging device using the same
JPS61157186A (en) Image pickup device
JP3579251B2 (en) Solid-state imaging device
JP3658401B2 (en) Solid-state imaging device and camera using the same
JPS61157187A (en) Image picking-up device
JP3053721B2 (en) Solid-state imaging device
JP4198047B2 (en) Photodetector, solid-state imaging device, and camera system
JPH0678218A (en) Solid-state image pickup device
JP3466660B2 (en) Solid-state imaging device
JP4054624B2 (en) Solid-state imaging device and signal readout method thereof
JPH02107076A (en) Solid-state image pickup device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees