JPS61157155A - Picture processing system - Google Patents

Picture processing system

Info

Publication number
JPS61157155A
JPS61157155A JP59276985A JP27698584A JPS61157155A JP S61157155 A JPS61157155 A JP S61157155A JP 59276985 A JP59276985 A JP 59276985A JP 27698584 A JP27698584 A JP 27698584A JP S61157155 A JPS61157155 A JP S61157155A
Authority
JP
Japan
Prior art keywords
image
ram55
picture
image information
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59276985A
Other languages
Japanese (ja)
Inventor
Katsunori Kato
勝則 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59276985A priority Critical patent/JPS61157155A/en
Publication of JPS61157155A publication Critical patent/JPS61157155A/en
Pending legal-status Critical Current

Links

Landscapes

  • Editing Of Facsimile Originals (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To make easy the process to determine a blank by adding the blank of an optional width with the number of prescribed bits as one unit to picture information, when the picture information is transmitted from the storing part of the picture data to the picture forming part. CONSTITUTION:The picture information for one line each is transferred in parallel of 16 bit unit from a RAM34 to a RAM55 of an input output interface circuit 37. At such a time, a starting address written to the RAM55 is set from a CPU32 to an initial setting register 57. By the set value, a counter 56 generates the address of a 16 bit word. When the transfer to the RAM55 is completed, the counter 56 is cleared and a transfer starting address 0 to form a picture is generated. The counter 56 successively counts up. The serially converted picture information is transferred to a high speed printer 3. In the address space of the RAM55 in the figure, a transfer starting address from the RAM34 is 61, 60 is a transfer starting address from the RAM55 to a printer 3, and 62 and 64 parts go to be the blank of the forming picture.

Description

【発明の詳細な説明】 本発明は画像情報を電気的に処理する画像処理システム
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image processing system that electrically processes image information.

従来画像情報に余白を付加する場合はシートへの記録動
作時にデータ出力に遅延をかけたりして付加していた。
Conventionally, margins have been added to image information by delaying data output during the recording operation on a sheet.

要するに最終段で付加するものが一般的でそれにより伝
送等において余分にデータを増やさないようにしていた
In short, it is generally added at the final stage to avoid adding unnecessary data during transmission, etc.

しかし画像の記録出力毎に余白を決定するプロセスを設
けることは、とくに多数の画像を処理するにはプロセス
が複雑化し、処理速度が低下する恐れがある。
However, providing a process for determining the margins for each recording output of an image may complicate the process, especially when processing a large number of images, and may reduce the processing speed.

本発明は以上の不都合を除去するものである。The present invention eliminates the above disadvantages.

以下図面を用いて本発明を更に詳細に説明する。The present invention will be explained in more detail below using the drawings.

第1図は本発明を適用した画像処理システムの外観接続
図である。1はシステム制御用のマイクロコンピュータ
、RAM、ROM等で構成される内部メモリ、フロッピ
ーディスクあるいはカートリッジディスク等で構成され
る外部メモリを備えた制御部(ワークスティジョンと呼
ぶ)である。
FIG. 1 is an external connection diagram of an image processing system to which the present invention is applied. Reference numeral 1 denotes a control section (referred to as a workstation) which includes a microcomputer for system control, an internal memory composed of RAM, ROM, etc., and an external memory composed of a floppy disk, a cartridge disk, etc.

2はディジタル複写機の入力部で原稿台に載置された原
稿の文書情報をCOD等の撮像素子によって電気信号化
する原稿リーグ、また、3はディジタル複写機の出力部
でレーザービームプリンタ等の電気信号化された情報に
基づき記録材上に像記録する高速プリンタである。4は
光ディスクあるいは光磁気ディスク等の記憶媒体を有し
、多量の画像情報の書込み及び読出し可能な画像ファイ
ルである。8はディジタル複写機の入力スキャナ(リー
グ)が光電的に読み取った画像情報、あるいはシステム
の制御情報等を表示するCRT装置である。11,12
,17.18は各入出力機器間を電気的に接続するケー
ブルである。また、20は制御部lに設けられたキーボ
ードであって、このキーボード20を操作することによ
りシステムの動作指令等を行なう、2Lはディジタル複
写機の操作指令を行なうための操作パネルであり、複写
枚数、複写倍率等の設定キーや複写開始を指示するコピ
ーキー25及び数値表示器等を有する。
2 is the input section of the digital copying machine, which converts the document information of the document placed on the manuscript table into an electrical signal using an image sensor such as a COD, and 3 is the output section of the digital copying machine, which converts the document information of the document placed on the manuscript table into an electrical signal. This is a high-speed printer that records images on a recording material based on information converted into electrical signals. 4 is an image file that has a storage medium such as an optical disk or a magneto-optical disk, and is capable of writing and reading a large amount of image information. Reference numeral 8 denotes a CRT device that displays image information photoelectrically read by an input scanner (league) of the digital copying machine, or system control information. 11,12
, 17 and 18 are cables that electrically connect each input/output device. Reference numeral 20 denotes a keyboard provided in the control unit l, and by operating this keyboard 20, commands for system operation are issued. Reference numeral 2L denotes an operation panel for issuing operation commands for the digital copying machine. It has setting keys for the number of copies, copy magnification, etc., a copy key 25 for instructing the start of copying, a numeric display, and the like.

第2図は第1図示の画像処理システムの回路構成を示す
ブロック図である。第1図と対応する各ブロックには第
1図と同じ番号を付けである。まず、制御部l内の各ブ
ロックを説明する。31はキーボードであって、第1図
示のキーボード20に対応し、操作者はこのキーボード
31にてシステムの操作命令を入力する。32はマイク
ロコンピュータ(例えばモトローラ社製68000)か
らなる中央処理部(CPU)である、33はリードオン
メモリROMであって、システム制御用プログラムが予
じめ書込まれており、CPU32はこのROM33に書
込まれたプログラムに従って制御動作する。34はラン
ダムアクセスメモリRAMであって、主にCPU32の
ワーキングメモリや各入出力部の間でやりとりされる画
像信号を記憶するページメモリとして用いられる。
FIG. 2 is a block diagram showing the circuit configuration of the image processing system shown in FIG. Each block corresponding to that in FIG. 1 is given the same number as in FIG. First, each block within the control section l will be explained. Reference numeral 31 denotes a keyboard, which corresponds to the keyboard 20 shown in the first diagram, through which the operator inputs system operation commands. 32 is a central processing unit (CPU) consisting of a microcomputer (for example, Motorola 68000); 33 is a read-on memory ROM in which a system control program is written in advance; The controller operates according to the program written in the controller. 34 is a random access memory RAM, which is mainly used as a working memory of the CPU 32 and a page memory for storing image signals exchanged between each input/output unit.

3・5はフロッピーディスクからなる外部メモリであっ
て、システムの制御プログラムや後述する画像ファイル
からの画像検索用のデータベース等が記憶される。36
は通信インターフェースであって、他の同様なシステム
あるいは端末機とローカルエリアネットワーク等の通信
回線を用い情報の授受を可能とするものである。37は
制御部1とディジタル複写機42との間における情報授
受を達成する入出力インターフェースである。38は画
像信号を所定のレートに従って間引き処理するビット抽
出回路である。39は画像ファイル4との情報授受のた
めの光デイスクインターフェース、40はCRT8との
情報授受のためのCRTインターフェースである。41
は16ビツトのバスであって、制御部l内の各ブロック
の信号転送が行なわれる。11,12,17.18は前
述の如く各入出力機器間を電気的に接続するケーブルで
あり、制御信号及び画像信号が伝送される。尚、ケーブ
ルの矢印は画像信号の流れを示す。また制御信号の流れ
はケーブルにおいて双方向性である0画像ファイル4及
びCRT8は各々ケーブル17.18により制御部1の
各インターフェース39.40に接続される。CRT8
には表示すべき画像情報を記憶する表示用RAM43が
設けられる。
Reference numerals 3 and 5 denote external memories consisting of floppy disks, in which system control programs and a database for image retrieval from image files, which will be described later, are stored. 36
is a communication interface that enables information to be exchanged with other similar systems or terminals using a communication line such as a local area network. 37 is an input/output interface that accomplishes information exchange between the control unit 1 and the digital copying machine 42. 38 is a bit extraction circuit that thins out the image signal according to a predetermined rate. 39 is an optical disk interface for exchanging information with the image file 4, and 40 is a CRT interface for exchanging information with the CRT 8. 41
is a 16-bit bus through which signals are transferred from each block within the control unit l. As mentioned above, 11, 12, 17, and 18 are cables that electrically connect each input/output device, and control signals and image signals are transmitted. Note that the arrows on the cables indicate the flow of image signals. The flow of control signals is also bidirectional in the cables. The image file 4 and the CRT 8 are each connected to each interface 39.40 of the control unit 1 by a cable 17.18. CRT8
A display RAM 43 is provided for storing image information to be displayed.

原稿リーダ2にて出力される画像信号はlライン毎に制
御部1の入出力インターフェース37に入力される。入
出力インターフェース37はシリアルに入力する画像信
号を16ビツト毎のパラレル信号に変換しバス41上に
出力する。バス41Eに出力された画像信号はRAM3
4の画像エリアに1ペ一ジ分順次入力される。このよう
にしてRAM34に記憶された画像信号は再びバス41
に出力され、通信インターフェース36を介して外部出
力されたり、光デイスクインターフェース39を介して
画像ファイル4に送られて光ディスクに書込まれたり、
また、入出力インターフェース37を介してプリンタ3
に伝送されることにより像形成される。
The image signal output from the document reader 2 is input to the input/output interface 37 of the control section 1 every l line. The input/output interface 37 converts the serially inputted image signal into a parallel signal of every 16 bits and outputs it onto the bus 41. The image signal output to bus 41E is stored in RAM3.
One page is sequentially input into the image area No. 4. The image signal stored in the RAM 34 in this way is transferred to the bus 41 again.
and output to the outside via the communication interface 36, or sent to the image file 4 via the optical disk interface 39 and written to an optical disk,
Also, the printer 3 via the input/output interface 37
An image is formed by transmitting the image to

また、画像ファイル4の光ディスクから読出した画像信
号は一担RAM34に書込まれた後、入出力インターフ
ェース37を介し、プリンタ3に伝送される。
Further, the image signal of the image file 4 read from the optical disk is written into the RAM 34 and then transmitted to the printer 3 via the input/output interface 37.

尚、原稿リーダ2からの画像信号は制御部1を介さずに
入出力インターフェース37かもプリンタ3に直接伝送
することもできる。即ち、単なるコピー動作を望む場合
等には画像ファイル4やCRT8を必要としないので、
制御部1を介さずに、例えば原稿リーダ2からの画像信
号を直接プリンタ3に供給し、リアルタイムなコピー動
作を実行するものである。このモードをパスモードと呼
ぶ。
Incidentally, the image signal from the document reader 2 can also be transmitted directly to the input/output interface 37 or the printer 3 without going through the control section 1. In other words, when a simple copy operation is desired, the image file 4 and CRT 8 are not required.
For example, an image signal from a document reader 2 is directly supplied to a printer 3 without going through the control section 1, and a real-time copying operation is executed. This mode is called pass mode.

以上の画像信号の伝送に係わる制御はキーボード31に
より操作者が入力した操作指令に従って、CPU32が
実行する。
The control related to the transmission of the image signal described above is executed by the CPU 32 in accordance with the operation command input by the operator using the keyboard 31.

次に画像情報の入力時における余白付加の方法について
述べる。第3図は原稿リーダ2の画像読取の方式を示す
図である0画像は主走査方向aに1列画素として読まれ
ていき、第4図のような画像情報として同期クロックと
同時に入出力インターフェース37へ転送される。この
ような主走査がくり返されて読み取りが副走査方向すへ
進んでいく、読み取る画素の大きさは主走査方向aの間
隔及び副走査方向すの列の間隔によって1/16mmX
 1/16m+sや1/8 mmX 1/8 +a++
+等に決められる。各画素の画像情報は第4図のように
シリアル信号として入出力インターフェース37へ転送
される。
Next, a method for adding margins when inputting image information will be described. FIG. 3 is a diagram showing the image reading method of the document reader 2. The 0 image is read as one row of pixels in the main scanning direction a, and as image information as shown in FIG. Transferred to 37. Such main scanning is repeated and reading progresses in the sub-scanning direction.The size of the pixel to be read is 1/16 mmX depending on the spacing in the main scanning direction a and the spacing between the rows in the sub-scanning direction.
1/16m+s or 1/8 mmX 1/8 +a++
It can be determined as + etc. The image information of each pixel is transferred to the input/output interface 37 as a serial signal as shown in FIG.

ff55図は入出力インターフェース37の画像情報転
送回路のブロック図である。原稿リーダ2からの画像情
報はケーブル11により入出力インターフェースに転送
される。51の5W−Eと52の5W−FがともにB側
へ接続されていると画像情報はケーブル12によって高
速プリンタへ直接転送されプリンタにて画像形成が行な
われる。このように5W−Eと5W−FがB側に接続さ
れていると通常の複写機の動作と同じ機能のパスモード
になる0画像情報をRAM34へ記憶、 する場合には
5W−EはA側へ接続される0画像情報はシリアル−パ
ラレル変換回路53へ転送されて、第4図の同期クロッ
クを用いてシリアルデータから16bitのパラレルデ
ータへ変換される。画像情報が16bitそろうとRA
M55へ格納される。RAM55の容量は主走査方向1
ライン分の容量である。16bitのデータを1ワード
として格納するためのアドレスはカウンタ56によって
生成される。カウンタ56は初期設定レジスタ57より
カウント開始アドレスを読み出し、そのアドレスより1
づつカウントアツプしてアドレスを生成していく、初期
設定レジスタ57の値は画像情報に付加したい余白の幅
によってCPU32から対応する値がセットされる。そ
の値はキーボード20によりプリセットすることができ
る。主走査方向1ライン分の画像情報がRAM55へ書
き込まれると、次に44を通してRAM34へ画像情報
の転送が開始される。この転送の開始時にはカウンタ5
6はクリアされて開始アドレスはOとなる。この画像入
力の開始アドレスとRAM34への画像情報の転送開始
アドレスの差の部分が余白部分となる。
ff55 is a block diagram of the image information transfer circuit of the input/output interface 37. Image information from the document reader 2 is transferred to the input/output interface via a cable 11. When 5W-E of 51 and 5W-F of 52 are both connected to the B side, image information is directly transferred to the high-speed printer via cable 12, and image formation is performed by the printer. When 5W-E and 5W-F are connected to the B side in this way, the pass mode has the same function as that of a normal copying machine. When storing 0 image information in the RAM 34, 5W-E is connected to the A side. The 0 image information connected to the side is transferred to the serial-parallel conversion circuit 53, and converted from serial data to 16-bit parallel data using the synchronous clock shown in FIG. RA when the image information is 16 bits
Stored in M55. The capacity of RAM55 is 1 in the main scanning direction.
This is the capacity for the line. The counter 56 generates an address for storing 16-bit data as one word. The counter 56 reads the count start address from the initial setting register 57, and starts from that address by 1.
The value of the initial setting register 57, which generates an address by counting up one by one, is set by the CPU 32 to a corresponding value depending on the width of the margin to be added to the image information. Its value can be preset via the keyboard 20. When one line of image information in the main scanning direction is written to the RAM 55, transfer of the image information to the RAM 34 via 44 is started. At the beginning of this transfer, the counter 5
6 is cleared and the starting address becomes O. The difference between the image input start address and the image information transfer start address to the RAM 34 becomes a blank space.

16bitll単位とする余白量が決まる。16ペルの
解像度であれば1mm単位の任意の余白量がセットでき
る。
The amount of margin in units of 16 bitlls is determined. With a resolution of 16 pels, you can set an arbitrary amount of margin in units of 1 mm.

第6図がRAM55のアドレス空間を模式的に表わした
ものである。61は原稿リーダ2からの画像情報の入力
開始アドレスである。60はRAM55からRAM34
への転送開始アドレス0である。63は原稿リーダ2か
ら送られてくる実質の画像情報であり、65はRAM3
4へ転送される情報量である。モして62と64が画像
情報に付加される余白となる。ここで画像情報を入力す
る前にRAM55はすべて白の状態にクリアされる必要
がある。このようにして62と64の部分が画像情報に
付加された余白となる。以上のようにして原稿リーダ2
からRAM34へ画像情報を転送する間に巾方向の余白
を付加することが可能になる。
FIG. 6 schematically shows the address space of the RAM 55. Reference numeral 61 indicates an input start address of image information from the document reader 2. 60 is RAM55 to RAM34
The transfer start address is 0. 63 is the actual image information sent from the document reader 2, and 65 is the RAM 3
This is the amount of information transferred to 4. 62 and 64 are margins added to the image information. Before inputting the image information, the RAM 55 must be cleared to all white. In this way, portions 62 and 64 become blank spaces added to the image information. In the above manner, the document reader 2
It becomes possible to add margins in the width direction while transferring the image information from the image information to the RAM 34.

次にRAM34の中の画像情報に余白を付加してプリン
ト等の画像形成する方法について述べる。RAM34か
らRAM55へ44を通して主走査方向1947分づつ
の画像情報を16bit単位のパラレル転送する。この
ときRAM55への書き込みの開始アドレスはCPU3
2から58を介して初期設定レジスタ57へ設定してお
く。
Next, a method of adding margins to the image information in the RAM 34 and forming an image such as a print will be described. Image information for 1947 minutes in the main scanning direction is transferred in parallel in units of 16 bits from the RAM 34 to the RAM 55 through the RAM 44. At this time, the start address for writing to the RAM 55 is CPU3.
2 to 58 to the initial setting register 57.

この設定イ直からカウンタ56は1づつカウントアツプ
してし1き16bitlワードのアドレスを生成する。
Immediately after this setting, the counter 56 counts up by 1 and generates an address of 1 and 16 bit words.

RAM55へ主走査方向1列分の画像情報の転送が終了
すると、カウンタ56はクリアされて、画像形成のため
の転送開始アドレスOが生成される。カウンタ56は順
次カウントアツプされてlワードづつパラレル−シリア
ル変換回路54へ転送されて、シリアルデータに変換さ
れる。シリアルデータに変換された画像情報は12を通
して高速プリンタ3へ転送されて画像形成なされる。第
6図のRAM55のアドレス空間で説明すると、RAM
34からRAM55の転送の開始アドレスは61であり
、63が転送される画像情報量である。60がRAM5
5から高速プリンタ3へ転送される情報の転送開始アド
レスであり65が高速プリンタ3へ転送される画像情報
量である。モして62と64の部分が画像形成において
余白となる0以上のようにして画像形成において任意の
余白の付加が可能となる。
When the transfer of image information for one column in the main scanning direction to the RAM 55 is completed, the counter 56 is cleared and a transfer start address O for image formation is generated. The counter 56 sequentially counts up the data and transfers it one word at a time to the parallel-serial conversion circuit 54, where it is converted into serial data. The image information converted into serial data is transferred to the high-speed printer 3 through 12 to form an image. To explain using the address space of the RAM 55 in FIG.
The start address for transfer from 34 to RAM 55 is 61, and 63 is the amount of image information to be transferred. 60 is RAM5
5 is the transfer start address of the information transferred to the high-speed printer 3, and 65 is the amount of image information transferred to the high-speed printer 3. Furthermore, by making the portions 62 and 64 a margin of 0 or more, it is possible to add an arbitrary margin during image formation.

第6図にて余白量62.64が均等になるよう自動的に
61のアドレス設定をすべくレジスタ52をプリセット
することも可能で、その値はCPU32によりリーダの
1ラインのデータ量とメモリ55の容量から演算して求
められる。
It is also possible to preset the register 52 to automatically set the address 61 so that the margin amount 62.64 in FIG. It is calculated from the capacity of

前記実施例中において画像情報転送の前にRAM55の
内容を全て白としたので画像形成した際には余白として
付加されるが、RAM55の内容を全て黒とすれば余白
となっていた部分を黒とすることができる。又、事前に
RAM55のあるアドレスを黒にすると11巾の縦の直
線等を画像に付加することも可能となる。
In the above embodiment, the contents of the RAM 55 are all made white before the image information is transferred, so when the image is formed, it is added as a margin, but if the contents of the RAM 55 are all black, the portion that was the margin will be made black. It can be done. Furthermore, if a certain address in the RAM 55 is made black in advance, it becomes possible to add an 11-width vertical straight line or the like to the image.

以上16bitを1単位としたが8 bitを1単位と
することもでき、解像度と所定関係を有するbit数を
基準に余白量を決定することで、マイコン等による処理
システムに良く高速対応ができる。
Although 16 bits are used as one unit in the above, 8 bits can also be used as one unit, and by determining the amount of blank space based on the number of bits having a predetermined relationship with the resolution, it is possible to cope with a processing system using a microcomputer or the like at high speed.

又RAM34の格納イメージを余白を有した状態で通信
インターフェース36を介して通信伝送したり、ファイ
ル4やCRT8に転送することもできる。
Further, the image stored in the RAM 34 can be transmitted with a margin through the communication interface 36, or can be transferred to the file 4 or the CRT 8.

以りのように画像情報を入力し、記憶したり、記憶情報
を読出して画像形成する画像処理システムにおいて画像
入力時に必要な余白を付加して記憶したり出力時におい
て必要な余白を付加することが可能となる。
In an image processing system that inputs image information and stores it, or reads stored information and forms an image as described above, necessary margins are added and stored when inputting an image, and necessary margins are added when outputting. becomes possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用した画像処理システムの外観接続
図、第2図は画像処理システムの回路構成を示すブロッ
ク図、第3図は画像読取装置の読取方式を示す図、第4
図は画像情報と同期クロックのタイミングチャート、第
5図は画像情報転送回路のブロック図、第6図はRAM
のアドレ゛ ス空間の模式図であり、1ぽ制御部、2は
原稿リーグ、3は高速プリンタ、4は画像ファイルであ
る。
FIG. 1 is an external connection diagram of an image processing system to which the present invention is applied, FIG. 2 is a block diagram showing the circuit configuration of the image processing system, FIG. 3 is a diagram showing the reading method of the image reading device, and FIG.
The figure is a timing chart of image information and synchronization clock, Figure 5 is a block diagram of the image information transfer circuit, and Figure 6 is a RAM
This is a schematic diagram of the address space of 1, where 1 is a control unit, 2 is a manuscript league, 3 is a high-speed printer, and 4 is an image file.

Claims (1)

【特許請求の範囲】[Claims] 複数の画像データを格納した格納部から画像形成部へ画
像情報を伝送する際、画像情報に所定ビット数を1単位
とする任意幅の余白を付加することを特徴とする画像処
理システム。
An image processing system characterized in that when image information is transmitted from a storage unit storing a plurality of image data to an image forming unit, a margin of an arbitrary width is added to the image information with a predetermined number of bits as one unit.
JP59276985A 1984-12-28 1984-12-28 Picture processing system Pending JPS61157155A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59276985A JPS61157155A (en) 1984-12-28 1984-12-28 Picture processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59276985A JPS61157155A (en) 1984-12-28 1984-12-28 Picture processing system

Publications (1)

Publication Number Publication Date
JPS61157155A true JPS61157155A (en) 1986-07-16

Family

ID=17577159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59276985A Pending JPS61157155A (en) 1984-12-28 1984-12-28 Picture processing system

Country Status (1)

Country Link
JP (1) JPS61157155A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436460A (en) * 1987-07-31 1989-02-07 Nec Corp Image processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436460A (en) * 1987-07-31 1989-02-07 Nec Corp Image processing system

Similar Documents

Publication Publication Date Title
JPS61157155A (en) Picture processing system
JPS61157153A (en) Picture processing system
JPH08110886A (en) Dma controller and facsimile equipment
JP2815833B2 (en) Band buffering type image output device
US6980701B1 (en) Image processing method and apparatus capable of rotating and reversing an input image
JPS61227475A (en) Picture processor
US5615310A (en) Circuit for resolution matching
JPS62173526A (en) Page buffer control system
JP3149178B2 (en) Information recording output method
JPH11348358A (en) Image formation apparatus
JP2579985B2 (en) Image communication device
US5408635A (en) Method of controlling data output by direct memory access
JPH0771181B2 (en) Recording method
JPS61157154A (en) Picture processing system
JP3461623B2 (en) DMA controller for facsimile machine
JP2993377B2 (en) Printing equipment
JP2537830B2 (en) Image processing device
JP2614251B2 (en) Printer print control method
JP3006956B2 (en) Printing equipment
JPH04336759A (en) Facsimile equipment
JPH06202822A (en) Device and method for transferring data
JPS60247373A (en) Picture processing system
JPS61224566A (en) Picture processor
JP2000203103A (en) Image data processor for printer
JPS6297473A (en) Image processor