JPS6115476B2 - - Google Patents

Info

Publication number
JPS6115476B2
JPS6115476B2 JP54133310A JP13331079A JPS6115476B2 JP S6115476 B2 JPS6115476 B2 JP S6115476B2 JP 54133310 A JP54133310 A JP 54133310A JP 13331079 A JP13331079 A JP 13331079A JP S6115476 B2 JPS6115476 B2 JP S6115476B2
Authority
JP
Japan
Prior art keywords
level
output
slice
levels
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54133310A
Other languages
Japanese (ja)
Other versions
JPS5657176A (en
Inventor
Masahiro Oikawa
Tsugio Takahashi
Hidenori Sato
Tsuneo Hirose
Tadao Sendai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13331079A priority Critical patent/JPS5657176A/en
Publication of JPS5657176A publication Critical patent/JPS5657176A/en
Publication of JPS6115476B2 publication Critical patent/JPS6115476B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Conveying Record Carriers (AREA)
  • Character Input (AREA)

Description

【発明の詳細な説明】 本発明は、紙葉制御回路に関し、特に電子計算
機の周辺装置として用いられる光学文字読取機お
よびマーク・シート読取機等の紙葉制御回路に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a paper sheet control circuit, and more particularly to a paper sheet control circuit for optical character readers, mark sheet readers, etc. used as peripheral devices of electronic computers.

光学文字読取機(以下OCRと記す)またはマ
ーク・シート読取機等には給紙機構が設けられ、
紙葉の束から1枚ずつ紙葉を取出して読取り位置
に給送する。その場合、給送経路に紙葉が給送さ
れているか否かを検出し、これを制御するため紙
葉制御回路が設けられている。
Optical character readers (hereinafter referred to as OCR) or mark/sheet readers are equipped with a paper feeding mechanism.
Paper sheets are taken out one by one from a bundle of paper sheets and fed to a reading position. In this case, a paper sheet control circuit is provided to detect whether or not a paper sheet is being fed to the feeding path and to control this.

従来より、紙葉制御回路には、第1図に示すよ
うな光検出器が使用され、光源(発光ダイオード
やタングステン・ランプ等)3と光電変換素子
(ソーラ・セルやホト・トランジスタ等)1とを
対向させて、その間に紙葉4を通過させる。
Conventionally, a photodetector as shown in Fig. 1 has been used in a paper sheet control circuit, which includes a light source (light emitting diode, tungsten lamp, etc.) 3 and a photoelectric conversion element (solar cell, phototransistor, etc.) 1. are made to face each other, and the paper sheet 4 is passed between them.

光源3からの光が紙葉4を透過して光電変換素
子1に達すると、透過光量に比例した電気信号に
変換されて増幅器2で増幅された後、第2図aに
示すように、比較器12によりあらかじめ設定さ
れたスライス・レベルでデイジタル化される。こ
のように、従来、スライス・レベルの設定方法と
しては、第2図aに示すように、増幅器2の外部
に可変抵抗器VR1を設けるか、あるいはさらに
比較器12の基準電源側に可変抵抗器VR2を設
けて、これらの可変抵抗器VR1,VR2をあらか
じめ調整することにより設定するか、または増幅
器2自体の利得を変えるとともに、可変抵抗器
VR2を調整することにより設定する。演算増幅
器2′を用いる場合には、第2図bに示すよう
に、可変抵抗器VR3を調整することにより、ス
ライス・レベルを設定する。
When the light from the light source 3 passes through the sheet of paper 4 and reaches the photoelectric conversion element 1, it is converted into an electric signal proportional to the amount of transmitted light and amplified by the amplifier 2. Then, as shown in FIG. The signal is digitized by the unit 12 at a preset slice level. As shown in FIG. 2a, the conventional method for setting the slice level is to provide a variable resistor VR1 outside the amplifier 2, or to add a variable resistor VR1 to the reference power supply side of the comparator 12. VR2 is provided and these variable resistors VR1 and VR2 are set by adjusting them in advance, or the gain of the amplifier 2 itself is changed and the variable resistor VR2 is set.
Set by adjusting VR2. When using the operational amplifier 2', the slice level is set by adjusting the variable resistor VR3, as shown in FIG. 2b.

これは、光源3の明るさのバラツキ、光電変換
素子1の感度のバラツキ、および光源3と光電変
換素子1の距離のバラツキ等により、光電変換素
子1の出力が大幅に変動するため、それに応じて
スライス・レベルを人為的に設定する必要がある
からである。
This is because the output of the photoelectric conversion element 1 fluctuates significantly due to variations in the brightness of the light source 3, variations in the sensitivity of the photoelectric conversion element 1, variations in the distance between the light source 3 and the photoelectric conversion element 1, etc. This is because it is necessary to artificially set the slice level.

このように、従来においては、スライス・レベ
ルを調整できるようにするため、可変抵抗器を使
用せざるを得なという問題点がある。すなわち、
可変抵抗器を取付けてスライス・レベルまたは増
幅器利得を装置ごとに人為的に調整するため、測
定器の精度や調整者の設定誤差等により、最適な
スライス・レベルの設定が期待できない。
As described above, the conventional method has a problem in that a variable resistor must be used in order to adjust the slice level. That is,
Since the slice level or amplifier gain is artificially adjusted for each device by attaching a variable resistor, it is not possible to set the optimal slice level due to the accuracy of the measuring device, the setting error of the adjuster, etc.

また、装置の周囲温度の変化や、紙葉の繊維屑
等の付着による経時変化等によつても、最適なス
ライス・レベルは維持し難い。
Furthermore, it is difficult to maintain the optimum slicing level due to changes in the ambient temperature of the device, changes over time due to adhesion of paper waste, etc., and the like.

さらに、可変抵抗器の故障率が高く、光検出回
路の信頼性向上の隘路の1つになつている。
Furthermore, the failure rate of variable resistors is high, which is one of the bottlenecks in improving the reliability of photodetector circuits.

そこで、本発明者は、先に、装置の使用開始に
先立ち適切なスライス・レベルを自動的に設定
し、一度設定した後は長期間安定な動作を維持で
きる第3図、第4図に示すような紙葉制御回路を
提案した(特願昭54−46462号(特開昭55−
138182号)明細書参照)。すなわち、第4図に示
すように、フリツプ・フロツプ5,6,7はセツ
上状態のとき一定電圧を出力し、リセツト状態の
ときOVを出力するとともに、抵抗器R1,R2,R3
と演算増幅器11が加算回路が構成して、抵抗器
R1,R2,R3によりそれぞれ1,2,4の重みを
有する電流値を選択して演算増幅器11で加算す
る。第3図a,bは、それぞれ光源3の点灯電圧
Lが低下した場合と、上昇された場合の増幅器
2の出力と等間隔レベルSL0〜SL7との関係を示
すものであり、低い方のレベルLD(a),LD(b)が
光電変換素子1と光源3の間に紙葉4が存在する
とき、高い方のレベルLB(a),LB(b)が紙葉4が
存在しないときの増幅器2の出力OUT1の直流
出力電圧レベルをそれぞれ表わしている。
Therefore, the inventor of the present invention automatically sets an appropriate slice level before starting to use the device, and once set, stable operation can be maintained for a long period of time as shown in FIGS. 3 and 4. proposed a paper sheet control circuit (Japanese Patent Application No. 46462/1983
No. 138182) (see specification). That is, as shown in FIG. 4, flip-flops 5, 6, and 7 output a constant voltage when in the set state, and output OV when in the reset state, and the resistors R 1 , R 2 , and R 3
The operational amplifier 11 constitutes an adder circuit, and the resistor
Current values having weights of 1, 2 , and 4 are selected by R 1 , R 2 , and R 3 , respectively, and added by the operational amplifier 11 . Figures 3a and 3b show the relationship between the output of the amplifier 2 and equally spaced levels SL 0 to SL 7 when the lighting voltage V L of the light source 3 is lowered and raised, respectively. When the paper leaf 4 exists between the photoelectric conversion element 1 and the light source 3, the higher levels L B (a) and L B ( b ) The DC output voltage level of the output OUT1 of the amplifier 2 when the leaf 4 is not present is shown, respectively.

第4図のフリツプ・フロツプ5のみがセツトさ
れたときには、第3図a,bのSL1の出力を、フ
リツプ・フロツプ6のみがセツトされたときに
は、SL2の出力を、フリツプ・フロツプ7のみが
セツトされたときには、SLの出力をそれぞれ与
える。また、コンパレータ12は、演算増幅器1
1の出力SL(n)と増幅器2の出力OUT1の大小を
比較し、その結果を出力するもので、いま第3図
のレベルLB(a)がスライス・レベルSL3とSL4の間
にあるとき、レベルSL3より1レベル少いレベル
SL2をスライス・レベルにセツトするのである。
When only flip-flop 5 in FIG. 4 is set, the output of SL 1 in FIGS. 3a and b is set; when only flip-flop 6 is set, the output of SL 2 is set; When set, give the output of SL respectively. Further, the comparator 12 is connected to the operational amplifier 1
It compares the output SL(n) of amplifier 1 with the output OUT1 of amplifier 2 and outputs the result, and now level L B (a) in Fig. 3 is between slice levels SL 3 and SL 4 . At some point, the level is one level less than level SL 3 .
Set SL 2 to slice level.

このように、第4図のレベル設定回路では、複
数個のスライス・レベルを等間隔に発生している
が、第3図aのように、増幅器2の出力レベルが
小さいときには、スライス・レベルの間隔が広い
と、スライス・レベルの設定が困難となる。した
がつて、間隔を狭くしなければならず、スライ
ス・レベル発生レベルの部品が増加し、信頼性の
低下する。一方、第3図bのように、増幅器2の
出力レベルが大きいときには、スライス・レベル
の間隔が広くても、レベルLB(b)とLD(b)の間に
は何本かのスライス・レベルが存在するので、簡
単にスライス・レベルに設定することができる。
In this way, the level setting circuit shown in Fig. 4 generates a plurality of slice levels at equal intervals, but when the output level of the amplifier 2 is small as shown in Fig. 3a, the slice level Wide spacing makes it difficult to set the slice level. Therefore, the spacing must be narrowed, the number of slice-level components increases, and reliability decreases. On the other hand, as shown in FIG. 3b, when the output level of amplifier 2 is high, even if the interval between slice levels is wide, there are several slices between levels L B (b) and L D (b). - Since there are levels, you can easily set the slice level.

光源3の明るさにはバラツキがあり、また時間
の経過とともに明るさが低下してくるので、第4
図の回路では、最初からスライス・レベルの間隔
を細くする必要があり、レベル数の増加に伴つて
部品点数は増大する。
There are variations in the brightness of light source 3, and the brightness decreases over time, so
In the circuit shown in the figure, it is necessary to narrow the interval between slice levels from the beginning, and the number of parts increases as the number of levels increases.

本発明の目的は、このような従来の欠点を解消
するため、紙葉検出器の出力レベルに大きなバラ
ツキがあつても、レベル数を増加することなく、
スライス・レベルを設定することができ、しかも
装置の使用開始に先立ち適切なスライス・を設定
することができる紙葉制御回路を提供することに
ある。
The purpose of the present invention is to eliminate such conventional drawbacks, and to do so without increasing the number of levels even if there are large variations in the output level of the paper sheet detector.
It is an object of the present invention to provide a sheet control circuit capable of setting a slice level and furthermore, capable of setting an appropriate slice level prior to the start of use of the device.

本発明の紙葉制御回路は、増幅器出力レベルを
検出するための非線形の複数レベルを発生する手
段およびこれらの非線形のレベルと増幅器出力レ
ベルとを比較するコンパレータを設け、コンパレ
ータ出力により紙葉が存在しないときのピーク・
レベルを検出し、これからあらかじめ定められた
値だけ差引いたレベルをスライス・レベルとして
設定することを特徴としている。
The paper sheet control circuit of the present invention includes a means for generating a plurality of nonlinear levels for detecting an amplifier output level and a comparator for comparing these nonlinear levels with the amplifier output level, and detects the presence of a paper sheet by the output of the comparator. Peak when not
It is characterized by detecting the level, subtracting a predetermined value from the level, and setting the level as the slice level.

以下、本発明の実施例を、図面により説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

第5図は、本発明により発生するスライス・レ
ベルの説明図、第6図は本発明のスライス・レベ
ル設定回路のブロツク図である。
FIG. 5 is an explanatory diagram of slice levels generated according to the present invention, and FIG. 6 is a block diagram of a slice level setting circuit according to the present invention.

第5図a,bに示すように、本発明では、非線
形のスライス・レベル、つまり低レベルから高レ
ベルに向つて狭い間隔から順次広い間隔で複数の
スライス・レベルを発生するので、紙葉が存在す
るときと、存在しないときの増幅器2の出力レベ
ル差が小さい場合でも、スライス・レベルを簡単
に設定でき、しかも少いレベル数で適切なレベル
を設定できる。
As shown in FIGS. 5a and 5b, in the present invention, a plurality of slice levels are generated in a non-linear manner, that is, from a low level to a high level at successively narrow intervals to wide intervals, so that the paper sheet is Even if the difference in the output level of the amplifier 2 when it is present and when it is not present is small, the slice level can be easily set, and an appropriate level can be set with a small number of levels.

第5図a,bにおいて、LB(a),LB(b)は紙葉
4が存在しないとき、つまり光源3の光が直接光
電変換素子1に入射するときの増幅器2の出力
OUT1の直流出力電圧レベルを表わし、またLD
(a),LD(b)は光源3から光電変換素子1に向う光
が紙葉4により遮光され、透過光の一部のみが光
電変換素子1に入射するときの増幅器2の出力
OUT1の直流出力電圧レベルを表わしている。
In FIGS. 5a and 5b, L B (a) and L B (b) are the outputs of the amplifier 2 when the paper sheet 4 is not present, that is, when the light from the light source 3 directly enters the photoelectric conversion element 1.
It represents the DC output voltage level of OUT1, and also L D
(a) and L D (b) are the outputs of the amplifier 2 when the light from the light source 3 towards the photoelectric conversion element 1 is blocked by the sheet of paper 4 and only a part of the transmitted light enters the photoelectric conversion element 1.
It represents the DC output voltage level of OUT1.

第6図においては、第4図と同じように、フリ
ツプ・フロツプ5,6,7と抵抗器R1〜R5と演
算増幅器11とコンパレータ12を設ける他に、
ROM(リード・オンリ・メモリ)8を挿入して
フリツプ・フロツプ5,6,7で設定したレベル
により1,2,4,8,16の重みを有する電流
値を選択して、演算増幅器11で加算した後、コ
ンパレータ12で増幅器2の出力OUT1と比較
する。
In FIG. 6, in addition to providing flip-flops 5, 6, 7, resistors R1 to R5 , an operational amplifier 11, and a comparator 12, as in FIG.
A ROM (read only memory) 8 is inserted and current values having weights of 1, 2, 4, 8, and 16 are selected according to the levels set by flip-flops 5, 6, and 7, and the operational amplifier 11 selects current values with weights of 1, 2, 4, 8, and 16. After the addition, the comparator 12 compares it with the output OUT1 of the amplifier 2.

すなわち、フリツプ・フロツプ5,6,7の各
出力x,yzは、セツト状態のときには電圧VF1
を出力し、リセツト状態のときには電圧VF0
(≒OV)を出力する。また、ROM8と抵抗器R1
〜R5と演算増幅器11とが組合されて、加算回
路を構成している。また、コンパレータ12は、
演算増幅器12の出力SL(n)と増幅器2の出力
OUT1との直流電位の大小を比較し、SL(n)<
0OUT1のときには「H」レベルの出力OUT2
を、逆にSL(n)>OUT1のときには「L」レベル
の出力OUT2を与える。
That is, each output x, yz of the flip-flops 5, 6, 7 has a voltage V F1 in the set state.
When in the reset state, the voltage V F0 is output.
(≒OV) is output. Also, ROM8 and resistor R1
~ R5 and the operational amplifier 11 are combined to form an adder circuit. Further, the comparator 12 is
Output SL(n) of operational amplifier 12 and output of amplifier 2
Compare the magnitude of the DC potential with OUT1 and find SL(n)<
When 0OUT1, “H” level output OUT2
Conversely, when SL(n)>OUT1, an "L" level output OUT2 is given.

ROM8は、フリツプ・フロツプ5,6,7の
出力x,y,zの状態により、第5図のSL0
SL7に示すような非線形出力を0〜0に与え
る変換定数を記憶している。
The ROM 8 changes from SL 0 to SL 0 in FIG.
Conversion constants that give nonlinear outputs as shown in SL 7 to 0 1 to 0 5 are stored.

第7図は、第6図の制御回路真理値とROMテ
ーブルを示す図である。
FIG. 7 is a diagram showing the control circuit truth value and ROM table of FIG. 6.

第7図において、フリツプ・フロツプFF5,
6,7の状態(「0」はリセツト状態、「1」はセ
ツト状態5の組合せにより、スライス・レベル
SL0〜SL7が決定されて、ROM8に入力する。
ROM8では、入力したスライス・レベルSL0
SL7に対応した出力0〜0を第7図に示すよ
うに選択し、(「0」は非選択、「1」は選択)、演
算増幅器11の出力SL(n)に1〜29の非線形な間
隔を有するレベルを与える。第7図から明らかな
ように、0〜0は6,8,4,2,1の重み
を有しており、それらの組合せにより非線形なレ
ベルを発生する。
In FIG. 7, flip-flop FF5,
The slice level is set by the combination of states 6 and 7 (“0” is the reset state and “1” is the set state 5).
SL 0 to SL 7 are determined and input to ROM8.
In ROM8, the input slice level SL 0 ~
Outputs 0 1 to 0 5 corresponding to SL 7 are selected as shown in FIG. gives levels with nonlinear spacing of . As is clear from FIG. 7, 0 1 to 0 5 have weights of 6, 8, 4, 2, and 1, and their combination generates a nonlinear level.

演算増幅器11の出力SL(n)は、一般に次式で
近似できるので、下記のように抵抗器R1〜R5
関係を設定すればよい。
Since the output SL(n) of the operational amplifier 11 can generally be approximated by the following equation, the relationship between the resistors R 1 to R 5 may be set as shown below.

SL(n)=−R/RV01−R/RV02−R/R
V03−R/RV04 −R/RV05 …(1) なお、V01〜V05は、ROM8の出力0〜0
電圧値、Rfは演増幅器11の帰還抵抗である。
SL ( n)=- Rf / R1V01 - Rf / R2V02 - Rf /R
3
V 03 −R f /R 4 V 04 −R f /R 5 V 05 …(1) In addition, V 01 to V 05 are the voltage values of the outputs 0 1 to 0 5 of the ROM 8, and R f is the voltage value of the operational amplifier 11. is the feedback resistance of

R1=2×R2=4×R3=8×R4=16×R5 ……(2) いま、第6図のコンパレータ12の入力OUT
1に第5図aの波形が入力した場合、紙葉4が存
在するときの透過レベルLD(a)に対して、演算増
幅器11の出力SL(n)がSL0のとき、コンパレー
タ12の出力OUT2はSL(n)<OUT1のため
「H」レベルとなり、またSL(n)がSL1のとき、コ
ンパレータ12の出力OUT2はSL(n)>OUT1
のため「L」レベルとなる。すなわち、LD(a)
は、スライス・レベルSL0とSL1の間にあること
が、フリツプ・フロツプ5,6,7のセツト状態
を変えて、コンパレータ12の出力OUT2のレ
ベルを観測することにより判断できる。
R 1 = 2 x R 2 = 4 x R 3 = 8 x R 4 = 16 x R 5 ...(2) Now, the input OUT of the comparator 12 in Fig. 6
When the waveform of FIG . Output OUT2 becomes "H" level because SL(n)<OUT1, and when SL(n) is SL 1 , output OUT2 of comparator 12 becomes SL(n)>OUT1.
Therefore, it becomes "L" level. That is, L D (a)
is between the slice levels SL0 and SL1 by changing the set states of the flip-flops 5, 6, and 7 and observing the level of the output OUT2 of the comparator 12.

全く同じようにして、第5図aのレベルLB(a)
が、スライス・レベルSL4とSL5の間にあること
も判断できる。
In exactly the same way, level L B (a) in Figure 5a
is between slice levels SL 4 and SL 5 .

いま、LB(a)がスライス・レベルSL4とSL5の間
にあるとき、SL4をLB(a)のピーク・レベルと呼
ぶことにすると、LB(a)のピーク・レベルより1
レベル少ないレベル、つまりSL3にセツトしてお
けば、コンパレータ12の出力OUT2のレベル
が「H」,「L」のいずれかによりLD(a)かLB(a)
かを判別できる。すなわち、コンパレータ12の
出力OUT2が「L」レベルのとき、コンパレー
タ12の入力OUT1、つまり増幅器2の出力
OUT1が第5図aのLD(a)であることを示し、コ
ンパレータ12の出力OUT2が「H」レベルの
とき、コンパレータ12の入力OUT1は第5図
aのLB(a)であることを示している。
Now, when L B (a) is between slice levels SL 4 and SL 5 , if we call SL 4 the peak level of LB (a), it is 1 higher than the peak level of LB (a).
If the level is set to a lower level, that is, SL 3 , the level of the output OUT2 of the comparator 12 will be LD(a) or LB (a) depending on whether it is "H" or "L".
It is possible to determine whether That is, when the output OUT2 of the comparator 12 is at "L" level, the input OUT1 of the comparator 12, that is, the output of the amplifier 2
Indicates that OUT1 is L D (a) in Figure 5a, and when output OUT2 of comparator 12 is at "H" level, input OUT1 of comparator 12 is L B (a) in Figure 5a. It shows.

同じことが、第5図bの波形に対しても成立す
る。すなわち、LB(b)のピKgク・レベルはスライ
ス・レベルSL6であるから、これより1レベル少
いSL5にセツトしておけば、コンパレータ12の
出力OUT2のレベルが「H」または「L」とな
り、コンパレータ12の入力OUT1がLD(b)また
はLB(b)のいずれかであることを判別することが
できる。すなわち、第1図において、光電変換素
子1と光源3の間に紙葉4が存在しないとき、増
幅器2の出力OUT1のピーク・レベルを第6図
のフリツプ・フロツプ5,6,7のセツト状態の
組合せを変えることにより検知し、ピーク・レベ
ルからあらかじめ定められた値だけ少いスライ
ス・レベルをセツトしておくことによつて、第1
図の紙葉4の有無を検知することが可能となる。
The same holds true for the waveform of FIG. 5b. That is, since the peak level of L B (b) is the slice level SL 6 , if it is set to SL 5 , which is one level less than this, the level of the output OUT2 of the comparator 12 will be "H" or It becomes "L", and it can be determined that the input OUT1 of the comparator 12 is either L D (b) or L B (b). That is, in FIG. 1, when there is no paper sheet 4 between the photoelectric conversion element 1 and the light source 3, the peak level of the output OUT1 of the amplifier 2 is set to the set state of the flip-flops 5, 6, and 7 in FIG. The first slice level is detected by changing the combination of the peak level and a predetermined value lower than the peak level.
It becomes possible to detect the presence or absence of the paper sheet 4 shown in the figure.

なお、第6図において、フリツプ・フロツプ
5,6,7のセツト、リセツトは、光学文字読取
機の制御に使用されるマイクロ・コンピユータお
よびその制御プログラムにより行えば、簡単な手
順で実現できる。
In FIG. 6, setting and resetting of the flip-flops 5, 6, and 7 can be accomplished by a simple procedure by using a microcomputer used to control the optical character reader and its control program.

第8図は、第6図のフリツプ・フロツプ5,
6,7を3ビツトのバイナリ・カウンタにして制
御する場合のフロー.チヤートである。
FIG. 8 shows the flip-flop 5 of FIG.
Flow when controlling by using 6 and 7 as 3-bit binary counters. It's a chat.

第8図において、スタートSTAは、例えば光
学文字読取機の電源投入時であり、またエンド
ENDは電源投入後、数秒間経過後にスライス・
レベルのセツトが完了した状態を示している。
In Figure 8, the start STA is, for example, when the optical character reader is powered on, and the start STA is
END starts slicing after a few seconds after the power is turned on.
Indicates that level setting has been completed.

先ず、ステツプ15で3ビツト、バイナリ・カ
ウンタCTRをリセツトし(RST)、ステツプ16
で3ビツト・バイナリ・カウンタCTRをn=1
にセツトする(SET)。ステツプ17で、コンパ
レータ12の出力OUT2がロー・レベルLであ
るか否かを判別し、ハイ・レベルHのときにはス
テツプ18で3ビツト・バイナリ・カウンタ
CTRの値をn+1にセツトして、再びステツプ
17でコンパレータ12の出力OUT2がロー・
レベルLであるか否かを判別し、ロー・レベルL
になるまでnを1レベルずつ上げていく。そし
て、コンパレータ12の出力OUT2が始めてロ
ー・レベルLになつたとき、ステツプ19でバイ
ナリ・カウンタCTRをあらかじめ定められた値
だけ差引いたレベル、すなわちここでは2レベル
だけ低いn−2にセツトして、終了ENDとな
る。
First, in step 15, the 3-bit binary counter CTR is reset (RST), and then in step 16
Set the 3-bit binary counter CTR to n=1.
(SET). In step 17, it is determined whether the output OUT2 of the comparator 12 is at the low level L, and if it is at the high level H, the 3-bit binary counter is
The value of CTR is set to n+1, and the output OUT2 of the comparator 12 goes low again in step 17.
Determine whether the level is L or not, and set the low level L
Increase n one level at a time until . Then, when the output OUT2 of the comparator 12 becomes low level L for the first time, in step 19, the binary counter CTR is set to a level subtracted by a predetermined value, that is, n-2, which is two levels lower in this case. , becomes the end END.

このように、本発明で重要なことは、スライ
ス・レベルSL0〜SL7が非線形になつていること
であつて、第5図、第7図の例では、第5図(a)の
B(a)レベルの約半分のレベルがSL2、第5図(b)
のLB(b)レベルの約半分のレベルがSL4であり、
いずれもレベルの差分は2レベルであつて、信号
の大小によるスライス・レベルの設定値はいずれ
もほぼ同一にすることができる。
As described above, what is important in the present invention is that the slice levels SL 0 to SL 7 are nonlinear, and in the examples shown in FIGS. 5 and 7, the slice levels SL 0 to SL 7 are About half of the B (a) level is SL2, Figure 5 (b)
Approximately half of the L B (b) level of is SL4,
In either case, the level difference is two levels, and the slice level settings can be made almost the same depending on the signal magnitude.

なお、本実施例では、光電変換素子1個と光源
1個の最も簡単な場合を示しているが、一般に光
電変換素子1がn個、光源3がn個の場合でも、
スライス・レベルを発生するための第6図に示し
た加算回路やコンパレータ等は時分割制御により
共用することができるので、紙葉制御回路のハー
ドウエア量は殆んど増加することがない。
Although this embodiment shows the simplest case of one photoelectric conversion element and one light source, in general, even when there are n photoelectric conversion elements 1 and n light sources 3,
Since the adder circuit, comparator, etc. shown in FIG. 6 for generating slice levels can be shared by time-division control, the amount of hardware in the sheet control circuit hardly increases.

以上説明したように、本発明によれば、スライ
ス・レベルを非線形に設定したので、等間隔つま
り線形の場合に比べて、増幅器出力レベルの大き
なバラツキがあつても、レベル数が余り増加させ
ないで適切なスライス・レベルを設定することが
できる。これにより、スライス・レベルが発生さ
せる回路の部品点数は減少し、信頼性が向上でき
るとともに、増幅器出力振幅が大きくなつてスラ
イス・レベルが設定され易い位置ではレベル間隔
を広く、増幅器出力振幅が小さくなつて、スライ
ス・レベルが設定され難い位置ではレベル間隔を
細くしているので、効率よくスライス・レベルを
設定できる。さらに、使用に先立つて明るさを検
知し、そのレベルに応じて適切なスライス・レベ
ルをセツトするので、光源の明るさのバラツキ、
光電変換素子の感度のバラツキ、光源と光電変換
素子の配置寸法のバラツキ、または光源や光電変
換素子の経時変化等による増幅器出力に変動があ
つても、初期調整や保守時調整は不要であり、長
期間にわたり安定な動作を得ることができる。
As explained above, according to the present invention, the slice levels are set nonlinearly, so even if there is a large variation in the amplifier output level, the number of levels does not increase much compared to the case where the slice levels are set at equal intervals, that is, linearly. Appropriate slice levels can be set. This reduces the number of components in the circuit that generates the slice level, improving reliability, and widens the level interval at positions where the amplifier output amplitude is large and is easy to set the slice level, making the amplifier output amplitude small. Since the level interval is narrowed at positions where it is difficult to set the slice level, the slice level can be set efficiently. Furthermore, since the brightness is detected before use and an appropriate slice level is set according to that level, variations in the brightness of the light source can be avoided.
Even if the amplifier output fluctuates due to variations in the sensitivity of the photoelectric conversion element, variations in the layout dimensions of the light source and photoelectric conversion element, or changes over time in the light source or photoelectric conversion element, no initial adjustment or adjustment during maintenance is required. Stable operation can be obtained over a long period of time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は紙葉制御のための光検出器の構成図、
第2図はスライス・レベル設定のための可変抵抗
器の接続図、第3図は従来のスライス・レベル設
定方法の設明図、第4図は従来のスライス・レベ
ル設定回路のブロツク図、第5図は本発明のスラ
イス・レベル設定方法の説明図、第6図は本発明
の実施例を示すスライス・レベル設定回路のブロ
ツク図、第7図は第6図の制御回路の真理値と
ROMテーブルを示す図、第8図は第6図の制御
フロー・チヤートである。 1:光電変換素子、2:増幅器、,:光源、(:
紙葉、5,6,7:フリツプ・フロツプ、8:リ
ード・オン・メモリ、2,11:演算増幅器、1
2:コンパレータ、OUT1:増幅器を経た光電
変換出力、OUT2:コンパレータ出力、RST:
リセツト入力。
Figure 1 is a configuration diagram of a photodetector for sheet control;
Figure 2 is a connection diagram of a variable resistor for slice level setting, Figure 3 is a conceptual diagram of a conventional slice level setting method, Figure 4 is a block diagram of a conventional slice level setting circuit, and Figure 4 is a block diagram of a conventional slice level setting circuit. FIG. 5 is an explanatory diagram of the slice level setting method of the present invention, FIG. 6 is a block diagram of a slice level setting circuit showing an embodiment of the present invention, and FIG. 7 is a diagram showing the truth value of the control circuit of FIG.
FIG. 8, which shows the ROM table, is a control flow chart of FIG. 1: Photoelectric conversion element, 2: Amplifier, ,: Light source, (:
Paper leaf, 5, 6, 7: Flip-flop, 8: Read-on memory, 2, 11: Operational amplifier, 1
2: Comparator, OUT1: Photoelectric conversion output via amplifier, OUT2: Comparator output, RST:
Reset input.

Claims (1)

【特許請求の範囲】[Claims] 1 紙葉の有無を検知するため、該紙葉を挾んで
光源と光電変換素子を対向させた紙葉制御回路に
おいて、増幅された光電変換出力レベルを検出す
るための低レベルから高レベルに向つて狭い間隔
から順次広い間隔で複数レベルを発生する手段お
よび該複数レベルと前記光電変換出力レベルを比
較するコンパレータを設け、該コンパレータ出力
により紙葉を存在しないときのピーク・レベルを
検知し、該ピーク・レベルからあらかじめ定めら
れた値だけ差引いたレベルをスライス・レベルと
して設定することを特徴とする紙葉制御回路。
1. In order to detect the presence or absence of a paper sheet, in a paper sheet control circuit in which a light source and a photoelectric conversion element are opposed to each other while sandwiching the paper sheet, there is a switch from a low level to a high level to detect the amplified photoelectric conversion output level. means for generating a plurality of levels at successively wider intervals starting from a narrow interval, and a comparator for comparing the plurality of levels with the photoelectric conversion output level, detecting the peak level when no paper sheet is present by the output of the comparator, A sheet control circuit characterized in that a level obtained by subtracting a predetermined value from a peak level is set as a slice level.
JP13331079A 1979-10-16 1979-10-16 Paper control circuit Granted JPS5657176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13331079A JPS5657176A (en) 1979-10-16 1979-10-16 Paper control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13331079A JPS5657176A (en) 1979-10-16 1979-10-16 Paper control circuit

Publications (2)

Publication Number Publication Date
JPS5657176A JPS5657176A (en) 1981-05-19
JPS6115476B2 true JPS6115476B2 (en) 1986-04-24

Family

ID=15101676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13331079A Granted JPS5657176A (en) 1979-10-16 1979-10-16 Paper control circuit

Country Status (1)

Country Link
JP (1) JPS5657176A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771080A (en) * 1980-10-22 1982-05-01 Fujitsu Ltd Medium detector
JPS58184686A (en) * 1982-04-22 1983-10-28 Oki Electric Ind Co Ltd Medium detection system

Also Published As

Publication number Publication date
JPS5657176A (en) 1981-05-19

Similar Documents

Publication Publication Date Title
CA1194937A (en) Bias control circuit for light-emitting diode having temperature compensation
JPH06275896A (en) Method and apparatus for controlling semiconductor laser
JPH0377475B2 (en)
JPS6017051B2 (en) Avalanche diode temperature compensation method
US4708422A (en) Multi-wavelength light emitting and receiving apparatus for monitoring connections by optical fibers
US4366433A (en) Output voltage-drop detecting apparatus technical field
JPS6115476B2 (en)
JPS6131509B2 (en)
US4516019A (en) Light detector circuit
CA1301859C (en) Automatic gain control circuit
JPS56107264A (en) Controller for quantity of light
JPH0350995B2 (en)
JP2513095B2 (en) Edge detection device
JPH01226539A (en) Sensitivity correcting equipment for label sensor
KR940003119B1 (en) Circuit and method for adjusting automatic exposure
JPS59218520A (en) Automatic control circuit
JPS59108978A (en) Passing object detector
JPH01240002A (en) Inverse bias circuit for avalanche photodiode
JPS59111588A (en) Maintenance of photosensor accuracy
JPS6227895Y2 (en)
JPH0642908A (en) Adjuster of amount of light of led in photosensor
JP2524405B2 (en) Sensor-circuit
GB2218566A (en) Light emitting package
JP3062213B2 (en) Semiconductor laser control circuit
JPS63124971A (en) Laser diode driving controller