JPS6115432B2 - - Google Patents

Info

Publication number
JPS6115432B2
JPS6115432B2 JP53049228A JP4922878A JPS6115432B2 JP S6115432 B2 JPS6115432 B2 JP S6115432B2 JP 53049228 A JP53049228 A JP 53049228A JP 4922878 A JP4922878 A JP 4922878A JP S6115432 B2 JPS6115432 B2 JP S6115432B2
Authority
JP
Japan
Prior art keywords
mode
display
display area
pdp
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53049228A
Other languages
Japanese (ja)
Other versions
JPS54142016A (en
Inventor
Ryoichi Okuyama
Susumu Suzuki
Toshuki Tanaka
Takaaki Hatano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4922878A priority Critical patent/JPS54142016A/en
Publication of JPS54142016A publication Critical patent/JPS54142016A/en
Publication of JPS6115432B2 publication Critical patent/JPS6115432B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はプラズマデイスプレイパネル等の表示
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display system such as a plasma display panel.

周知のとおりプラズマデイスプレイパネル(以
下PDPと略す)は、2つの交差する電極群の交点
にできる放電空間に放電を生じさせ文字、記号等
を表示するものであつて、例えばコンピユータシ
ステムにおける端末装置として利用される。PDP
を該データ端末装置に適用し、ガイダンス表示或
はデータ表示部として利用する場合、一般に該
PDPの下方にランプ表示部が併設される。このラ
ンプ表示部は種々のモード表示、例えば研修モー
ド、オンラインモード、オフラインモード等であ
る。これらのモードの1つが指定されたとき、こ
のモードに対応するエリアのランプが点灯する。
このような表示を行なうランプ表示部はコンピユ
ータシステムの運用上、重要なものであるが、
LEDあるいはランプ等の発光手段を用いて行な
うので、当然PDP本体とは別個に構成されなけれ
ばならず、端末装置表示部の増大及びコスト高に
もなるという欠点を有していた。
As is well known, a plasma display panel (hereinafter abbreviated as PDP) displays characters, symbols, etc. by generating a discharge in a discharge space formed at the intersection of two intersecting electrode groups, and is used as a terminal device in a computer system, for example. used. PDP
When applying this to the data terminal device and using it as a guidance display or data display section, generally the applicable
A lamp display section is installed below the PDP. This lamp display section displays various modes, such as training mode, online mode, offline mode, etc. When one of these modes is designated, the lamp in the area corresponding to this mode lights up.
The lamp display section that displays this kind of information is important for the operation of a computer system, but
Since this is performed using light emitting means such as LEDs or lamps, it naturally has to be constructed separately from the PDP main body, which has the drawback of increasing the display area of the terminal device and increasing costs.

従つて本発明の目的は、上記欠点を排除しうる
PDPの表示方式を提案することである。
It is therefore an object of the present invention to eliminate the above-mentioned drawbacks.
The purpose of this project is to propose a display method for PDP.

上記目的に従い本発明は、PDP本体におけるメ
ツセージ表示エリアをモード表示エリアに共用
し、従来のランプ表示部を排除するようにしたこ
とを特徴とするものである。
In accordance with the above object, the present invention is characterized in that the message display area in the PDP main body is also used as a mode display area, and the conventional lamp display section is eliminated.

以下図面に従つて本発明を説明する。 The present invention will be explained below with reference to the drawings.

第1図は一般的なPDPの構成を示す平面図であ
る。本図において、PDP10は通常のデータ表示
を行なうオペレーシヨン・ガイダンス表示エリア
11と、メツセージを表示するメツセージ表示エ
リア12と、モード表示部13と、モード種別捺
印部14とからなつている。このうちモード表示
部13はLED、ランプ等から構成され、そのう
ちの1区分が点灯(図中ハツチングで示す)した
とき、モード種別捺印部14のモード種別A,
B,C……Y,ZのうちモードCが指示されたこ
とを知る。なお、モード種別A,B,C……Y,
Zは、例えば前述した研修モード、オンラインモ
ード、オフラインモード……等を区別する。一
方、オペレーシヨン・ガイダンス表示エリア11
およびメツセージ表示エリア12からなるPDP本
体のうち後者は、メツセージ例えば“アンシヨウ
ニユウリヨク セヨ”が表示される。勿論、こ
れらの文字はPDPにおけるドツトパターンの放電
発光によつて表わされる。
FIG. 1 is a plan view showing the configuration of a general PDP. In this figure, the PDP 10 consists of an operation guidance display area 11 for displaying normal data, a message display area 12 for displaying messages, a mode display section 13, and a mode type stamp section 14. Among these, the mode display section 13 is composed of LEDs, lamps, etc., and when one section of them lights up (indicated by hatching in the figure), the mode type A on the mode type marking section 14,
B, C... It is known that mode C among Y and Z has been instructed. Note that mode types A, B, C...Y,
Z distinguishes, for example, the aforementioned training mode, online mode, offline mode, etc. On the other hand, operation guidance display area 11
The latter of the PDP main bodies consisting of a message display area 12 displays a message such as "I don't know what to do". Of course, these characters are represented by dot pattern discharge light emission on the PDP.

第1図の構成からも明らかなように、従来の
PDP10では、PDPの発光メカニズムと異なるメ
カニズムで発光するランプ表示からなるモード表
示部13がPDP本体と個別に併設せしめられてい
る。このため、PDP本体特にオペレーシヨン・ガ
イダンス表示エリア11の実効面積が減少し、ま
たコスト高にもなつた。
As is clear from the configuration in Figure 1, the conventional
In the PDP 10, a mode display section 13 consisting of a lamp display that emits light using a mechanism different from that of the PDP is provided separately from the PDP main body. As a result, the effective area of the PDP body, particularly the operation guidance display area 11, has been reduced, and costs have also increased.

そこで本発明は、先ずモード表示部13のラン
プ発光をPDP本体の放電発光と共用せしめ、それ
をメツセージ表示エリア12の放電発光によつて
共用せしめられることとした。従つて、本発明の
PDP20は第2図の如くなり、従来のオペレーシ
ヨンガイダンスエリア11(第1図)は本図21
の如くその実効面積を増す。また従来のメツセー
ジ表示エリア12(第1図)は本図22の如く、
モード表示を併せて行なう。すなわち、モードA
が指定されたとき、当該部分のメツセージ表示エ
リアは、22′の如く発光する。
Therefore, in the present invention, first, the lamp light emission of the mode display section 13 is made to be shared with the discharge light emission of the PDP main body, and this is also made to be shared by the discharge light emission of the message display area 12. Therefore, the present invention
The PDP20 is as shown in Figure 2, and the conventional operation guidance area 11 (Figure 1) is as shown in Figure 21.
Increase its effective area as follows. Furthermore, the conventional message display area 12 (Fig. 1) is as shown in Fig. 22.
Also displays the mode. That is, mode A
When specified, the message display area of the corresponding part emits light as shown in 22'.

さて第2図において問題となるのは、メツセー
ジ表示エリア22の文字表示とモード表示とが重
なり合つた場合である。この場合、例えばモード
Cが指定されると、当該部分の文字“ン”の発光
はモードCの発光によつて完全に書き消されてし
まう。なぜなら、文字“ン”の放電発光もモード
C表示の放電発光も全く同じ発光現象であり、両
者に区別はないからである。そこで本発明は、こ
のような場合において、文字“ン”を含む区分
(モードCの表示区分)を反転表示することとす
る。すなわち文字“ン”のネガテイブ表示を行な
うのである。このようにすれば、本図に示すとお
り、文字“ン”が打ち抜き表示となり、モードC
表示によつて書き消されることはなく、普通にメ
ツセージ表示“アンシヨウ ニユウリヨク セ
ヨ”を読みとることができる。
Now, in FIG. 2, a problem arises when the character display in the message display area 22 and the mode display overlap. In this case, for example, if mode C is specified, the light emission of the character "n" in that part is completely erased by the light emission of mode C. This is because the discharge light emission of the character "n" and the discharge light emission of mode C display are exactly the same light emission phenomenon, and there is no distinction between the two. Therefore, in the present invention, in such a case, the section including the character "n" (display section of mode C) is displayed in reverse. In other words, the character "n" is displayed negatively. In this way, as shown in this figure, the character “N” will be displayed as a punch-out, and the mode C
It will not be erased by the display, and the message display "Anonymous" can be read normally.

上述したネガテイブ表示はソフトウエア上のプ
ログラム処理で簡単に行なえるが、もしハードウ
エアでこのネガテイブ表示を実行するならば第3
図の如くなる。本図において、31はPDP本体で
あり、列電極群の列ドライバ32、行電極群の行
ドライバ33、これらドライバに表示データを与
える列バツフアメモリ34および行バツフアメモ
リ35がある。これらバツフアメモリには、キヤ
ラクタジエネレータ36より、各文字を表示する
行列ドツトデータが与えられる。いずれの文字を
表示すべきかはCPU(中央処理装置)より指示
される。37はタイミング発生回路である。この
ような構成において、本発明に必須の前記ネガテ
イブ表示を実行する場合、該CPUよりモードC
と文字“ン”の一致情報をラインLを通して受信
する。この一致情報によりゲート回路38,39
を制御し、ネガテイブ表示を行なう。ゲート回路
38,39はいずれも同様の構成であり、前記一
致情報の有無に応じて、キヤラクタジエネレータ
36からのビツト出力に反転を加えて若しくは反
転を加えずにそのまま各バツフアメモリ34,3
5に供給する。例えば、1つのデータ線に関して
該ゲート回路の構成を示すと第4図の如くなる。
なお、他のデータ線に関しても全く同様である。
第4図において、キラヤクタジエネレータ36か
らのビツト出力はアンドゲート42へ、およびイ
ンバータ43を通してアンドゲート41へそれぞ
れ入力される。また、ラインLからの前記一致情
報は、アンドゲート41へ、およびインバータ4
4を通してアンドゲード42へそれぞれ入力され
る。従つて一致情報なし(論理“0”)のときキ
ラクタジエネレータ36からのビツト出力はその
まま、アンドゲート42、オアゲート45を通し
て対応するバツフアメモリ34,35に入力され
る。一方、一致情報あり(論理“1”)のとき、
キヤラクタジエネレータ36からのビツト出力に
ネガテイブ表示のための反転を、インバータ43
によつて加えたビツト出力が、アンドゲート4
1、オアゲート45を通して対応するバツフアメ
モリ34,35に入力される。
The above-mentioned negative display can be easily performed by program processing on software, but if you want to perform this negative display using hardware, the third
It will look like the figure. In this figure, numeral 31 is the main body of the PDP, which includes a column driver 32 for a group of column electrodes, a row driver 33 for a group of row electrodes, a column buffer memory 34 and a row buffer memory 35 for supplying display data to these drivers. These buffer memories are supplied with matrix dot data for displaying each character by a character generator 36. Which character should be displayed is instructed by the CPU (central processing unit). 37 is a timing generation circuit. In such a configuration, when executing the negative display essential to the present invention, mode C is selected from the CPU.
and the character "n" are received through line L. Based on this matching information, gate circuits 38 and 39
control and perform negative display. The gate circuits 38 and 39 have the same configuration, and depending on the presence or absence of the coincidence information, the bit output from the character generator 36 is inverted or not inverted and is output directly to each buffer memory 34, 3.
Supply to 5. For example, the configuration of the gate circuit for one data line is shown in FIG.
Note that the same applies to other data lines.
In FIG. 4, the bit output from the character generator 36 is input to an AND gate 42 and to an AND gate 41 through an inverter 43, respectively. The matching information from line L is also sent to AND gate 41 and to inverter 4.
4 to the ANDGATE 42. Therefore, when there is no matching information (logic "0"), the bit output from the quiractage generator 36 is inputted as is to the corresponding buffer memories 34, 35 through the AND gate 42 and the OR gate 45. On the other hand, when there is matching information (logic "1"),
The inverter 43 inverts the bit output from the character generator 36 for negative display.
The bit output added by
1, input to the corresponding buffer memories 34 and 35 through the OR gate 45.

上述の説明はPDPを前提として行なつたが、本
発明の思想はCRTデイスプレイ等にもそのまま
応用可能であることは言うまでもない。
Although the above explanation has been made on the premise of a PDP, it goes without saying that the idea of the present invention can be directly applied to a CRT display and the like.

以上説明したように本発明によれば、低コスト
で且つ同時にオペレーシヨン・ガイダンス表示エ
リアの実効面積を増大できるという派生効果を有
する、新規な表示方式が実現可能である。
As described above, according to the present invention, it is possible to realize a novel display method that has the derivative effect of increasing the effective area of the operation guidance display area at low cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は一般的なPDPの構成を示す平面図、第
2図は本発明に係るPDPの構成を示す平面図、第
3図は本発明の表示方式をハードウエアで実現す
る場合の回路例を示すブロツク図、第4図は第3
図におけるゲート回路38,39の一部を示す回
路図である。 図において、14はモード種別捺印部、20は
PDP、21はオペレーシヨン・ガイダンス表示エ
リア、22はメツセージ表示エリア、31はPDP
本体、32は列ドライバ、33は行ドライバ、3
4は列バツフアメモリ、35は行バツフアメモ
リ、36はキヤラクタジエネレータ、38,39
はゲート回路である。
Figure 1 is a plan view showing the configuration of a general PDP, Figure 2 is a plan view showing the configuration of a PDP according to the present invention, and Figure 3 is an example of a circuit when realizing the display method of the present invention with hardware. A block diagram showing the
It is a circuit diagram showing a part of gate circuits 38 and 39 in the figure. In the figure, 14 is a mode type stamping part, and 20 is a
PDP, 21 is operation guidance display area, 22 is message display area, 31 is PDP
Main body, 32 is a column driver, 33 is a row driver, 3
4 is a column buffer memory, 35 is a row buffer memory, 36 is a character generator, 38, 39
is a gate circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 データ表示を行なうオペレーシヨン・ガイダ
ンス表示エリアと、各種メツセージを表示するメ
ツセージ表示エリアと、各種モードの1つを表示
するモード表示エリアと、該モード表示エリアに
対応して各種モードの種別を捺印したモード種別
捺印部とを備えた表示装置であつて、前記モード
表示エリアの内、モード種別捺印部に記録された
所定のモード位置に表示発光を行ない、且つ該メ
ツセージ文字の発光と該モード表示発光とが重複
した場合、当該メツセージ文字をネガテイブ発光
表示にするようにしたことを特徴とする表示方
式。
1. An operation guidance display area for displaying data, a message display area for displaying various messages, a mode display area for displaying one of the various modes, and a stamp for each mode type corresponding to the mode display area. The display device is equipped with a mode type stamping section that emits display light at a predetermined mode position recorded in the mode type stamping section within the mode display area, and emits light for the message character and displays the mode. A display method characterized in that when the message characters overlap with the light emission, the message characters are displayed in a negative light emission display.
JP4922878A 1978-04-27 1978-04-27 Display system Granted JPS54142016A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4922878A JPS54142016A (en) 1978-04-27 1978-04-27 Display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4922878A JPS54142016A (en) 1978-04-27 1978-04-27 Display system

Publications (2)

Publication Number Publication Date
JPS54142016A JPS54142016A (en) 1979-11-05
JPS6115432B2 true JPS6115432B2 (en) 1986-04-24

Family

ID=12825049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4922878A Granted JPS54142016A (en) 1978-04-27 1978-04-27 Display system

Country Status (1)

Country Link
JP (1) JPS54142016A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57120979A (en) * 1981-01-19 1982-07-28 Tokyo Shibaura Electric Co Message display device
JPS5847890U (en) * 1981-09-24 1983-03-31 株式会社三陽電機製作所 Digital fare display with station name display
JPH07181958A (en) * 1993-12-28 1995-07-21 N K B:Kk Combination display device for analog video signal and digital character/graphic information

Also Published As

Publication number Publication date
JPS54142016A (en) 1979-11-05

Similar Documents

Publication Publication Date Title
US4151611A (en) Power supply control system for memory systems
JPH11119698A (en) Led panel with built-in vram function
US4561659A (en) Display logic circuit for multiple object priority
JPS6115432B2 (en)
KR850003009A (en) Apparatus and method for controlling a plurality of memory plates
US5519667A (en) Random access memory with apparatus for reducing power consumption
US4262292A (en) Multiplexed scan display circuit
JP3076830B2 (en) Device for performing Boolean raster operations
US3603965A (en) Information display circuit including means for blanking the display device
JP2744253B2 (en) Display driving method of plasma display panel
JPS599245Y2 (en) display device
JPS6013195B2 (en) Driving method of discharge display element
JPS5921037B2 (en) letter practice device
JPH05265391A (en) Display device using alternating current discharging type plasma display panel
JPS61189942A (en) Non-impact printer
US3911417A (en) Method and apparatus for plotting line segments and characters on a display device
SU773614A1 (en) Symbol generator
JPS5836791B2 (en) Gas Hoden Panel Nokudou Cairo
JPS58195882A (en) Display
JPH05297851A (en) Display controller
JPH03250360A (en) Sentence processor
JPS629916B2 (en)
JPH10268830A (en) Electric discharge display device
JPS592085A (en) Memory integrated display
JPS61267088A (en) Cursor display control system