JPS6115384B2 - - Google Patents

Info

Publication number
JPS6115384B2
JPS6115384B2 JP14464477A JP14464477A JPS6115384B2 JP S6115384 B2 JPS6115384 B2 JP S6115384B2 JP 14464477 A JP14464477 A JP 14464477A JP 14464477 A JP14464477 A JP 14464477A JP S6115384 B2 JPS6115384 B2 JP S6115384B2
Authority
JP
Japan
Prior art keywords
circuit
pulse
output
rotor
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14464477A
Other languages
Japanese (ja)
Other versions
JPS5477162A (en
Inventor
Masaharu Shida
Jun Ueda
Akira Torisawa
Shuji Ootawa
Masaaki Bandai
Katsuhiko Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEIKO DENSHI KOGYO KK
Original Assignee
SEIKO DENSHI KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEIKO DENSHI KOGYO KK filed Critical SEIKO DENSHI KOGYO KK
Priority to JP14464477A priority Critical patent/JPS5477162A/en
Publication of JPS5477162A publication Critical patent/JPS5477162A/en
Publication of JPS6115384B2 publication Critical patent/JPS6115384B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C3/00Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
    • G04C3/14Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
    • G04C3/143Means to reduce power consumption by reducing pulse width or amplitude and related problems, e.g. detection of unwanted or missing step

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は、アナログ表示式電子時計のステツプ
モータの低消費電力駆動方式に関するものであ
る。 従来、一般に使用されているアナログ表示式の
水晶時計の表示機構は、第1図に示されているよ
うに構成されている。ステータ1、コイル7、ロ
ータ6によつて構成されているモータの出力は、
輪列2,3,4,5に伝達され、図示されていな
いが、更に幾つかの輪列を介して秒針、分針、時
針、場合によつてはカレンダー等の表示機構を駆
動している。 次に、従来用いられている電子腕時計の回路構
成の一例を第2図に示す。発振回路10の発振信
号は、分周回路11によつて順次分周される。こ
れらの分周信号は、パルス合成回路12によつ
て、パルス幅7.8m sec、周期2秒で位相が1秒
づれた二つの信号に変換され、駆動インバータ1
3a,13bの入力15,16に印加される結
果、コイル7には1秒毎に電流の流れる向きの変
わる反転パルスが加えられ、2極に着磁されたロ
ータ6は順次、180゜づつ回転する。この時のコ
イル電流波形の一例を第3図に示す。 ところで、従来の電子腕時計の駆動パルス幅
(前述の例では7.8m sec)、コイル抵抗、コイル
巻数、ステツプモータ各部の寸法等は、該電子腕
時計が遭遇すると予想されるあらゆる状況、即
ち、カレンダー等で輪列負荷が重くなつた場合、
磁界中におかれた場合、低温下で電池内部抵抗が
著しく高くなつた場合、電池寿命末期で電池電圧
が低下した場合等でも、安定してステツプモータ
を駆動できる様に設計してあり、その結果、通常
時は大きな出力トルクを、必要としないにもかか
わらず電力を浪費していて、時計全体の低消費電
力化の大きな障害になつていた。 本発明は、上述のような従来の欠点を除去する
ために提案されたもので、ステツプモータのその
時々の負荷の状態に見合つた最低限のパルス幅の
パルスをステツプモータに供給して、電力の低減
化をはかるものである。 以下、本発明を詳細に説明する前に、本発明に
よる動作の一例を、第4図a,b,cを用いて簡
単に説明する。 本発明の電子時計に使用するステツプモータの
駆動パルスは、通常駆動パルスと、補正駆動パル
スの2種類のパルスによつて構成される。ステツ
プモータに供給されるパルスの順序は、通常駆動
パルス、補正駆動パルスの順であるが、補正駆動
パルスは、通常駆動パルスでステツプモータが回
転できなかつた時に、原則として供給される。 そして、補正駆動パルスがステツプモータに供
給された時は、通常駆動パルスで回転できなかつ
たのであるから、次の通常駆動パルスのパルス幅
を所定量だけ長くして、回転しやすくする。 逆に、通常駆動パルスだけで、何ステツプかス
テツプモータが回転できる場合は、通常駆動パル
スのパルス幅を、所定量だけ短かくする。 以上の動作によつて、通常駆動パルスP1のパル
ス幅は、その時々の状態でのステツプモータを駆
動し得るほぼ最低限のパルス幅となり、従つて、
ほぼ最小限の消費電力となる。例えば、第4図a
の様に、現在3.9m secであつたP1パルス幅を、
上述第2項の動作によつて3.4m secに短くす
る。この状態で、ステツプモータは更に回転可能
であつたとする。次に、3.4m secで何ステツプ
か回転した後に、再び上述の動作によつてP1のパ
ルス幅を2.9m secとする。この状態で、ステツ
プモータは回転不可能であつたとすると、上述第
1項の動作によつて、ロータの非回転が検出さ
れ、補正駆動パルスP2が速やかに印加され、次ス
テツプ以降のP1パルス幅を3.4m secと設定す
る。以後も、上述の動作を繰り返しながら、通常
駆動パルス幅3.4m secを維持する。もし何らか
の原因によつて、ステツプモータが通常駆動パル
ス幅3.4m secで回転不可能となつた場合には、
第4図bの様に、ロータの動作検出によつてロー
タの非回転が検出され、速やかに補正駆動され、
次ステツプ以降の通常駆動パルス幅を3.9m sec
に設定される。その後、再び回転に余裕が生じた
場合には、第4図cの様に、何ステツプか、3.9
m secで通常の駆動された後に、上述第2項の
動作によつて通常駆動パルス幅を3.4m secに設
定する。 更に、この電子時計の時刻修正のためにリユー
ズ操作等が行なわれ、計時停止状態となつた後に
再び計時を再開する時には、通常駆動パルス幅は
用意されているパルス幅の内、最小のパルス幅
(例えば2.4m sec)に設定され、それ以後は、
前述の動作を続行する。 以上、本発明の動作の概略を説明したが、次に
本発明の重要な要素があるロータの動作検出の原
理について説明する。 ロータの動作検出の方法としては、機械式スイ
ツチや、ホール素子等の外部素子によつて行なう
方法も考えられるが、電子腕時計の様な極めて小
容積内にこれらの機構を装備する事は困難であ
る。 以下に、外部素子を必要とせず発振、分周、駆
動回路等と共に周一集積回路内に検出回路を実現
可能な、ロータの動作検出の一例として、2種類
の異なる動作検出原理の説明を行なう。 第1の方法は、一体式ステータを用いた場合に
ロータの位置によつて駆動電流波形が異なる事を
利用したものである。第5図は、飽和しやすく作
られた可飽和磁路17で接続している一体構成の
ステータで、図には明示されていないが、コイル
7を巻いた磁心と磁気的に係合している。また、
このステータには、径方向に2極に着磁されたロ
ータ6の回転方向を決めるためにノツチ18がつ
けてある。第5図はコイル7に電流が加えられた
直後の状態を示しており、コイル7に電流が加え
られていない時は、ロータ6は、ノツチ18とロ
ータ磁極のなす角度が、ほぼ90度の位置で静止し
ている。この状態で、コイル7に矢印の方向に電
流を流すと、ステータ1に第5図のように磁極が
でき、ロータ6は反発して、時計方向に回転す
る。コイル7を流れる電流が切れると、ロータ6
は、第5図と磁極が逆になつた状態で静止する。
この後コイル7に反対方向に電流を流すことによ
り、ロータ6は順次、時計方向に回転を続ける。 上記の様な可飽和部17を持つ一体ステータで
構成されたステツプモータでは、コイル7に電流
を流した時の電流波形は、第3図のようになだら
かな立上り部を有する。これはステータ1の可飽
和部17が飽和するまでの間はコイル7から見た
磁気回路の磁気抵抗が非常に低く、その結果、低
抗R、コイル直列回路の時定数γが大きくなるた
めである。これを式で表わすと次のようになる。 γ=L/R L≒N2/Rm これからγ=N2/(R×Rm) ただし、L:コイル7のインダクタンス、N:
コイル7の巻数、Rm:磁気抵抗である。 ステータ1の可飽和部17が飽和すると、飽和
した部分の透磁率は空気と同じになるので、Rm
は増加し、前記回路の時定数γは小さくなり、第
3図の如く、電流波形は急に立上がる。また、こ
の飽和時間は、モータの磁化状態にも影響される
ので、パルスしや断時の電流レベルが高い程飽和
時間が長くなる。したがつて、補正駆動パルスを
ステツプ7に供給した後は飽和時間が長くなるの
で、この効果を打ち消すための消磁パルスをステ
ツプモータに供給すると良い。本例のロータの動
作検出は、通常パルスで駆動後の前述の抵抗−コ
イル直列回路の時定数の違いとしてとらえてい
る。 次に、図面を用いて時定数の差がでる理由を説
明する。 第6図は、コイル7に電流を流し始めた時の磁
界の様子を示したもので、ロータ6は、回転可能
な位置に磁極が出来ている。磁束線20は、ロー
タ6から発生した磁束の様子を示したもので、実
際には、コイル7と鎖交する磁束も存在するが、
ここでは省略した。磁束線20aと20bは、ス
テータ1の可飽和部17a,17bで第6図の矢
印の方向に向いている。可飽和部17は、多くの
場合まだ飽和していない。この状態でロータ6を
時計方向へ回転すべく、コイル7に矢印の如く電
流を流す。コイル7によつて発生する磁束19
a,19bは、ステータ1の可飽和部17a,1
7bでロータ6から発生した磁束20a,20b
とそれぞれ強め合うために、ステータ1の可飽和
部17はすみやかに飽和する。この後、ロータ6
にはロータ6を回転させるのに十分な磁束が発生
するが、第6図では省略した。この時のコイルに
流れる電流の波形を示したのが第8図22であ
る。 一方、ロータ6が、なんらかの理由で回転でき
ずに戻つてしまつたところへ、コイル7に電流を
流した時の磁束の状態を示したのが第7図であ
る。本来、ロータ6を回転させるためには、コイ
ル7には矢印と反対の向き、つまり、第6図と同
じ向きに電流を流さなければいけないのである
が、コイル7には、1回毎に電流の向きが変わる
反転電流が加えられるので、ロータ6が回転でき
なかつた時は、このような状態になるのである。 ロータ6は、回転できなかつたのであるから、
ロータ6から発生する磁束の向きは、第6図と同
じである。コイル7には、第6図と反対の方向に
電流が流れるので、磁束の向きは21a,21b
のようになる。ステータ1の可飽和部17a,1
7bでは、ロータ6と、コイル7によつて発生す
る磁束が、互いに打消し合つており、ステータ1
の可飽和部を飽和させるためには、より長い時間
を必要とする。この状態を示したのが第8図23
である。 以上の現象を利用したロータの位置検出手段の
一例を第9図、第10図に示す。 第9図は、従来例の駆動回路、即ち駆動インバ
ータを構成するMOSゲート24,25,26,
27に検出用ゲート28,29、検出抵抗30、
コンデンサ−充電用トランスミツシヨンゲート3
1、コンデンサー33、電圧比較器32を付加し
て構成したロータの位置検出回路である。先ず、
通常の駆動のタイミングの一例をあげると、径路
34で電流を流し、コイル7を励磁し、ロータを
駆動する。ロータの運動がほぼ終了した後に、径
路35で短時間(約0.5m sec〜1m sec位)
第1検出パルスをコイル7に印加し、その後、今
度は径路36で第2検出パルスをコイル7に印加
する。 今、仮に通常駆動パルスによつてロータが正常
に1ステツプ、ロータが回転したとした場合、第
1検出パルスがコイルに印加された時のロータ磁
極とステータ磁極の関係は、第6図の様に、ロー
タを再び1ステツプ駆動できる関係になつてい
る。この時の電流波形の立上り部は、第8図22
の様に立上りの早い波形を示す。次に、第2検出
パルスが印加された時には、ロータの位置は、第
1検出パルスの時と同様で(検出パルスのパルス
幅は短く、コイル7に直列に高抵抗30が接続さ
れているので、検出パルスによつてロータは回転
しない。)、励磁の方向が逆であるので、ロータ磁
極とステータ磁極の関係は第7図の様になり、電
流波形の立上り部は、第8図23の様に立上りの
遅い波形となる。但し、検出パルス印加時は、コ
イルに直列に検出抵抗30が接続されているの
で、厳密には第8図の波形とは一致しないが、立
上り部の特徴は変わらない。そこで検出抵抗30
の端子電位を観察すると、第10図aの様に第1
検出パルスによる電位Vs1が第2検出パルスによ
る電位Vs2よりも高電位まで立ち上がる。 次に、ロータが通常駆動パルスによつて1ステ
ツプ回転できずに、最初の位置にもどつてしまつ
た場合には、第1検出パルス、第2検出パルス印
加時のロータ磁極とステータ磁極の関係は、前述
の正常回転時とは逆になり、その結果、検出抵抗
30の端子電位は、第10図bの様に、Vs1
Vs2となる。 従つて、Vs1とVs2の大小比較を行えば、ロー
タが通常駆動パルスによつて正常動作をしたか否
かの動作検出が行なえる。我々の実施例ではVs1
とVs2の電位差は0.4V位であつた。この程度度の
電位差であれば、容易に検出は可能である。例え
ば第9図の様な構成で、第1検出パルスのタイミ
ングでゲート31をON状態としてVs1をコンデ
ンサ33に充電し、次に第2検出パルス印加時に
コンデンサ33に充電された電位Vs1と検出抵抗
30の端子電位Vs2を電圧比較器33で大小判定
を行なえば良い。 以上で、ロータの動作検出の原理の第1の方法
の説明を終え、次に、ロータ駆動後のロータの自
由振動によつてコイルに誘起される電圧波形か
ら、ロータの動作検出を行なう原理を説明する。 第11a図は、コイルに通常駆動パルス印加
後、コイル両端を数10KΩの高抵抗に接続した時
に高抵抗の両端に生ずるコイルの誘起電圧波形と
ロータの回転角を示したもので、θは第11図b
に示す様にステータ平行軸と磁極との角度を示す
ものである。区間T1は、通常駆動パルスがコイ
ルに印加されている区間であり、前記高抵抗(検
出抵抗7は回路に接続されていないので、誘起電
圧波形は現われない。次の区間T2は、駆動終了
後のロータの回転、振動運動によつてコイルに誘
起される電圧である。この区間T2での電圧波形
が、ステツプモータの負荷状態、駆動条件に応じ
て変化するので、この電圧波形の変化を検出する
事によつて、ステツプモータの動作検出が可能に
なる。 第12図は、本原理による検出回路の一例であ
る。ゲート24,25,26,27,28,2
9、検出抵抗30、コイル7は、第9図と入力信
号が異なるだけで、全く同じ構成である。検出抵
抗30の接続点は、所定の閾値を有する電圧検出
器40の入力端に接続されている。通常駆動パル
スで径路41でコイルは励磁されると、ロータは
駆動される。その後、ロータの運動中にコイル7
の両端を径路42で接地し短絡する状態と、径路
43で高抵抗検出抵抗30を含む閉ループを形成
する状態とを、断続的に切り換える。断続的に切
り換える効果は後に述べる事にして、先ず簡単の
ために、ロータ駆動直後から検出抵抗30を含む
閉ループを形成した状態について述べる。 第11図は、この様な状態での検出抵抗30の
端子電位波形であつた。第11図は、ステツプモ
ータはほぼ無負荷状態である。次の第13図a
に、最大負荷時と過負荷時の誘起電圧波形及びロ
ータの回転角をa,bで示す。θは第13図bに
示す様にステータ平行軸と磁極の角度である。最
大負荷時aではロータの回転が遅く、また1ステ
ツプ回転後の振動も小さいために、誘起電圧は起
状の少ない波形となる。また、過負荷時bでは、
ロータが初期位置にもどる時に負方向に大きなピ
ーク電圧が誘起される他は、誘起電圧波形の起伏
は少ない。 さて、誘起電圧波形からロータの回転、非回転
を判定する方法は種々考えられるが、第11図で
示したピークPの有無で判定するのが、回路的に
も簡単であり確実である。つまり、通常駆動パル
ス印加終了数m sec後からピークPが発生する
と考えられる所定時間内に、検出抵抗30の端子
電位が所定の電位以上に達したか否かによつて、
ロータの回転、非回転を判断する。但し、この方
法では、第13図aの様に、最大負荷では回転し
ているのもかかわらず、非回転と見做されてしま
うが、本発明の様な補正駆動方式等に本検出原理
を用いている場合には、安全側の誤動作であり、
同方向の補正駆動パルスが余計に出すぎるだけな
ので、ロータが回転し過ぎる事はない。 第14図は、通常駆動パルスのパルス幅を種々
変化させた時の駆動後のコイル誘起電圧波形を示
したものである。この図から判かる様に、通常駆
動パルスのパルス幅がある程度以上の長さになる
と、無負荷、正常回転であるにもかかわらず誘起
電圧波形のピークPの高さが低くなる事である。
これを更にわかりやすく、通常駆動パルスのパル
ス幅を横軸に、誘起電圧のピークPの電位を縦軸
にとつたものが、第15図である。45は上述の
説明の様に、駆動後連続的にコイルに検出抵抗を
直列に接続し閉ループを形成した場合、46は次
に説明する様に、断続的に検出抵抗を閉ループ内
に接続した場合である。 では、通常駆動パルス印加後に高抵抗検出抵抗
を断続的に、コイルを含む閉ループ内に接続する
効果について述べる。従来の駆動回路は、第2図
の如く2個のインバータで駆動するため、非駆動
時はインバータを形成するドライバー内の低抵抗
でモータのコイル両端は短絡されており、コイル
に誘起される電圧によつて流れる電流が、第12
図の径路42の短絡回路に流れ、この電流をドラ
イバー用抵抗トランジスタでジユール熱として消
費する事により、ロータに制動をかけている。
又、誘起電圧を検出するために、第12図の径路
43で閉ループを形成した場合には、ドライバー
回路の他に、更に高抵抗の検出抵抗30が直列に
接続されており、制動回路の電流は、前者と比較
すると小さくなる。 そこで、ロータの制動時に、この両者の回路を
スイツチングを行なう事により、回路には急激な
電流の変化が起こる。ところがモータのコイルは
インダクタンスが大きいため、この電流の変化に
は追従できずに、制動回路の抵抗Rd(=R+R
30)とコイルのインダクタンスLによる時定数
γ=Rdなる一次遅れの応答を示す。このとき、
検出抵抗30,R30の両端に発生する電圧は、
第12図の径路42の制動回路の時は零ボルトで
あり、径路43に切り換えた瞬間、コイル7は径
路42で制動時の電流をそのまま流し続けようと
するため、比較的高抵抗である検出抵抗30の両
端には一瞬高い電圧が発生し、その後、前記の時
定数γで減衰する。 この時の検出抵抗30の端子電圧の一例を、第
16図に示す。この方式の特徴は、ロータ制動を
行なう回路の抵抗値を切り換えるだけで、制動時
にモータが誘起する電圧を増幅する事が可能であ
り、第15図45に示す連続的に誘起電圧を検出
する場合のピーク電圧の高圧の最大値が、高さ
0.8V位であるのに対し、46に示す断続的に検
出抵抗を接続する場合では、駆動回路の電源電圧
(約1.5V)以上にも達する事である。従つて、こ
の様な電圧を検出する事は極めて容易である。と
ころで第15図からもわかる様に、通常駆動パル
スのパルス幅がある程度以上になると、誘起電圧
の起伏が小さくなる現象があるので、この点に注
意しなければならない。 以上、2種類のロータ動作検出回路の原理につ
いて述べたが、あくまでも本発明の要旨は、通常
駆動パルス幅の増減であり、ステツプモータの構
成、ステツプモータの動作検出回路は、重要な要
素ではあるが、本明細書内に記述されたものに限
定されるものではない。 次に、本発明の実施例について説明する。 第17図は実施例のブロツク図である。90は
発振回路であり、通常は32768Hzで発振する水晶
振動子が用いられている。91は分周回路で、前
記の発振周波数の場合フリツプフロツプ15段で、
分周し、1秒のタイミングを得ている。97は時
計のリセツト入力で、リセツト入力されると分周
段は全てリセツトされ、計時リセツト状態になる
と同時に制御回路93にもリセツト信号が入力さ
れ、計時リセツト状態が解除された直後の通常駆
動パルス幅を有するパルス幅の内の最小のパルス
幅となるように動作する。92は波形合成回路で
あり、分周回路91によつて得られるフリツプフ
ロツプの出力から、所望のパルスをANDゲー
ト、NORゲート等で第18図に示すタイムチヤ
ートの様に波形を合成する。この合成は、論理的
に容易に回路設計が可能であるため、回路図は省
略する。 第19図は、第17図に示す駆動回路94と検
出回路95の回路図であり、入力端子T1は、第
17図制御回路93の出力であり、T1端子に
“H”(Highレベルの略)になつている間のみス
テツプモータ96出力端子のどちらかが“H”
で、どちらかが“L”(Lowレベルの略)とな
り、ステツプモータ96に電流が流れる。T2
子は、第17図、制御回路93の出力が入力さ
れ、T2を“H”とすると、その間だけフリツプ
フロツプ100のQ,信号は、EX・ORに入力
されているため、EX・ORの出力がフリツプフロ
ツプ100の出力に対し否定論理となり、モータ
に流れる電流の向を逆にできる。 この実施例では、通常駆動パルスで非回転であ
つた場合、補正パルスP2で駆動し、続けてP2とは
逆向のパルスP3を再び印加している。これは、一
体ステータ型モータでは、P2で補正駆動を行なつ
た場合、次の駆動パルスでは一体ステータの可飽
和磁路の磁気飽和時間が長くなり、実効パルス幅
が短かくなつてしまうため、P2補正駆動を行なつ
た場合は、逆方向パルスP3をステツプモータ96
のコイルに印加することにより、次に駆動するパ
ルスの方向にステータを磁化し、一体部の飽和に
要する時間を短かくする。 入力端子T3は、第17図の制御回路93の出
力T3が入力され、このパルスで、前に説明した
ロータ回転後の誘起電圧検出方法により回転の検
出を行なる。 1秒周期のパルスP0をフリツプフロツプ(以後
F/Fと略す)100に入力すると、F/F10
0は1/2Hzを出力するF/Fとなり、その出力Q
は、EX・OR121に、出力はEX・OR122
に入力される。EX・OR121,122の他の入
力端子はT2が入力され、EX・OR121の出力
はNORゲート102,103、EX・OR122
の出力はNORゲート104,105に各各接続
されている。 NOTゲート101の出力は、NORゲート10
3,104に入力されている。制御回路93の出
力T3はNOTゲート120を介し、NORゲート1
02,105に入力される。 NORゲート102の出力は、NMOSFET11
5とNORゲート106の第一入力に接続され
る。 NORゲート103の出力は、NOTゲート12
3を介してステツプモータ駆動用PMOSFET1
13の入力及びNORゲート106の第二入力に
接続される。 NORゲート104の出力はNOTゲート124
を介し、ステツプモータ駆動用PMOSFET11
8の入力とNORゲート107の第一入力に接続
される。 NORゲート105の出力は、NMOSFET11
6とNORゲート107の第二入力に接続され
る。 NORゲート106の出力は、ステツプモータ
駆動用NMOSFET114に接続され、NORゲー
ト107はステツプモータ駆動用NMOSFET1
19に接続される。 電源端子VDDは+電源入力端子であり、
PMOSFET113,118のソースが接続され
ている。 NMOSFET114,119はそのソースを接
地され、PMOSFET113、NMOSFET114
のドレインは互いに接続されるとともに、ステツ
プモータ96のコイルの出力端子及び検出用
NMOSFET115のドレンと各々接続されてい
る。 PMOSFET118,NMOSFET119は、そ
のドレンを互いに接続され、更にステツプモータ
96のコイルの他端出力端子及び検出用
NMOSFET116のドレンに接続されている。 NMOSFET115,116は、互いにソース
電極を接続され、その接続点は抵抗117の一端
に接続されている。また抵抗117の他端は接地
されている。 NMOSFET115,116、抵抗117の前
記接続点は、またコンパレータ110の+入力に
接続されている。 又、この接続点T0は、ロータの回転、非回転
の信号であり、コンパレータ110、抵抗10
8,109、NMOSFET111は、検出回路9
5の実施例であり、検出信号T0が、CMOSゲー
ト回路のスレツシヨルド電圧でも十分検出可能の
ときは、CMOSNOTゲートを使用することも可
能である。 抵抗108は電源電圧VDDに接続され、他端は
抵抗109に接続され、この接続点はコンパレー
タ110の−入力端子に接続される。 抵抗109の他端は、検出禁止用NMOSFET
111のドレンに接続され、ソースを通じて接地
される。又、コンパレータ110は、接地端子が
NMOSFET111のドレンに接続され、ソース
を通じて接地される。 コンパレータ110の出力は、端子112に信
号T4が出力され、制御回路93に入力される。 又、本発明の検出回路93に用いたコンパレー
タは、CMOSで構成されるコンパレータであり、
動作を簡単に説明する。 第20図は、コンパレータ110の一実施例で
あり、第20図aは詳細説明図、第20図bはブ
ロツク図である。 端子164は“+”入力端子、端子165は
“−”入力端子、端子166は出力端子、端子T3
はイネブル(Enable)端子である。 その機能をまとめると、第1表のようになる。
The present invention relates to a low power consumption drive system for a step motor of an analog display type electronic timepiece. Conventionally, the display mechanism of a commonly used analog display type quartz watch is constructed as shown in FIG. The output of the motor composed of the stator 1, coil 7, and rotor 6 is
The signal is transmitted to the wheel trains 2, 3, 4, and 5, and further drives display mechanisms such as a second hand, a minute hand, an hour hand, and in some cases a calendar via several wheel trains (not shown). Next, FIG. 2 shows an example of the circuit configuration of a conventionally used electronic wristwatch. The oscillation signal of the oscillation circuit 10 is sequentially frequency-divided by the frequency divider circuit 11. These frequency-divided signals are converted by the pulse synthesis circuit 12 into two signals with a pulse width of 7.8 msec, a period of 2 seconds, and a phase difference of 1 second.
As a result of being applied to the inputs 15 and 16 of 3a and 13b, a reversal pulse is applied to the coil 7 in which the direction of current flow changes every second, and the rotor 6, which is magnetized to two poles, sequentially rotates by 180 degrees. do. An example of the coil current waveform at this time is shown in FIG. By the way, the driving pulse width (7.8 m sec in the above example), coil resistance, number of coil turns, dimensions of each part of the step motor, etc. of the conventional electronic wristwatch are based on all the situations that the electronic wristwatch is expected to encounter, such as a calendar, etc. If the train load becomes heavy,
It is designed to be able to drive the step motor stably even when the battery is placed in a magnetic field, when the internal resistance of the battery becomes extremely high at low temperatures, or when the battery voltage drops at the end of its life. As a result, power was wasted even though large output torque was not required under normal conditions, which became a major obstacle in reducing the overall power consumption of watches. The present invention was proposed in order to eliminate the above-mentioned drawbacks of the prior art, and it supplies the step motor with pulses of the minimum pulse width commensurate with the current load condition of the step motor. This aims to reduce the Hereinafter, before explaining the present invention in detail, an example of the operation according to the present invention will be briefly explained using FIGS. 4a, b, and c. The drive pulse for the step motor used in the electronic timepiece of the present invention is composed of two types of pulses: a normal drive pulse and a corrected drive pulse. The order of pulses supplied to the step motor is the normal drive pulse and the correction drive pulse, but the correction drive pulse is, in principle, supplied when the step motor cannot rotate with the normal drive pulse. Then, when the corrected drive pulse is supplied to the step motor, since it was not possible to rotate with the normal drive pulse, the pulse width of the next normal drive pulse is lengthened by a predetermined amount to make it easier to rotate. On the other hand, if the step motor can be rotated several steps with only the normal drive pulse, the pulse width of the normal drive pulse is shortened by a predetermined amount. Through the above operations, the pulse width of the normal drive pulse P1 becomes almost the minimum pulse width that can drive the step motor in the current state, and therefore,
Power consumption is almost minimal. For example, Figure 4a
The P 1 pulse width, which was currently 3.9 m sec, can be expressed as
The time is shortened to 3.4 msec by the operation described in item 2 above. Assume that the step motor can further rotate in this state. Next, after several steps of rotation at 3.4 m sec, the pulse width of P1 is set to 2.9 m sec by the above-described operation again. Assuming that the step motor cannot rotate in this state, the non-rotation of the rotor is detected by the operation described in item 1 above, and the correction drive pulse P 2 is immediately applied, and the step motor P 1 from the next step onwards is detected. Set the pulse width to 3.4m sec. Thereafter, the normal drive pulse width of 3.4 msec is maintained while repeating the above operation. If for some reason the step motor is unable to rotate with the normal drive pulse width of 3.4 msec,
As shown in Fig. 4b, non-rotation of the rotor is detected by rotor motion detection, and the corrective drive is immediately performed.
The normal drive pulse width after the next step is 3.9m sec.
is set to After that, if there is room for rotation again, take several steps as shown in Figure 4c.
After normal driving for 3.4 m sec, the normal drive pulse width is set to 3.4 m sec by the operation described in the second term above. Furthermore, when a reuse operation is performed to adjust the time of this electronic watch, and when the timekeeping is restarted after the timekeeping has stopped, the drive pulse width is usually the minimum pulse width among the available pulse widths. (for example, 2.4m sec), and after that,
Continue the above action. The outline of the operation of the present invention has been described above, and next, the principle of rotor operation detection, which is an important element of the present invention, will be explained. Possible methods for detecting rotor motion include using a mechanical switch or an external element such as a Hall element, but it is difficult to install these mechanisms in an extremely small volume such as an electronic wristwatch. be. Two different motion detection principles will be explained below as an example of rotor motion detection in which a detection circuit can be realized in a single integrated circuit along with oscillation, frequency division, drive circuits, etc. without requiring external elements. The first method utilizes the fact that when an integral stator is used, the drive current waveform differs depending on the position of the rotor. Fig. 5 shows an integrated stator connected by a saturable magnetic path 17 that is made to be easily saturated.Although not clearly shown in the figure, the stator is magnetically engaged with a magnetic core around which a coil 7 is wound. There is. Also,
This stator is provided with a notch 18 for determining the direction of rotation of the rotor 6, which is magnetized into two poles in the radial direction. Figure 5 shows the state immediately after a current is applied to the coil 7, and when no current is applied to the coil 7, the rotor 6 is rotated so that the angle between the notch 18 and the rotor magnetic pole is approximately 90 degrees. stationary in position. In this state, when a current is passed through the coil 7 in the direction of the arrow, magnetic poles are formed in the stator 1 as shown in FIG. 5, and the rotor 6 is repelled and rotates clockwise. When the current flowing through the coil 7 is cut off, the rotor 6
comes to rest with the magnetic poles reversed from those shown in Figure 5.
Thereafter, by applying current to the coil 7 in the opposite direction, the rotor 6 sequentially continues to rotate clockwise. In a step motor constructed of an integrated stator having the saturable portion 17 as described above, the current waveform when current is passed through the coil 7 has a gentle rising portion as shown in FIG. This is because the magnetic resistance of the magnetic circuit seen from the coil 7 is extremely low until the saturable part 17 of the stator 1 is saturated, resulting in a low resistance R and a large time constant γ of the coil series circuit. be. This can be expressed as a formula as follows. γ=L/R L≒N 2 /Rm From now on, γ=N 2 /(R×Rm) where, L: inductance of coil 7, N:
The number of turns of the coil 7, Rm: magnetic resistance. When the saturable part 17 of the stator 1 is saturated, the magnetic permeability of the saturated part is the same as that of air, so Rm
increases, the time constant γ of the circuit decreases, and the current waveform suddenly rises as shown in FIG. Furthermore, since this saturation time is also affected by the magnetization state of the motor, the higher the current level at the time of pulse interruption, the longer the saturation time becomes. Therefore, since the saturation time becomes longer after the correction drive pulse is supplied to the step 7, it is preferable to supply the step motor with a degaussing pulse to cancel this effect. The operation of the rotor in this example is detected as a difference in the time constant of the resistor-coil series circuit described above after driving with normal pulses. Next, the reason for the difference in time constant will be explained using drawings. FIG. 6 shows the state of the magnetic field when current begins to flow through the coil 7, and the rotor 6 has magnetic poles at rotatable positions. The magnetic flux lines 20 show the state of the magnetic flux generated from the rotor 6, and in reality, there is also magnetic flux that interlinks with the coil 7.
It has been omitted here. The magnetic flux lines 20a and 20b are oriented in the direction of the arrow in FIG. 6 in the saturable parts 17a, 17b of the stator 1. The saturable portion 17 is often not yet saturated. In this state, current is applied to the coil 7 as shown by the arrow in order to rotate the rotor 6 clockwise. Magnetic flux 19 generated by coil 7
a, 19b are saturable parts 17a, 1 of the stator 1
Magnetic flux 20a, 20b generated from the rotor 6 at 7b
, and therefore the saturable portion 17 of the stator 1 is quickly saturated. After this, rotor 6
Although sufficient magnetic flux is generated to rotate the rotor 6, it is omitted in FIG. FIG. 8 22 shows the waveform of the current flowing through the coil at this time. On the other hand, FIG. 7 shows the state of the magnetic flux when current is applied to the coil 7 where the rotor 6 cannot rotate for some reason and has returned to its original position. Originally, in order to rotate the rotor 6, a current must flow through the coil 7 in the opposite direction to the arrow, that is, in the same direction as shown in Figure 6, but the current flows through the coil 7 every time. Since a reversal current that changes the direction of the rotor 6 is applied, such a state occurs when the rotor 6 cannot rotate. Since the rotor 6 could not rotate,
The direction of the magnetic flux generated from the rotor 6 is the same as in FIG. Since current flows in the coil 7 in the opposite direction to that shown in Fig. 6, the magnetic flux directions are 21a and 21b.
become that way. Saturable portion 17a, 1 of stator 1
7b, the magnetic fluxes generated by the rotor 6 and the coil 7 cancel each other out, and the stator 1
It takes longer time to saturate the saturable part of. This state is shown in Figure 8, 23.
It is. An example of rotor position detection means that utilizes the above phenomenon is shown in FIGS. 9 and 10. FIG. 9 shows a conventional drive circuit, that is, MOS gates 24, 25, 26, which constitute a drive inverter.
27, detection gates 28, 29, detection resistor 30,
Capacitor-charging transmission gate 3
1. This is a rotor position detection circuit constructed by adding a capacitor 33 and a voltage comparator 32. First of all,
To give an example of normal drive timing, current is passed through the path 34 to excite the coil 7 and drive the rotor. After the rotor movement is almost completed, a short period of time (approximately 0.5 m sec to 1 m sec) is applied to path 35.
A first detection pulse is applied to coil 7 and then a second detection pulse is applied to coil 7, this time in path 36. Now, if the rotor rotates normally one step by the normal drive pulse, the relationship between the rotor magnetic poles and the stator magnetic poles when the first detection pulse is applied to the coil is as shown in Figure 6. Then, the rotor can be driven one step again. The rising part of the current waveform at this time is shown in Fig. 822.
It shows a waveform with a fast rise like this. Next, when the second detection pulse is applied, the rotor position is the same as that of the first detection pulse (the pulse width of the detection pulse is short and the high resistance 30 is connected in series with the coil 7). , the rotor does not rotate due to the detection pulse.) Since the direction of excitation is opposite, the relationship between the rotor magnetic poles and the stator magnetic poles is as shown in Figure 7, and the rising part of the current waveform is as shown in Figure 8, 23. The waveform has a slow rise. However, since the detection resistor 30 is connected in series with the coil when the detection pulse is applied, strictly speaking, the waveform does not match the waveform shown in FIG. 8, but the characteristics of the rising portion remain the same. Therefore, the detection resistor 30
When observing the terminal potential of
The potential Vs 1 due to the detection pulse rises to a higher potential than the potential Vs 2 due to the second detection pulse. Next, if the rotor cannot rotate one step by the normal drive pulse and returns to the initial position, the relationship between the rotor magnetic poles and the stator magnetic poles when the first detection pulse and the second detection pulse are applied is , which is opposite to the normal rotation described above, and as a result, the terminal potential of the detection resistor 30 becomes Vs 1 <Vs 1 as shown in FIG. 10b.
It becomes Vs 2 . Therefore, by comparing the magnitudes of Vs 1 and Vs 2 , it is possible to detect whether or not the rotor has operated normally due to the normal drive pulse. In our example Vs 1
The potential difference between and Vs 2 was about 0.4V. A potential difference of this degree can be easily detected. For example, in a configuration as shown in FIG. 9, the gate 31 is turned ON at the timing of the first detection pulse, and the capacitor 33 is charged with Vs 1 , and then the potential Vs 1 charged in the capacitor 33 is changed when the second detection pulse is applied. The voltage comparator 33 may determine whether the terminal potential Vs 2 of the detection resistor 30 is large or small. This completes the explanation of the first method of rotor motion detection principles.Next, we will explain the principle of rotor motion detection from the voltage waveform induced in the coil by the free vibration of the rotor after the rotor is driven. explain. Figure 11a shows the induced voltage waveform of the coil generated at both ends of the high resistance when both ends of the coil are connected to a high resistance of several tens of kilohms after applying a normal driving pulse to the coil, and the rotation angle of the rotor. Figure 11b
This shows the angle between the stator parallel axis and the magnetic poles. Section T 1 is the section where the drive pulse is normally applied to the coil, and the high resistance (detection resistor 7 is not connected to the circuit, so no induced voltage waveform appears. This is the voltage induced in the coil by the rotation and vibration motion of the rotor after completion.The voltage waveform in this section T2 changes depending on the step motor's load state and drive conditions, so the voltage waveform of this voltage waveform is By detecting the change, the operation of the step motor can be detected. Fig. 12 is an example of a detection circuit based on this principle. Gates 24, 25, 26, 27, 28, 2
9, the detection resistor 30, and the coil 7 have exactly the same configuration as in FIG. 9, except that the input signal is different. A connection point of the detection resistor 30 is connected to an input end of a voltage detector 40 having a predetermined threshold value. When the coil is energized in path 41 with a normal drive pulse, the rotor is driven. Then, during the rotor motion, the coil 7
The state is intermittently switched between a state in which both ends are grounded and short-circuited through the path 42, and a state in which a closed loop including the high-resistance detection resistor 30 is formed through the path 43. The effect of intermittent switching will be described later, but for the sake of simplicity, we will first describe a state in which a closed loop including the detection resistor 30 is formed immediately after the rotor is driven. FIG. 11 shows the terminal potential waveform of the detection resistor 30 in such a state. In FIG. 11, the step motor is in an almost no-load state. Next Figure 13a
In the figure, the induced voltage waveforms and rotor rotation angles at maximum load and overload are shown as a and b. θ is the angle between the stator parallel axis and the magnetic poles, as shown in FIG. 13b. At maximum load a, the rotor rotates slowly and the vibration after one step rotation is small, so the induced voltage has a waveform with few irregularities. Also, at overload b,
Except for a large peak voltage induced in the negative direction when the rotor returns to its initial position, the induced voltage waveform has little undulation. Various methods can be considered for determining whether the rotor is rotating or not rotating from the induced voltage waveform, but determining based on the presence or absence of the peak P shown in FIG. 11 is simple and reliable in terms of circuitry. In other words, it depends on whether or not the terminal potential of the detection resistor 30 reaches a predetermined potential or higher within a predetermined time period during which the peak P is considered to occur after the number of m seconds after the application of the normal drive pulse ends.
Determine whether the rotor is rotating or not. However, with this method, as shown in Figure 13a, even though it is rotating under maximum load, it is considered to be non-rotating. If it is used, it is a safe malfunction,
The rotor will not rotate too much because the corrective drive pulses in the same direction will simply be produced in excess. FIG. 14 shows the coil induced voltage waveform after driving when the pulse width of the normal driving pulse is varied. As can be seen from this figure, when the pulse width of the normal drive pulse exceeds a certain length, the height of the peak P of the induced voltage waveform becomes low despite no load and normal rotation.
To make this easier to understand, FIG. 15 shows the pulse width of the normal drive pulse on the horizontal axis and the potential of the peak P of the induced voltage on the vertical axis. 45 is a case where a detection resistor is connected in series with the coil after driving to form a closed loop as explained above, and 46 is a case where a detection resistor is intermittently connected in a closed loop as explained next. It is. Next, we will discuss the effect of intermittently connecting a high-resistance detection resistor in a closed loop that includes the coil after applying a normal drive pulse. Conventional drive circuits are driven by two inverters as shown in Figure 2, so when not driven, both ends of the motor coil are short-circuited due to the low resistance in the driver that forms the inverter, and the voltage induced in the coil is The current flowing through the twelfth
The current flows through the short circuit of path 42 in the figure, and this current is consumed as heat by the driver resistor transistor, thereby applying braking to the rotor.
Furthermore, in order to detect the induced voltage, when a closed loop is formed using the path 43 in FIG. is smaller compared to the former. Therefore, by switching these two circuits when braking the rotor, a sudden change in current occurs in the circuit. However, since the motor coil has a large inductance, it is unable to follow this change in current, and the braking circuit resistance Rd (=R + R
30) and the first-order lag response with time constant γ=Rd due to coil inductance L. At this time,
The voltage generated across the detection resistor 30 and R30 is:
When the braking circuit is on path 42 in Fig. 12, the voltage is zero, and the moment the switch is made to path 43, the coil 7 tries to keep the braking current flowing through path 42, so the detection resistance is relatively high. A high voltage is momentarily generated across the resistor 30, and then attenuates with the aforementioned time constant γ. An example of the terminal voltage of the detection resistor 30 at this time is shown in FIG. The feature of this method is that it is possible to amplify the voltage induced by the motor during braking by simply switching the resistance value of the circuit that performs rotor braking, and when the induced voltage is continuously detected as shown in Figure 15 45 The maximum value of the peak voltage of the high voltage is the height
While it is about 0.8V, in the case where the detection resistor is connected intermittently as shown in 46, it reaches the power supply voltage of the drive circuit (about 1.5V) or more. Therefore, it is extremely easy to detect such a voltage. By the way, as can be seen from FIG. 15, when the pulse width of the normal drive pulse exceeds a certain level, there is a phenomenon in which the undulations of the induced voltage become smaller, so this point must be taken into account. The principles of the two types of rotor motion detection circuits have been described above, but the gist of the present invention is to increase or decrease the normal drive pulse width, and the configuration of the step motor and the step motor motion detection circuit are important elements. However, it is not limited to what is described herein. Next, examples of the present invention will be described. FIG. 17 is a block diagram of the embodiment. Reference numeral 90 denotes an oscillation circuit, which typically uses a crystal resonator that oscillates at 32768 Hz. 91 is a frequency divider circuit, which has 15 stages of flip-flops for the above oscillation frequency.
The frequency is divided to obtain a timing of 1 second. Reference numeral 97 is a reset input for the clock. When the reset input is input, all the frequency division stages are reset, and at the same time as the timekeeping reset state is entered, a reset signal is also input to the control circuit 93, and the normal drive pulse immediately after the timekeeping reset state is released. The pulse width is set to the minimum pulse width among the pulse widths. A waveform synthesis circuit 92 synthesizes desired pulses from the output of the flip-flop obtained by the frequency dividing circuit 91 using an AND gate, a NOR gate, etc. into a waveform as shown in the time chart shown in FIG. Since this synthesis allows logically easy circuit design, a circuit diagram is omitted. FIG. 19 is a circuit diagram of the drive circuit 94 and the detection circuit 95 shown in FIG. 17, and the input terminal T1 is the output of the control circuit 93 in FIG . (abbreviation)), one of the step motor 96 output terminals is “H”.
Then, one of them becomes "L" (abbreviation for low level), and current flows to the step motor 96. The output of the control circuit 93 in FIG. 17 is input to the T 2 terminal, and when T 2 is set to "H", the Q signal of the flip-flop 100 is input to the EX/OR during that time, so the EX/OR The output of the flip-flop 100 becomes a negative logic to the output of the flip-flop 100, and the direction of the current flowing to the motor can be reversed. In this embodiment, when the rotation is not caused by the normal drive pulse, the correction pulse P2 is used to drive, and then the pulse P3 , which is in the opposite direction to P2 , is applied again. This is because in an integral stator type motor, if correction drive is performed at P 2 , the magnetic saturation time of the saturable magnetic path of the integral stator becomes longer in the next drive pulse, and the effective pulse width becomes shorter. , when performing P2 correction drive, the reverse direction pulse P3 is sent to the step motor 96.
By applying this to the coil, the stator is magnetized in the direction of the next driving pulse, shortening the time required for saturation of the integral part. The output T 3 of the control circuit 93 shown in FIG. 17 is input to the input terminal T 3 , and the rotation is detected using this pulse by the method of detecting the induced voltage after the rotor rotates as described above. When a pulse P 0 with a period of 1 second is input to flip-flop (hereinafter abbreviated as F/F) 100, F/F10
0 is F/F that outputs 1/2Hz, and its output Q
is to EX・OR121, output is EX・OR122
is input. T 2 is input to the other input terminals of EX・OR121, 122, and the output of EX・OR121 is the NOR gate 102, 103, EX・OR122
The outputs of are connected to NOR gates 104 and 105, respectively. The output of NOT gate 101 is NOR gate 10
3,104. The output T3 of the control circuit 93 is passed through the NOT gate 120 to the NOR gate 1.
02,105. The output of NOR gate 102 is NMOSFET11
5 and the first input of NOR gate 106. The output of NOR gate 103 is the output of NOT gate 12
PMOSFET1 for step motor drive through 3
13 and a second input of NOR gate 106. The output of NOR gate 104 is NOT gate 124
PMOSFET11 for step motor drive
8 and the first input of NOR gate 107. The output of NOR gate 105 is NMOSFET11
6 and the second input of NOR gate 107. The output of the NOR gate 106 is connected to the step motor driving NMOSFET 114, and the NOR gate 107 is connected to the step motor driving NMOSFET 114.
Connected to 19. The power supply terminal V DD is a + power supply input terminal,
The sources of PMOSFETs 113 and 118 are connected. NMOSFET114, 119 have their sources grounded, PMOSFET113, NMOSFET114
The drains of the step motor 96 are connected to each other, and are connected to the output terminal of the coil of the step motor 96 and the detection terminal.
Each is connected to the drain of the NMOSFET 115. PMOSFET 118 and NMOSFET 119 have their drains connected to each other, and are further connected to the other end output terminal of the coil of step motor 96 and the detection terminal.
Connected to the drain of NMOSFET116. The NMOSFETs 115 and 116 have their source electrodes connected to each other, and their connection point is connected to one end of a resistor 117. Further, the other end of the resistor 117 is grounded. The connection point between the NMOSFETs 115 and 116 and the resistor 117 is also connected to the + input of the comparator 110. Moreover, this connection point T 0 is a rotor rotation/non-rotation signal, and a comparator 110 and a resistor 10
8,109, NMOSFET111 is the detection circuit 9
In this embodiment, if the detection signal T 0 can be detected sufficiently by the threshold voltage of the CMOS gate circuit, it is also possible to use a CMOSNOT gate. Resistor 108 is connected to power supply voltage V DD , the other end is connected to resistor 109 , and this connection point is connected to the negative input terminal of comparator 110 . The other end of the resistor 109 is an NMOSFET for inhibiting detection.
It is connected to the drain of 111 and grounded through the source. Further, the comparator 110 has a ground terminal.
It is connected to the drain of the NMOSFET 111 and grounded through the source. The output of the comparator 110 is a signal T 4 outputted to the terminal 112 and inputted to the control circuit 93 . Further, the comparator used in the detection circuit 93 of the present invention is a comparator configured with CMOS,
Briefly explain the operation. FIG. 20 shows one embodiment of the comparator 110, FIG. 20a is a detailed explanatory diagram, and FIG. 20b is a block diagram. Terminal 164 is a "+" input terminal, terminal 165 is a "-" input terminal, terminal 166 is an output terminal, terminal T 3
is an enable terminal. The functions are summarized in Table 1.

【表】 VDDは電源端子であり、PMOSFET160,
162のソース電極と各々接続されている。 PMOSFET160は、そのゲート、ドレン電
極を接続され、その接続点はPMOSFET162
のゲート及びNMOSFET161のドレンに各々
接続されている。 NMOSFET161のゲートは、端子164に
接続され、そのソースはNMOSFET111のド
レンに接続されている。 PMOSFET162のドレンは、NMOSFET1
63のドレン及び出力端子166に接続されてい
る。 NMOSFET163のゲートは、端子165に
接続され、そのソースは、NMOSFET161の
ソースと共にNMOSFET111のドレンに接続
されている。 NMOSFET111は、そのソースを接地さ
れ、ゲートは端子T3に接続されている。 また、NMOSFET161と163の特性は互
いに等しく、さらにPMOSFET160と162
の特性は互いに等しく構成されている。 以上の様な構成のコンパレータについてその動
作を説明すると、イネーブル端子P3が“L”の
時、NMOSFET111はオフし、コンパレータ
は動作しない。 端子T3が“H”になるとNMOSFET111は
ONし、コンパレータは動作する。又、本実施例
では、検出信号の閾値電圧を抵抗108,109
の分圧電圧で得ているため、常時電流を流してい
ては、電力の消費があるので、NMOSFET11
1でパルスT3が“H”になつたときのみ、電流
が流れる様にして、回路の低電流化を図つてい
る。 端子164に入力電圧V1を印加すると、接続
点168の電位、電流は第21図aのようにな
る。 第21図aに於て、V168は端子168の電
位、I168は端子168を流れる電流である。 PMOSFET162のゲートには、上記V16
8が印加されるため、その飽和電流はI168に
等しくなる。 その様子を、第21図b162の特性に示す。 一方、端子165に印加する電圧をV2とする
と、V2>V1の時、NMOSFET163の飽和電流
はI168より大きくなる。 したがつて、出力端子166の電位V166は
“L”レベルに近くなる。 その様子を、第21図bの動作点Xで示す。 反対に、V2<V1の場合、出力V166は
“H”レベルとなり、その様子を第21図b Y
で示す。 したがつて、その機能をまとめると、第1表の
如くなる。 第22図は、第17図に於ける制御回路93の
回路例である。 検出回路95からの出力信号T4は、SR−F/
F140のセツト入力端子Sに入力される。波形
合成回路92からの信号P1は、RS−F/Fのリ
セツト入力端子R、バイナリカウンタ143のク
ロツク入力端子、ANDゲート156の入力端
子、NOTゲート157を介してSR−F/F15
8のリセツト端子Rに入力される。ANDゲート
141は、波形合成回路92の出力信号P2とSR
−F/F140のQ出力が入力される。ANDゲ
ート142は、波形合成回路92の出力P3とSR
−F/F140の出力が入力され、出力信号は
T2として駆動回路に入力される。ANDゲート1
59は、波形合成回路の出力P5とSR−F/Fの
出力が入力され、その出力信号T3は駆動回路
94に入力される。 バイナリカウンタ143は、実施例では、4段
のフリツプフロツプで構成されており、各段の出
力信号はANDゲートに入力される。ORゲート1
45は、ANDゲート144の出力とANDゲート
142の出力が入力される。ANDゲート146
は、SR−F/F出力とNAUDゲート147の
出力が入力される。アツプダウンカウンタ148
は、U/D入力(アツプダウン制御入力)には
ANDゲート146の出力、クロツク入力Cには
ORゲート145の出力が入力される。リセツト
入力Rには時計のリセツト信号97が入力され
る。実施例では、アツプダウンカウンタ148は
3段のフリツプフロツプを有しており、出力
Q1,Q2,Q3はそれぞれNANDゲート147に入
力され、又、それぞれEX・ORゲート150,1
51,152に入力される。ANDゲート156
は、波形合成回路92の出力P4,P1ならびにSR
−F/Fの出力が入力される。バイナリカウン
タ149は、クロツク入力CにはANDゲート1
59の出力が入力され、リセツト入力RにはSR
−F/F158のQ出力が入力される。実施例で
は、バイナリカウンタ149は、3段のフリツプ
フロツプで構成され、その各々の出力Q1,Q2
Q3はORゲート154に入力されるとともに、
EX・ORゲート150,151,152にそれぞ
れ入力される。NORゲート153は、EX・OR
ゲート150,151,152の出力が入力さ
れ、その出力は、SR−F/F158のセツト入
力Sに入力される。ORゲート155にはANDゲ
ート141の出力、AND142の出力、ORゲー
ト154の出力、波形合成回路92の出力P0がそ
れぞれ入力され、出力T1は駆動回路に入力され
る。 次に、実施例の動作説明を行なう。 SR−F/F140は、ロータが回転の時は検
出信号T4の入力によつてセツト状態となり、
は“L”となるため、ANDゲート141,14
2,146,159の出力は、全て“L”とな
る。このため、ANDゲート159の出力T3は、
波形合成回路の出力P5信号は回転検出と同時に
“L”信号となり、以後、検出回路は禁止され
る。又、アツブダウンカウンタ148のU/D入
力は“H”のとき、アツプカウンタ“L”のとき
ダウンカウンタとなるため、ロータが回転してい
るときはダウンカウンタとなる。 このとき、バイナリカウンタ143のクロツク
入力Cには、1秒毎に波形合成回路からの出力P1
が入力されるため、実施例の様に、4段のフリツ
プフロツプ構成の場合には、16秒毎にANDのゲ
ート144の出力は“H”となり、ORゲート1
45を介してアツプダウンカウンタ148のクロ
ツク入力Cに入力され、アツプダウンカウンタ1
48のカウント内容は、16秒毎に1だけ減ぜられ
る。 一方、波形合成回路92の出力P4は、2048Hzの
信号であるため、周期は約0.5m secとなり、波
形合成回路92の出力P1が“H”のときのみ
ANDゲート156を介してバイナリカウンタ1
49のクロツク入力Cに入力される。実施例で
は、バイナリカウンタ149は3段のフリツプフ
ロツプで構成されている。EX・OR150,15
1,152は、バイナリカウンタ149とアツプ
ダウンカウンタ148の出力の一致を常に監視し
ており、内容が一致したときEX・ORの出力は全
て“L”となり、NORゲート153の出力は
“H”となり、SR−F/F158をセツト状態と
し、出力Qは“H”となり、バイナリカウンタ1
49はリセツトされる。このためORゲート15
4の出力は、アツプダウンカウンタのカウント数
と、0.5m secの積だけの時間幅の信号が“H”
として出力される。 一方、検出回路95の出力T4が、検出の時間
内で一度も“H”信号がでなかつた場合、ロータ
は最初の駆動パルスでは回転できなかつたと判断
され、SR−F/F140の出力は“H”の状
態を続ける。このため、ANDゲート141の出
力は、波形合成回路92からの出力T2がそのま
まORゲート155の出力としてモータの補正駆
動を行なう。又、ANDゲート142の出力は、
波形合成回路92の出力信号P3が出力され、T2
信号として駆動回路94に入力され、このときは
補正駆動状態のステツプモータのコイルに流れる
電流の方向と逆向きの方向に電流が流れる様に制
御するとともに、ORゲート155の出力T1から
も駆動回路94に入力されるため、ステツプモー
タの残留磁気影響を除くことができ、一体ステー
タの場合の可飽和磁路飽和時間の消去が行なわれ
る。 更に、SR−F/F140の出力が“H”で
あるため、ANDゲート146の出力が“H”と
なり、アツプダウンカウンタ148のU/D入力
が“H”となる。アツプダウンカウンタ148は
アツプカウンタにセツトされ、波形合成回路92
の出力P3がANDゲート142、ORゲート145
を介して、アツプダウンカウンタ148のクロツ
ク入力Cに入力される。このためアツプダウンカ
ウンタ148のカウント内容は+1となり、次回
に出力される駆動パルスの長さは0.5m secだけ
長くなる。アツプダウンカウンタ148のフリツ
プフロツプの出力Q1,Q2,Q3が全て“H”とな
り、次にアツプ入力が入ると、カウンタの内容は
全て“L”となつてしまう。これを禁止するため
に、NANDゲート147の入力が全て“H”とな
つたとき、ANDゲート146の出力を“L”と
して、アツプダウンカウンタ148をダウンカウ
ンタとして、全て“L”となることを禁止してい
る。 波形合成回路の出力P0は、通常駆動パルスの最
低パルス幅を決定するためにある。これはパルス
幅が、0m secから開始されると、一定のパル
ス幅で駆動するまで、エネルギーのロスが大きい
ためであり、実施例では最低駆動パルス幅を約
1.9m secに設定してある。 アツプダウンカウンタ148は、リセツト信号
が分周回路に入力されると同時にリセツトされ
る。 このため、リセツト解除後は、通常駆動パルス
は、波形合成回路92の出力P0のパルス幅で決ま
るパルスで駆動される。ところで、この波形合成
回路92の出力P0のパルス幅は、おおむねステツ
プモータ96が回転し得ない最大の長さに設定し
てあり、リセツト解除後は、必らず補正駆動を行
なうことになる。このため、時計の組立時に補正
回路の良否の判定が容易になり、検査時間の短縮
が可能となる。更に、通常駆動パルス幅が一定に
なる時間も、1〜2回程度の補正駆動を行なつた
だけですむので早い。そのため、ステツプモータ
の消費電流測定がすみやかに行なうことができ
る。 ステツプモータの駆動パルスが、ステツプモー
タが回転できない程短かいパルス幅であるとき
は、通常駆動パルス幅では駆動できない。従つ
て、検出回路からの出力信号T4は“L”の信号
であるため、SR−F/F140出力は“H”
となつており、補正駆動パルスとして、波形合成
回路92の出力信号P2が、ステツプモータ96に
印加される。このパルス幅は、モータの最大トル
クを保証できる幅に設定される。実施例では、こ
の幅は7.8m secである。そして波形合成回路9
2の出力P3が入力されると、アツプダウンカウン
タ148はアツプカウンタになつているため、カ
ウンタ内容は+1となる。従つて1秒目の駆動パ
ルス幅が1.9m secであつた場合、2秒目の通常
駆動パルスは、波形合成回路の出力T1=1.9m
secと0.5m secの長さ、つまり、2.4m secの
長さの駆動パルスとなる。 更に、このパルス幅で回転しきれないときは、
7.8m secの補正駆動を行ない、その後、波形合
成回路92の出力T3でアツプダウンカウンタの
カウンタを2に設定する。3秒目では、通常駆動
パルスの長さは2.9m secとなる。もし、このパ
ルス幅で回転できないときは、同じ動作をくり返
し、通常駆動パルス幅はロータが回転できる限界
に近いパルス幅で駆動を行なえる。ところが、バ
イナリカウンタ143のカウンタ内容が16となつ
たとき、ANDゲート144の出力が“H”とな
り、アツプダウンカウンタ148の内容は−1と
なる。このため、例えば3.4m secで通常駆動を
行なつていた場合、次の通常駆動パルス2.9m
secとなる。従つて、2.9m secで回転できる場
合は、このまま2.9m secで駆動を続けるが、
2.9m secでは回転しきれない場合には、2.9m
secで駆動し、非駆動であることを検出し、補
正駆動パルスでロータを回転させ、アツプダウン
カウンタの内容を+1、次の通常駆動パルスの長
さは、再び3.4m secとなる。 又、カレンダー付の腕時計の場合、1日のうち
約6時間カレンダ送りのために、負荷が大きくな
る。この場合も、通常3.4m secで駆動していた
ものが、カレンダ送り時のみ、3.9m sec、4.4
m secというパルスで駆動できる様になり、一
度長くなつたパルスは、16秒後に0.5m secずつ
短かくして駆動し、常にロータが回転できるギリ
ギリの駆動パルス幅で駆動できることになり、モ
ータの消費電力は、最低の状態で、時計を駆動で
きる様になる。 実施例では、バイナリカウンタ143はフリツ
プフロツプ4段のバイナリカウンタであるため、
16秒に1回は、駆動パルスと補正駆動パルスが同
時に出ることになる。このため、更に低電力化を
ねらう場合、バイナリカウンタ143の段数を更
に増すことにより、通常駆動パルスと補正駆動パ
ルスが、秒内に両方発生する率を少なくできる。 ところが、あまりカウンタの段数を増しすぎる
と、負荷が大きくなり、駆動パルス幅が長くなつ
てしまつた後、負荷が小さくなつたときにもとの
パルス幅にもどるために時間がかかつてしまう。 このため、このバイナリカウンタの段数は、あ
まり多すぎても無意味になる。 以上の説明の様に、本発明によれば、前述のよ
うな非常に効果的なモータの低消費電力駆動回路
を有する電子時計の機能検査、性能検査が容易に
なり、効果多大である。 なお、本実施例では、一体ステータ型モータで
説明を行なつたが、従来から時計用として用いら
れている二体ステータ型モータでも、この効果は
何ら変わるごとがなく、同様に大きな効果があ
る。
[Table] V DD is the power supply terminal, PMOSFET160,
162 source electrodes, respectively. PMOSFET 160 has its gate and drain electrodes connected, and the connection point is PMOSFET 162.
and the drain of the NMOSFET 161, respectively. The gate of NMOSFET 161 is connected to terminal 164, and the source thereof is connected to the drain of NMOSFET 111. The drain of PMOSFET162 is NMOSFET1
63 and the output terminal 166. The gate of NMOSFET 163 is connected to terminal 165, and its source is connected to the drain of NMOSFET 111 together with the source of NMOSFET 161. NMOSFET 111 has its source grounded and its gate connected to terminal T3 . Also, the characteristics of NMOSFET161 and 163 are equal to each other, and furthermore, the characteristics of PMOSFET160 and 162 are equal to each other.
The properties of are made equal to each other. The operation of the comparator configured as above will be explained. When the enable terminal P3 is "L", the NMOSFET 111 is turned off and the comparator does not operate. When terminal T3 becomes “H”, NMOSFET111
Turns ON and the comparator operates. In addition, in this embodiment, the threshold voltage of the detection signal is set by resistors 108 and 109.
Because it is obtained by dividing the voltage of
1, the current flows only when the pulse T3 becomes "H", thereby reducing the current in the circuit. When the input voltage V 1 is applied to the terminal 164, the potential and current at the connection point 168 become as shown in FIG. 21a. In FIG. 21a, V168 is the potential of the terminal 168, and I168 is the current flowing through the terminal 168. The gate of PMOSFET162 has the above V16
8 is applied, so its saturation current is equal to I168. This situation is shown in the characteristics shown in FIG. 21 b162. On the other hand, when the voltage applied to the terminal 165 is V2 , when V2 > V1 , the saturation current of the NMOSFET 163 becomes larger than I168. Therefore, the potential V166 of the output terminal 166 becomes close to the "L" level. This situation is shown by operating point X in FIG. 21b. On the other hand, when V 2 <V 1 , the output V166 becomes "H" level, and the situation is shown in Fig. 21b Y
Indicated by Therefore, the functions are summarized as shown in Table 1. FIG. 22 is a circuit example of the control circuit 93 in FIG. 17. The output signal T4 from the detection circuit 95 is SR-F/
It is input to the set input terminal S of F140. The signal P1 from the waveform synthesis circuit 92 is sent to the SR-F/F 15 via the reset input terminal R of the RS-F/F, the clock input terminal of the binary counter 143, the input terminal of the AND gate 156, and the NOT gate 157.
It is input to the reset terminal R of No.8. AND gate 141 connects output signal P 2 of waveform synthesis circuit 92 and SR
-Q output of F/F 140 is input. AND gate 142 connects output P 3 of waveform synthesis circuit 92 and SR
-The output of F/F140 is input, and the output signal is
Input to the drive circuit as T 2 . AND gate 1
59 receives the output P 5 of the waveform synthesis circuit and the output of the SR-F/F, and its output signal T 3 is input into the drive circuit 94 . In the embodiment, the binary counter 143 is composed of four stages of flip-flops, and the output signal of each stage is input to an AND gate. OR gate 1
45 receives the output of the AND gate 144 and the output of the AND gate 142. AND gate 146
The SR-F/F output and the output of the NAUD gate 147 are input. Updown counter 148
is for U/D input (up-down control input).
The output of AND gate 146, clock input C
The output of OR gate 145 is input. A clock reset signal 97 is input to the reset input R. In the embodiment, the up-down counter 148 has a three-stage flip-flop, and the output
Q 1 , Q 2 , and Q 3 are each input to a NAND gate 147, and are also input to EX/OR gates 150 and 1, respectively.
51,152. AND gate 156
are the outputs P 4 , P 1 and SR of the waveform synthesis circuit 92
-F/F output is input. Binary counter 149 has AND gate 1 at clock input C.
59 output is input, and SR is input to reset input R.
-Q output of F/F 158 is input. In the embodiment, the binary counter 149 is composed of three stages of flip-flops, each of which outputs Q 1 , Q 2 ,
Q 3 is input to the OR gate 154 and
The signals are input to EX/OR gates 150, 151, and 152, respectively. NOR gate 153 is EX/OR
The outputs of gates 150, 151, and 152 are input, and the output thereof is input to set input S of SR-F/F 158. The output of the AND gate 141, the output of the AND 142, the output of the OR gate 154, and the output P0 of the waveform synthesis circuit 92 are input to the OR gate 155, and the output T1 is input to the drive circuit. Next, the operation of the embodiment will be explained. When the rotor is rotating, the SR-F/F140 enters the set state by inputting the detection signal T4 .
becomes “L”, so AND gates 141, 14
The outputs of 2,146,159 are all "L". Therefore, the output T 3 of AND gate 159 is
The output P5 signal of the waveform synthesis circuit becomes an "L" signal at the same time as the rotation is detected, and thereafter the detection circuit is prohibited. Further, when the U/D input of the up-down counter 148 is "H", it becomes a down counter when the up counter is "L", so it becomes a down counter when the rotor is rotating. At this time, the clock input C of the binary counter 143 receives the output P 1 from the waveform synthesis circuit every second.
is input, so in the case of a four-stage flip-flop configuration as in the embodiment, the output of the AND gate 144 becomes "H" every 16 seconds, and the OR gate 1
45 to the clock input C of the up-down counter 148, and the up-down counter 1
The count of 48 is decremented by 1 every 16 seconds. On the other hand, since the output P 4 of the waveform synthesis circuit 92 is a 2048Hz signal, the period is approximately 0.5 msec, and only when the output P 1 of the waveform synthesis circuit 92 is “H”.
Binary counter 1 via AND gate 156
It is input to clock input C of 49. In the embodiment, binary counter 149 is comprised of a three-stage flip-flop. EX・OR150,15
1,152 constantly monitors whether the outputs of the binary counter 149 and the up-down counter 148 match, and when the contents match, the outputs of EX and OR all become "L", and the output of the NOR gate 153 becomes "H". Therefore, the SR-F/F158 is set, the output Q becomes “H”, and the binary counter 1
49 is reset. For this reason, OR gate 15
The output of 4 is a signal with a time width equal to the product of the count number of the up-down counter and 0.5m sec.
is output as On the other hand, if the output T4 of the detection circuit 95 does not output an "H" signal even once within the detection time, it is determined that the rotor could not rotate with the first drive pulse, and the output of the SR-F/F 140 is Continue the “H” state. Therefore, the output of the AND gate 141 is the output T2 from the waveform synthesis circuit 92, which is used as the output of the OR gate 155 to perform corrective driving of the motor. Also, the output of the AND gate 142 is
The output signal P 3 of the waveform synthesis circuit 92 is output, and T 2
It is input as a signal to the drive circuit 94, and at this time, it is controlled so that the current flows in the direction opposite to the direction of the current flowing through the coil of the step motor in the correction drive state, and it is also driven from the output T1 of the OR gate 155. Since it is input to the circuit 94, the residual magnetic influence of the step motor can be removed, and the saturable magnetic path saturation time in the case of an integral stator is eliminated. Further, since the output of the SR-F/F 140 is "H", the output of the AND gate 146 becomes "H", and the U/D input of the up-down counter 148 becomes "H". The up-down counter 148 is set to an up-down counter, and the waveform synthesis circuit 92
The output P 3 of is AND gate 142, OR gate 145
is input to the clock input C of the up-down counter 148 via the up-down counter 148. Therefore, the count content of the up-down counter 148 becomes +1, and the length of the driving pulse output next time becomes longer by 0.5 msec. The outputs Q 1 , Q 2 , Q 3 of the flip-flops of the up-down counter 148 all become "H", and when the next up input is input, the contents of the counters all become "L". In order to prohibit this, when all the inputs of the NAND gate 147 become "H", the output of the AND gate 146 is set to "L", and the up/down counter 148 is set as a down counter so that all the inputs become "L". It is prohibited. The output P 0 of the waveform synthesis circuit is for determining the minimum pulse width of the normal drive pulse. This is because when the pulse width starts from 0 m sec, energy loss is large until driving at a constant pulse width.
It is set to 1.9m sec. The up-down counter 148 is reset at the same time as the reset signal is input to the frequency divider circuit. Therefore, after the reset is released, the normal drive pulse is driven by a pulse determined by the pulse width of the output P 0 of the waveform synthesis circuit 92. By the way, the pulse width of the output P0 of this waveform synthesis circuit 92 is set to approximately the maximum length at which the step motor 96 cannot rotate, and after the reset is released, correction drive is always performed. . Therefore, it becomes easy to determine whether the correction circuit is good or bad when assembling the watch, and the inspection time can be shortened. Furthermore, the time required for the normal drive pulse width to become constant is quick because it only requires one or two correction drives. Therefore, the current consumption of the step motor can be measured quickly. If the step motor drive pulse has a pulse width so short that the step motor cannot rotate, the step motor cannot be driven with the normal drive pulse width. Therefore, since the output signal T4 from the detection circuit is an "L" signal, the SR-F/F140 output is "H".
The output signal P2 of the waveform synthesis circuit 92 is applied to the step motor 96 as a correction drive pulse. This pulse width is set to a width that can guarantee the maximum torque of the motor. In the example, this width is 7.8 m sec. And waveform synthesis circuit 9
When the output P3 of 2 is input, the up-down counter 148 has become an up counter, so the counter content becomes +1. Therefore, if the drive pulse width for the first second is 1.9 m sec, the normal drive pulse for the second second is the output T 1 of the waveform synthesis circuit = 1.9 m sec.
sec and 0.5 m sec, that is, the drive pulse has a length of 2.4 m sec. Furthermore, if the rotation cannot be completed with this pulse width,
Correction driving is performed for 7.8 msec, and then the up-down counter is set to 2 using the output T3 of the waveform synthesis circuit 92. At the third second, the length of the normal drive pulse is 2.9 m sec. If the rotor cannot be rotated with this pulse width, the same operation is repeated and driving can be performed with a normal drive pulse width close to the limit at which the rotor can rotate. However, when the content of the binary counter 143 reaches 16, the output of the AND gate 144 becomes "H" and the content of the up-down counter 148 becomes -1. Therefore, for example, if normal driving is performed at 3.4 m sec, the next normal driving pulse of 2.9 m sec
sec. Therefore, if it can rotate at 2.9 m sec, it will continue to drive at 2.9 m sec, but
If the rotation cannot be completed with 2.9m sec, 2.9m sec.
sec, detects that it is not driven, rotates the rotor with a corrected drive pulse, increases the content of the up-down counter by 1, and the length of the next normal drive pulse becomes 3.4 msec again. Furthermore, in the case of a wristwatch with a calendar, the calendar is advanced for about 6 hours a day, which increases the load. In this case as well, the device that normally drives at 3.4 m sec now runs at 3.9 m sec and 4.4 m sec only during calendar feed.
It is now possible to drive with a pulse of m sec, and once the pulse has become long, it is shortened by 0.5 m sec after 16 seconds. This means that the motor can be driven with a pulse width that is just the limit that allows the rotor to rotate, reducing the power consumption of the motor. will be able to drive the clock in its lowest condition. In the embodiment, the binary counter 143 is a four-stage flip-flop binary counter.
A drive pulse and a correction drive pulse are issued at the same time once every 16 seconds. Therefore, when aiming to further reduce power consumption, by further increasing the number of stages of the binary counter 143, it is possible to reduce the rate at which both a normal drive pulse and a correction drive pulse are generated within a second. However, if the number of counter stages is increased too much, the load becomes large and the drive pulse width becomes long, and then when the load becomes small, it takes time to return to the original pulse width. Therefore, the number of stages of this binary counter becomes meaningless even if it is too large. As described above, according to the present invention, it becomes easy to test the function and performance of an electronic timepiece having the above-mentioned highly effective low power consumption drive circuit for a motor, which is highly effective. In addition, in this example, the explanation was given using a one-piece stator type motor, but this effect remains the same even with a two-piece stator type motor that has been conventionally used for watches, and the same great effect can be obtained. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、一般的なアナログ表示式電子腕時計
の表示機構の一例、第2図は、従来の電子腕時計
の回路構成例、第3図は、ステツプモータの駆動
電流波形の一例、第4図は本発明による駆動パル
ス列の一例、第5図、第6図、第7図は、ロータ
の動作検出の一原理の説明図、第8図はステツプ
モータの駆動電流波形の一例、第9図と第10図
は、ロータの動作検出回路の一例と検出電圧波形
の一例、第11図と第13図は、ロータ駆動後の
ロータの回転角と誘起電圧の関係、第12図は、
他の原理によるロータの動作検出回路の一例、第
14図は、駆動パルス幅を種々変化させた時の電
流波形と誘起電圧波形、第15図は、駆動パルス
幅とその後のピーク電位の関係を示すグラフ、第
16図はロータの動作検出誘起電圧波形の一例、
第17図は本発明の一実施例のブロツク図、第1
8図は本実施例に必要なパルスのタイムチヤー
ト、第19図は駆動回路と検出回路の構成図、第
20図a,bは、コンパレータの詳細構成図及び
ブロツク図、第21図a,bは、コンパレータの
動作説明図、第22図は本発明による制御回路の
構成例である。 1……ステータ、6……ロータ、7……コイ
ル、10……水晶発振回路、11……分周回路、
12……パルス合成回路、13a,13b……駆
動用インバータ、90……発振回路、91……分
周回路、92……波形合成回路、93……制御回
路、94……駆動回路、95……動作検出回路、
96……ステツプモータ、97……リセツト入力
端子。
Fig. 1 is an example of the display mechanism of a general analog display type electronic wristwatch, Fig. 2 is an example of the circuit configuration of a conventional electronic wristwatch, Fig. 3 is an example of the drive current waveform of a step motor, and Fig. 4 is is an example of a drive pulse train according to the present invention; FIGS. 5, 6, and 7 are explanatory diagrams of a principle of rotor motion detection; FIG. 8 is an example of a drive current waveform of a step motor; and FIGS. FIG. 10 shows an example of a rotor operation detection circuit and an example of a detected voltage waveform, FIGS. 11 and 13 show the relationship between the rotation angle of the rotor and the induced voltage after the rotor is driven, and FIG. 12 shows the relationship between the rotor rotation angle and the induced voltage.
An example of a rotor operation detection circuit based on another principle, Fig. 14 shows the current waveform and induced voltage waveform when the drive pulse width is varied, and Fig. 15 shows the relationship between the drive pulse width and the subsequent peak potential. The graph shown in FIG. 16 is an example of the induced voltage waveform detected by rotor operation.
FIG. 17 is a block diagram of one embodiment of the present invention.
Figure 8 is a time chart of pulses necessary for this embodiment, Figure 19 is a configuration diagram of the drive circuit and detection circuit, Figures 20a and b are detailed configuration diagrams and block diagrams of the comparator, and Figures 21a and b. 22 is an explanatory diagram of the operation of the comparator, and FIG. 22 is a configuration example of the control circuit according to the present invention. 1... Stator, 6... Rotor, 7... Coil, 10... Crystal oscillation circuit, 11... Frequency dividing circuit,
12... Pulse synthesis circuit, 13a, 13b... Drive inverter, 90... Oscillation circuit, 91... Frequency division circuit, 92... Waveform synthesis circuit, 93... Control circuit, 94... Drive circuit, 95... ...motion detection circuit,
96...Step motor, 97...Reset input terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 時計針を運針するステツプモータと、時間信
号を作る基準信号発生手段と、該基準信号発生手
段の出力を合成して異なつた実効電力を有する駆
動パルス群及び充分大きな実効電力を有する補正
パルスを作る波形合成回路と、該駆動パルス群の
うちのいずれか一つを時間信号に同期してステツ
プモータに供給する駆動回路と、駆動パルスが供
給された直後ステツプモータの回転・非回転を検
出する検出回路と、非回転が検出された時に該非
回転を補うため補正パルスを駆動回路に供給する
制御回路よりなる電子時計において、該制御回路
は非回転が検出されたとき非回転時の駆動パルス
より一つ上の大きさの実効電力を有する駆動パル
スを駆動回路に供給し、所定期間非回転が検出さ
れないときはそれまでの駆動パルスより一つ下の
大きさの実効電力を有する駆動パルスを供給する
とともに、ステツプモータが停止状態から回転を
再開するときは、最小の実効電力を有する駆動パ
ルスを前記波形合成回路から前記駆動回路へ供給
することを特徴とする電子時計。
1. A step motor for moving the clock hands, a reference signal generation means for generating a time signal, and a drive pulse group having different effective powers and a correction pulse having a sufficiently large effective power by combining the outputs of the reference signal generation means. A waveform synthesis circuit that generates a waveform, a drive circuit that supplies one of the drive pulses to the step motor in synchronization with a time signal, and a drive circuit that detects rotation or non-rotation of the step motor immediately after the drive pulse is supplied. In an electronic watch comprising a detection circuit and a control circuit that supplies a correction pulse to a drive circuit to compensate for non-rotation when non-rotation is detected, the control circuit supplies a correction pulse to a drive circuit to compensate for the non-rotation when non-rotation is detected. A drive pulse with an effective power one level higher is supplied to the drive circuit, and when no rotation is detected for a predetermined period of time, a drive pulse with an effective power one level lower than the previous drive pulse is supplied. At the same time, when the step motor resumes rotation from a stopped state, a drive pulse having a minimum effective power is supplied from the waveform synthesis circuit to the drive circuit.
JP14464477A 1977-12-02 1977-12-02 Electronic watch Granted JPS5477162A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14464477A JPS5477162A (en) 1977-12-02 1977-12-02 Electronic watch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14464477A JPS5477162A (en) 1977-12-02 1977-12-02 Electronic watch

Publications (2)

Publication Number Publication Date
JPS5477162A JPS5477162A (en) 1979-06-20
JPS6115384B2 true JPS6115384B2 (en) 1986-04-23

Family

ID=15366852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14464477A Granted JPS5477162A (en) 1977-12-02 1977-12-02 Electronic watch

Country Status (1)

Country Link
JP (1) JPS5477162A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191864U (en) * 1987-12-05 1989-06-16

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH616045B (en) * 1978-06-20 Ebauches Sa PROCESS FOR REDUCING THE CONSUMPTION OF AN ELECTRONIC WATCH PART AND ELECTRONIC WATCH PART IMPLEMENTING THIS PROCESS.
JPS5739375A (en) * 1980-08-20 1982-03-04 Seiko Instr & Electronics Ltd Electronic timepiece
JPS57136184A (en) * 1981-02-17 1982-08-23 Seiko Epson Corp Analogue electronic watch
JPH01282491A (en) * 1988-05-07 1989-11-14 Seiko Epson Corp Compensation circuit
JP7036629B2 (en) * 2018-03-06 2022-03-15 セイコーインスツル株式会社 Watch motor state detection circuit, watch, and watch motor state detection method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191864U (en) * 1987-12-05 1989-06-16

Also Published As

Publication number Publication date
JPS5477162A (en) 1979-06-20

Similar Documents

Publication Publication Date Title
JPS6115387B2 (en)
US4599005A (en) Step motor control mechanism for electronic timepiece
GB1592892A (en) Electronic timepieces
JPS6115380B2 (en)
WO2005057298A1 (en) Analog electronic clock
US4479723A (en) Analog electronic timepiece drive circuitry for energizing stepping motor drive coil in full and intermediate excitation states, and method therefor
JPS629877B2 (en)
JPS6115384B2 (en)
US4276626A (en) Electronic watch
JPS6137588B2 (en)
JPS6112554B2 (en)
US4312058A (en) Electronic watch
GB1592900A (en) Electronic timepieces having stepping motor-driven analogue time displays
JPS6115385B2 (en)
JPS6318149B2 (en)
JPS6115382B2 (en)
JPS6140949B2 (en)
JPS6115386B2 (en)
US4507599A (en) Method and device for controlling a stepping motor
JPS6118704B2 (en)
JPS6118151B2 (en)
JPS6137587B2 (en)
JPS6316319Y2 (en)
GB2050005A (en) Improvements in or relating to electronic timepieces
JPH10174494A (en) Controller and controlling method for stepping motor and time counting unit