JPS61144754A - Magnetic recording and reproducing device - Google Patents

Magnetic recording and reproducing device

Info

Publication number
JPS61144754A
JPS61144754A JP59266645A JP26664584A JPS61144754A JP S61144754 A JPS61144754 A JP S61144754A JP 59266645 A JP59266645 A JP 59266645A JP 26664584 A JP26664584 A JP 26664584A JP S61144754 A JPS61144754 A JP S61144754A
Authority
JP
Japan
Prior art keywords
circuit
signal
phase
output
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59266645A
Other languages
Japanese (ja)
Other versions
JPH0572670B2 (en
Inventor
Koji Yamamoto
耕司 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59266645A priority Critical patent/JPS61144754A/en
Publication of JPS61144754A publication Critical patent/JPS61144754A/en
Publication of JPH0572670B2 publication Critical patent/JPH0572670B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To put the 1st and the 2nd video signals in phase precisely and easily and to perform magnetic reproduction by accumulating a signal corresponding to the phase difference between both signals for a specific time. CONSTITUTION:The 1st video signal I to be recorded newly is processed by vertical synchronous separations 19. Further, the 2nd video signal which is recorded on a magnetic tape 1 is led out of a pulse generator 11 and processed by vertical synchronous separation 27. Those signals are supplied to an exclusive OR circuit 28 to detect their phase difference signal T, and the output signal of an up/down counter 31 corresponding to the detection signal is sent to a counter circuit 21. This circuit 21 counts and accumulates a clock at constant intervals of time and its output signal is latched with the output P of a generator 11 and D/A-converted 24; and the phase error voltage Q is added 39 to the output F of a speed control circuit 34 and the sum is sent to a control circuit 40, which controls the rotation of a drum motor 2.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、磁気テープに記録された映像信号と新たに記
録しようとする映像信号とを容易に同期させることを可
能にした磁気記録再生装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a magnetic recording and reproducing device that makes it possible to easily synchronize a video signal recorded on a magnetic tape with a video signal to be newly recorded. It is.

従来例の構成とその問題点 磁気記録再生装置(以下VTRと記す)において、磁気
テープに記録された映像信号に連続して新たに映像信号
を挿入記録する編集を行う場合、新たに記録しようとす
る第1の映像信号と磁気テープに記録された第2の映像
信号の各同期信号の位相が一致していないと、編集点で
映像信号の時間軸誤差を生じ、再生画像の乱れの原因に
なる。
Conventional configuration and its problems In a magnetic recording/reproducing device (hereinafter referred to as VTR), when editing is performed by inserting and recording a new video signal consecutively to a video signal recorded on a magnetic tape, when a new video signal is to be recorded. If the phases of the synchronizing signals of the first video signal recorded on the magnetic tape and the second video signal recorded on the magnetic tape do not match, a time axis error will occur in the video signal at the editing point, causing disturbances in the reproduced image. Become.

この乱れを低減するには第1の映像信号と第2の映像信
号の各同期信号の位相差を検出し、この位相差が零にな
るように磁気ヘッドを有するドラムモータの位相制御を
行う必要がある。このような位相制御を実現するために
、一般には、第1の映像信号より分離された第1の垂直
同期信号またはドラムモータの回転位相に応じて発生さ
nるパルス発生器(以下P(rと記す)の信号を前記位
相差に応じて可変遅延回路で遅延させることにより、ド
ラムモータを制御して各同期信号の位相差を零にする方
法が行なわれている。
To reduce this disturbance, it is necessary to detect the phase difference between the synchronization signals of the first video signal and the second video signal, and to control the phase of the drum motor with the magnetic head so that this phase difference becomes zero. There is. In order to realize such phase control, generally a pulse generator (hereinafter P(r A method has been used in which the drum motor is controlled to make the phase difference between the synchronizing signals zero by delaying the signal (denoted as ) using a variable delay circuit according to the phase difference.

以下図面を参照しながら従来の位相制御について説明す
る。第1図は従来の位相制御のブロック図であり、磁気
ヘッド1により再生された磁気テープ3上にすでに記録
された第2の映像信号1゜と第1の映像信号90位相差
を位相差検出回路7で検出した信号を累積回路8で累積
し、可変遅延回路4へ入力してPGl 1の信号の遅延
量を変化させる。遅延されたPGllの信号と第1の映
像信号9の位相差は位相差検出回路5で検出され、位相
差検出回路7の出力が零になるように駆動回路6により
ドラムモータ2が制御される。このようにして、第1の
映像信号と第2の映像信号の位相を合わせる。
Conventional phase control will be explained below with reference to the drawings. FIG. 1 is a block diagram of conventional phase control, and detects the phase difference between the second video signal 1° and the first video signal 90 already recorded on the magnetic tape 3 reproduced by the magnetic head 1. The signal detected by the circuit 7 is accumulated by the accumulation circuit 8, and input to the variable delay circuit 4 to change the delay amount of the signal of PGl 1. The phase difference between the delayed PGll signal and the first video signal 9 is detected by the phase difference detection circuit 5, and the drum motor 2 is controlled by the drive circuit 6 so that the output of the phase difference detection circuit 7 becomes zero. . In this way, the phases of the first video signal and the second video signal are matched.

しかし、従来のこのような方法では編集点における時間
軸誤差を低減するには高精度な可変遅延回路が必要であ
り、構成が複雑である。
However, in this conventional method, a highly accurate variable delay circuit is required to reduce the time axis error at the editing point, and the configuration is complicated.

さらに、編集点以前でトラッキングがずれた状態で、第
1の映像信号と、第2の映像信号の位相を合わせるよう
にドラムモータを制御すると記録時のテープパターンが
正規の位置よりずれと記録されることになり、この状態
で繰り返し、編集が行なわれると、テープパターンのず
れが蓄積されるという欠点がある。
Furthermore, if the drum motor is controlled to match the phase of the first video signal and the second video signal when the tracking is shifted before the editing point, the tape pattern at the time of recording will be recorded as being shifted from the normal position. Therefore, if editing is repeatedly performed in this state, there is a drawback that deviations in the tape pattern will accumulate.

発明の目的 本発明の目的は、高精度の可変遅延回路を使用せずに第
1の映像信号と第2の映像信号の位相を精度良く一致さ
せると共に、トラッキングがずれた状態での正確な編集
を可能とする磁気記録再生装置を提供することである。
OBJECTS OF THE INVENTION An object of the present invention is to accurately match the phases of a first video signal and a second video signal without using a high-precision variable delay circuit, and to perform accurate editing even when tracking is out of alignment. An object of the present invention is to provide a magnetic recording/reproducing device that enables the following.

発明の構成 上記目的を達成するために、本発明は・、第1の映像信
号とPGの信号の位相差に応じた信号に、第1の映像信
号と第2の映像信号の位相差に応じた信号を加算して得
られた信号により、ドラムモータの位相制御を行うよう
に構成したものであり、これにより第1の映像信号と第
2の映像信号の位相を、可変遅延回路を使用せずに、合
わせることができる。
Structure of the Invention In order to achieve the above object, the present invention provides: a signal corresponding to the phase difference between the first video signal and the PG signal, and a signal corresponding to the phase difference between the first video signal and the second video signal. The drum motor is configured to control the phase of the drum motor using the signal obtained by adding the signals obtained by adding the signals. You can match it without having to worry about it.

実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

第2図は本発明の一実施例における”/TRのサーボ制
御回路のブロック図であり、回路はデジタル制御による
ものである。この”/TRは、磁気ヘッド1を有する回
転体を駆動するドラムモータ2と磁気テープ3と速度制
御回路34と位相制御回路35と位相−数回路36と駆
動回路38から構成されている。ドラムモータ2は回転
速度を検出する周波数発電機37(以下F(、と記す)
とP(rllを有し、磁気ヘッド1は磁気テープ3へ映
像信号を記録再生する。駆動回路38は速度制御回路3
4と位相制御回路36のそれぞれの誤差信号を加算する
加算回路39とドラムモータ2を制御する制御回路40
とから構成されている。
FIG. 2 is a block diagram of the servo control circuit of "/TR" in one embodiment of the present invention, and the circuit is digitally controlled. It is composed of a motor 2, a magnetic tape 3, a speed control circuit 34, a phase control circuit 35, a phase-number circuit 36, and a drive circuit 38. The drum motor 2 has a frequency generator 37 (hereinafter referred to as F) that detects the rotation speed.
and P(rll), and the magnetic head 1 records and reproduces video signals on the magnetic tape 3.The drive circuit 38 has the speed control circuit 3
4 and the phase control circuit 36, and a control circuit 40 that controls the drum motor 2.
It is composed of.

このように構成された本実施例のサーボ制御回路につい
て以下その動作を説明するー。第3図は速度制御回路3
4の波形図、第4図は位相制御回路360波形図、第6
図及び第6図は位相−数回路36の波形図である。
The operation of the servo control circuit of this embodiment configured as described above will be explained below. Figure 3 shows speed control circuit 3
Figure 4 is a waveform diagram of phase control circuit 360, Figure 6 is a waveform diagram of phase control circuit 360.
6 and 6 are waveform diagrams of the phase-number circuit 36.

まず、速度制御回路34によりドラムモータ2を一定の
回転速度に制御する。Fe12の出力を波形整形回路1
2で波形整形して得たFC信号Bを遅延回路13により
一定量遅延し、得られたスタート信号Cによりカウンタ
回路14でクロック人の計数を開始させる。カウンタ回
路14のオーバーフロ一端子のオーバーフロー信号Eを
計数回路16で予め定められた回数n回計数し、得られ
たゲート信号Gによりゲート回路16を動作させ、FG
信号Bをゲートして得たランチ信号Hにより、第3図に
示すようにカウンタ回路14のカウンタ出力りがラッチ
回路17に保持される。ラッチ回路17のデジタル信号
はD/A変換回路18によりアナログ信号に変換され、
速度誤差電圧Fを得る。速度誤差電圧Fは駆動回路38
へ入力され、ドラムモータ2の速度制御を行う。例えば
、ドラムモータ2の速度が下れば速度誤差電圧Fが上昇
し、駆動回路38によりドラムモータ2が加速され、速
度が一定になるように制御される。以上が速度制御回路
34の動作説明である。
First, the speed control circuit 34 controls the drum motor 2 to a constant rotational speed. Waveform shaping circuit 1 outputs Fe12
The FC signal B obtained by waveform shaping in step 2 is delayed by a certain amount by a delay circuit 13, and the counter circuit 14 starts counting clocks in response to the obtained start signal C. The overflow signal E at the overflow terminal of the counter circuit 14 is counted a predetermined number n times by the counting circuit 16, and the gate circuit 16 is operated by the obtained gate signal G.
With the launch signal H obtained by gating the signal B, the counter output of the counter circuit 14 is held in the latch circuit 17 as shown in FIG. The digital signal of the latch circuit 17 is converted into an analog signal by the D/A conversion circuit 18,
Obtain speed error voltage F. The speed error voltage F is the drive circuit 38
and controls the speed of the drum motor 2. For example, if the speed of the drum motor 2 decreases, the speed error voltage F increases, the drum motor 2 is accelerated by the drive circuit 38, and the speed is controlled to be constant. The above is an explanation of the operation of the speed control circuit 34.

位相制御回路36はドラムモータ2を一定の回転位相に
制御する。新たに記録しようとする第1の映像信号工か
ら垂直同期分離回路19により第1の垂直同期信号Jを
分離し、遅延回路2oで遅延させたスタート信号Kによ
りカウンタ回路21ヘプリセツト端子PIの値mをプリ
セクトし、その後遅延回路2eの出力りで開くゲート回
路22を介してクロックMの計数を開始する。PGll
の信号を波形整形回路23で波形整形して得たラッチ信
号Pによりカウンタ回路21のカウンタ出力Nをラッチ
回路24に保持させる。スタート信号にの“H”レベル
期間ではラッチ回路24はリセットされる。ランチ回路
24のデジタル信号はD/A変換回路26によりアナロ
グ信号に変換され、位相誤差電圧Qとなる。位相誤差電
圧Qは駆動回路38へ入力され、ドラムモータ2の位相
制御を行う。例えば、第4図のP′に示されるようにド
ラムモータ2の位相が進めば、位相誤差電圧Qが上昇し
、駆動回路38によりドラムモータ2が加速されて位相
が遅れるように制御される。また、ドラムモータ2の位
相がさらに進んだ時、もしくは起動時、カウンタ回路2
1のカウンタ出力Nがオーバーフローし、オーバーフロ
ー信号0が出力され、ゲート回路22によりクロックM
を禁止し、カウンタ出力Nを最大値に保持させ、ドラム
モータ2は加速される。次に、ドラムモータ2の位相が
大きく遅れ、ラッチ信号Pの立ち下りがスタート信号に
の“HI+ レベル期間となると、ラッチ回路24がリ
セットされるだめ、位相誤差電圧Qが零になり、ドラム
モータ2は減速される。
The phase control circuit 36 controls the drum motor 2 to a constant rotational phase. The first vertical synchronizing signal J is separated from the first video signal signal to be newly recorded by the vertical synchronizing separation circuit 19, and the value m of the preset terminal PI is sent to the counter circuit 21 by the start signal K delayed by the delay circuit 2o. After that, counting of the clock M is started via the gate circuit 22 which is opened at the output of the delay circuit 2e. PGll
The counter output N of the counter circuit 21 is held in the latch circuit 24 by the latch signal P obtained by waveform shaping the signal in the waveform shaping circuit 23. The latch circuit 24 is reset during the "H" level period of the start signal. The digital signal of the launch circuit 24 is converted into an analog signal by the D/A conversion circuit 26, and becomes a phase error voltage Q. The phase error voltage Q is input to the drive circuit 38 to perform phase control of the drum motor 2. For example, when the phase of the drum motor 2 advances as shown by P' in FIG. 4, the phase error voltage Q increases, and the drive circuit 38 accelerates the drum motor 2 and controls the phase to lag. In addition, when the phase of the drum motor 2 advances further or at startup, the counter circuit 2
1's counter output N overflows, an overflow signal 0 is output, and the gate circuit 22 outputs the clock M.
is prohibited, the counter output N is held at the maximum value, and the drum motor 2 is accelerated. Next, when the phase of the drum motor 2 is greatly delayed and the falling edge of the latch signal P reaches the "HI+" level period of the start signal, the latch circuit 24 is reset and the phase error voltage Q becomes zero, causing the drum motor to 2 is decelerated.

また、第4図において、カウンタ回路21をプリセット
した後カウンタ出力Nが零になると、オーバーフロー信
号0としてパルスa及びbか出力されるが、スタート信
号Kを遅延回路26で遅延させたケート信号りの“°H
”レベル期間禁止される。
Further, in FIG. 4, when the counter output N becomes zero after presetting the counter circuit 21, pulses a and b are output as an overflow signal 0, but a gate signal obtained by delaying the start signal K by the delay circuit 26 is output. “°H”
``Banned for level period.

以上が位相制御回路36の動作説明である。The above is an explanation of the operation of the phase control circuit 36.

通常のドラムサーボは、速度制御回路34と位相制御回
路36と駆動回路38との構成により行ない、ドラムモ
ータ2の回転を制御する。しかし、編集時、このような
ドラムサーボでは、第1の映像信号と第2の映像信号の
位相を合わせる機能がないため、編集点で映像信号の時
間軸誤差が生じ、再生画像の乱れが発生する。この対策
として、従来のVTRでは第1の映像信号と第2の映像
信号の位相差を検出し、第1の垂直同期信号またはPG
llの信号を可変遅延回路により前記位相差に応じて遅
延量を変化させ、ドラムモータ2の回転制御を行い、第
1の映像信号と第2の映像信号の位相を合わせている。
A normal drum servo is performed by a speed control circuit 34, a phase control circuit 36, and a drive circuit 38, and controls the rotation of the drum motor 2. However, during editing, such a drum servo does not have a function to match the phase of the first video signal and the second video signal, so a time axis error occurs in the video signal at the editing point, causing disturbances in the reproduced image. do. As a countermeasure for this, conventional VTRs detect the phase difference between the first video signal and the second video signal, and use the first vertical synchronization signal or PG
The delay amount of the signal ll is changed by a variable delay circuit according to the phase difference to control the rotation of the drum motor 2, and the phases of the first video signal and the second video signal are matched.

本発明の実施例では可変遅延回路を使用せず、位相−数
回路36で再生画像の乱れを防止している。以下に位相
−数回路36の説明を行う。磁気ヘッド1により映像信
号再生回路41を介して再生された磁気テープ3上の第
2の映像信号Rから、垂直同期分離回路27で第2の垂
直同期信号Sを分離し、排他論理和ゲート28により第
6図に示すように第1の垂直同期信号Jと婬2の垂直同
期信号Sの位相差に応じた位相差信号Tを検出する。
In the embodiment of the present invention, a variable delay circuit is not used, and a phase-number circuit 36 is used to prevent disturbances in the reproduced image. The phase-number circuit 36 will be explained below. The vertical synchronization separation circuit 27 separates the second vertical synchronization signal S from the second video signal R on the magnetic tape 3 reproduced by the magnetic head 1 via the video signal reproduction circuit 41, and the second vertical synchronization signal S is separated by the exclusive OR gate 28. As shown in FIG. 6, a phase difference signal T corresponding to the phase difference between the first vertical synchronizing signal J and the second vertical synchronizing signal S is detected.

計数回路29は第1の映像信号と第2の映像信号の位相
比較のサンプリング回数を決定するもので、第1の垂直
同期信号Jを計数回路29により予め定められた4回毎
にゲート回路3oを動作させ、位相差信号Tをアップダ
ウンカウンタ回路31のイネーブル端子へイネーブル信
号Uとして入力する。
The counting circuit 29 determines the number of sampling times for phase comparison between the first video signal and the second video signal, and the first vertical synchronizing signal J is sent to the gate circuit 3o every four times predetermined by the counting circuit 29. is operated, and the phase difference signal T is inputted to the enable terminal of the up/down counter circuit 31 as an enable signal U.

次に、進遅相検出回路32により第1の垂直同期信号J
と第2の垂直同期信号Sの位相の進み遅れに応じだ進遅
相検出信号Vを検出し、第1の垂直同期信号が進んでい
る場合は“H”レベル、遅れている場合は“L++ レ
ベルを出力する。アップダウンカウンタ回路31の各入
力は、アセンブル開始信号Xで、切換えられるスイッチ
ング回路42に接続されており、アセンブル開始信号X
が、Hレベルでは、各スイッチは、a側に、Lレベルで
は、b側にそれぞれ切換わる。スイッチ33がOFF状
態ではアンプダウンカウンタ回路31のプリセット端子
が“L”レベルであり、プリセット入力端子PIO値が
プリセットされる。本実施例ではプリセット入力端子P
Iはグランドへ接続されているため、カウンタ出力Wは
リセットされる。位相−数回路36を動作可能状態にす
るには、スイッチ33をON状態アセンブル開始信号X
をHレベルとして、アップダウンカウンタ回路31を計
数可能状態とし、ゲート回路3oより出力されるイネー
ブル信号UのHレベルの期間クロックMを計数する。ア
ップダウンカウンタ回路31は進遅相検出信号Vが“H
”レベルの場合はダウンカウンタ、“L” レベルの場
合はアップカウンタとして動作する。カウンタ出力Wは
カウンタ回路21のプリセット端子PIへ入力され、プ
リセット値mを変化させ、位相差信号Tが零になるよう
に位相制御回路36及び駆動回路38を介してドラムモ
ータ2を制御し、第1の映像信号と第2の映像信号の位
相を一致させる。
Next, the lead/lag phase detection circuit 32 detects the first vertical synchronization signal J.
The leading/delaying phase detection signal V is detected according to the phase lead/lag of the second vertical synchronizing signal S, and if the first vertical synchronizing signal is leading, the level is "H", and if it is lagging, the signal is "L++". Each input of the up/down counter circuit 31 is connected to a switching circuit 42 that is switched by the assemble start signal X.
However, at H level, each switch is switched to the a side, and at L level, each switch is switched to the b side. When the switch 33 is in the OFF state, the preset terminal of the amplifier down counter circuit 31 is at "L" level, and the preset input terminal PIO value is preset. In this embodiment, the preset input terminal P
Since I is connected to ground, the counter output W is reset. To enable the phase-number circuit 36, turn on the switch 33 and turn on the assemble start signal X.
is set to H level, the up/down counter circuit 31 is enabled for counting, and the clock M is counted during the H level period of the enable signal U output from the gate circuit 3o. The up/down counter circuit 31 detects when the leading/lag phase detection signal V is “H”.
” level, it operates as a down counter, and when it is “L” level, it operates as an up counter. The counter output W is input to the preset terminal PI of the counter circuit 21, changes the preset value m, and the phase difference signal T becomes zero. The drum motor 2 is controlled via the phase control circuit 36 and the drive circuit 38 so that the phases of the first video signal and the second video signal match.

第6図に示す様にアセンブル開始信号XがLレベルに変
化すると、アセンブル編集つまり、コントロール信号及
び、ビデオ信号の記録が開始される。同時にスイッチン
グ回路42の各スイッチはb側に切換えられ、進遅相信
号2によりアップダウンカウンタ回路31はクロックM
を分周回路43で分周したクロック!を計数し、オーバ
ーフロー信号z1がLレベルになると計数を停止する。
As shown in FIG. 6, when the assemble start signal X changes to L level, assemble editing, that is, recording of control signals and video signals is started. At the same time, each switch of the switching circuit 42 is switched to the b side, and the up/down counter circuit 31 is switched to the clock M by the advance/delay phase signal 2.
A clock whose frequency is divided by the frequency dividing circuit 43! is counted, and the counting is stopped when the overflow signal z1 becomes L level.

この時点で、カウンタ出力Wはゼロとなり、通常の位相
制御が行なわれる。
At this point, the counter output W becomes zero, and normal phase control is performed.

進遅相信号2はアップダウンカウンタ回路31の最上位
ビットを反転させた信号であり、最上位ビットがHレベ
ルの時、進遅相信号2はLレベルとなり、アップダウン
カウンタ回路31はアップカウンタとして、最上位ビッ
トがLレベルの時、進遅相信号2はHレベルとなり、ア
ップダウンカウンタ回路31はダウンカウンタとして動
作する。
The leading/lagging phase signal 2 is a signal obtained by inverting the most significant bit of the up/down counter circuit 31. When the most significant bit is at H level, the leading/lagging phase signal 2 becomes L level, and the up/down counter circuit 31 becomes an up/down counter. When the most significant bit is at L level, the leading/lag phase signal 2 is at H level, and the up/down counter circuit 31 operates as a down counter.

また、カウンタ出力Wをゼロに戻す際、クロックYの周
波数が高いとドラムモータ2の制御が乱れるため、分周
回路43の分周比を大きくする必要がある。
Furthermore, when returning the counter output W to zero, if the frequency of the clock Y is high, control of the drum motor 2 will be disrupted, so it is necessary to increase the frequency division ratio of the frequency dividing circuit 43.

このように、本実施例では位相差信号Tに応じたカウン
タ出力Wを位相制御回路36へ加算することにより、可
変遅延回路を用いずに第1の映像信号と第2の映像信号
の位相を合わせることが可能であり、アセンブル編集時
、記録開始の後、カウンタ出力Wをゼロに引き戻すこと
により、記録前にトラッキングがずれた状態で前記位相
が合わされた場合でも、正規のテープパターンにより記
録することができる。
In this way, in this embodiment, by adding the counter output W corresponding to the phase difference signal T to the phase control circuit 36, the phases of the first video signal and the second video signal can be adjusted without using a variable delay circuit. By pulling the counter output W back to zero after starting recording during assemble editing, even if the phases are matched with tracking deviation before recording, recording can be performed using the regular tape pattern. be able to.

本実施例では、カウンタ出力Wをカウンタ回路21へ加
算しているが、位相誤差電圧qへ加算しても同様の効果
を得ることがてきる。また、分周回路43の分周比を変
えることにより、カウンタ出力Wのもどり時間を変える
ことができる。
In this embodiment, the counter output W is added to the counter circuit 21, but the same effect can be obtained by adding it to the phase error voltage q. Further, by changing the frequency division ratio of the frequency dividing circuit 43, the return time of the counter output W can be changed.

発明の効果 以上の説明から明らかなように、本発明は第1の映像信
号と第2の映像信号の位相差に応じた信号を一定時間毎
に累積するようにしているので従来のように第1の映像
信号またはPG倍信号遅延させる可変遅延回路を必要と
せず、簡単に第1の映像信号と第2の映像信号の位相を
合わせる機能を実現できるという優れた効果が得られる
。さらに、可変遅延回路を介さずに位相差信号Wを第1
の映像信号の位相に直接累積加算するため、時間軸誤差
の制御制度が向上するという効果が得られる。
Effects of the Invention As is clear from the above explanation, the present invention accumulates a signal corresponding to the phase difference between the first video signal and the second video signal at regular intervals, so that it is not possible to An excellent effect can be obtained in that a function to easily match the phases of the first video signal and the second video signal can be achieved without requiring a variable delay circuit that delays the first video signal or the PG times signal. Furthermore, the phase difference signal W is first inputted without going through the variable delay circuit.
Since the phase of the video signal is cumulatively added directly to the phase of the video signal, it is possible to obtain the effect of improving the accuracy of controlling the time axis error.

また、アセンブル編集において、記録開始後、アップダ
ウンカウンタ回路31で、クロックYを計数し、カウン
タ出力Wをゼロに引き戻すことにより、ドラムモータ2
の制御を乱すことなく、スムーズな制御移行で、正規の
テープパターンの記録を実現できるという優れた効果が
得られる。
In addition, in assemble editing, after the start of recording, the up/down counter circuit 31 counts the clock Y and pulls the counter output W back to zero, thereby controlling the drum motor 2.
An excellent effect can be obtained in that a regular tape pattern can be recorded with smooth control transition without disturbing the control.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の位相制御のブロック図、第2図は本発明
の一実施例における位相制御のブロック図、第3図は速
度制御回路の波形図、第4図は位相制御回路の波形図、
第6図及び第6図は位相一致回路の波形図である。 1・・・・・・磁気ヘッド、2・・・・・・ドラムモー
タ、3・・・・・・磁気テープ、11・・・・・・パル
ス発生器、19・・・・・・垂直同期分離回路、21・
・・・・・カウンタ回路(累積回路)、22・・・・・
・ゲート回路、27・・・・・・垂直同期分離回路、2
8・・・・・・排他論理和ゲート、29・・・・・・計
数回路、3o・・・・・・ゲート回路、31・・・・・
・アップダウンカウンタ回路、32・・・・・・進遅相
検出回路、34・・・・・・速度制御回路、36・・・
・・・位相制御回路、36・・・・・・位相一致回路、
3了・・・・・・周波数発電機、38・・・・・・駆動
回路、42・・・・・・スイッチング回路、43・・・
・・・分周回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第3
図 (H) 第4図 (M)    −一−−−−−−−−−−−−−−−−
−一一一一一一−第5図 第 6 図 ム 111泌(イ亭止
Fig. 1 is a block diagram of conventional phase control, Fig. 2 is a block diagram of phase control in an embodiment of the present invention, Fig. 3 is a waveform diagram of the speed control circuit, and Fig. 4 is a waveform diagram of the phase control circuit. ,
6 and 6 are waveform diagrams of the phase matching circuit. 1...Magnetic head, 2...Drum motor, 3...Magnetic tape, 11...Pulse generator, 19...Vertical synchronization Separation circuit, 21.
...Counter circuit (cumulative circuit), 22...
・Gate circuit, 27... Vertical synchronization separation circuit, 2
8...Exclusive OR gate, 29...Counting circuit, 3o...Gate circuit, 31...
・Up/down counter circuit, 32...Advance/lag phase detection circuit, 34...Speed control circuit, 36...
... phase control circuit, 36 ... phase matching circuit,
3. Frequency generator, 38. Drive circuit, 42. Switching circuit, 43.
...Frequency dividing circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 3
Figure (H) Figure 4 (M)
-11111-Figure 5Figure 6 Figure 111

Claims (1)

【特許請求の範囲】[Claims] 磁気ヘッドを有する回転体の回転位相に応じたパルス信
号を出力するパルス発生器と、新たに記録すべき第1の
映像信号より垂直同期信号を分離する第1の垂直同期分
離回路と、記録媒体に記録された第2の映像信号より垂
直同期信号を分離する第2の垂直同期分離回路と、前記
第1の垂直同期分離回路の出力と前記パルス発生器の出
力との位相差に応じた信号を出力する第1の位相差検出
回路と、前記第1の垂直同期分離回路の出力と前記第2
の垂直同期分離回路の出力との位相差に応じた信号を出
力する第2の位相差検出回路と、前記第2の位相差検出
回路の出力期間中、第1のクロックを計数し一定時間毎
に累積する累積回路と、前記回転体の回転位相を制御す
る制御回路とを有し、前記第1の位相差検出回路の出力
と前記累積回路の出力を加算し、この加算出力に基づい
て前記制御回路を駆動することにより、前記回転体の位
相を制御するようにするとともに、記録開始の後、第2
のクロックを計数することにより、前記累積回路の出力
を所定の値に設定するようにした磁気記録再生装置。
A pulse generator that outputs a pulse signal according to the rotational phase of a rotating body having a magnetic head, a first vertical synchronization separation circuit that separates a vertical synchronization signal from a first video signal to be newly recorded, and a recording medium. a second vertical synchronization separation circuit that separates a vertical synchronization signal from a second video signal recorded on the second video signal; and a signal corresponding to a phase difference between the output of the first vertical synchronization separation circuit and the output of the pulse generator. a first phase difference detection circuit that outputs the output of the first vertical synchronization separation circuit;
A second phase difference detection circuit outputs a signal according to the phase difference with the output of the vertical synchronization separation circuit, and during the output period of the second phase difference detection circuit, the first clock is counted and the signal is detected at regular intervals. and a control circuit that controls the rotational phase of the rotating body, adds the output of the first phase difference detection circuit and the output of the accumulation circuit, and based on this addition output, By driving the control circuit, the phase of the rotating body is controlled, and after the start of recording, the second
A magnetic recording/reproducing device configured to set the output of the accumulator circuit to a predetermined value by counting the clocks of the accumulator circuit.
JP59266645A 1984-12-18 1984-12-18 Magnetic recording and reproducing device Granted JPS61144754A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59266645A JPS61144754A (en) 1984-12-18 1984-12-18 Magnetic recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59266645A JPS61144754A (en) 1984-12-18 1984-12-18 Magnetic recording and reproducing device

Publications (2)

Publication Number Publication Date
JPS61144754A true JPS61144754A (en) 1986-07-02
JPH0572670B2 JPH0572670B2 (en) 1993-10-12

Family

ID=17433703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59266645A Granted JPS61144754A (en) 1984-12-18 1984-12-18 Magnetic recording and reproducing device

Country Status (1)

Country Link
JP (1) JPS61144754A (en)

Also Published As

Publication number Publication date
JPH0572670B2 (en) 1993-10-12

Similar Documents

Publication Publication Date Title
JP2555743B2 (en) Recording / reproducing apparatus synchronization method
JPS6126955A (en) Auto-tracking device for magnetic recording and reproducing device
US5012358A (en) Tracking control apparatus for use with magnetic tape having video track and control track
US4805036A (en) Synchronization of plural video reproducing systems
JPS61267957A (en) Magnetic tape recording/reproducing device
JPS61144754A (en) Magnetic recording and reproducing device
JP3021606B2 (en) Capstan servo device
US5617268A (en) Tracking control apparatus that switches polarity of tracking error signal according to detected kind of pilot signal
JPH0429587A (en) Motor serve device
JP2597968B2 (en) Rotating head type video signal reproducing device
JP2662254B2 (en) Disc player time axis control method
JPS62152019A (en) Processing system for servo signal
JPS63862B2 (en)
JPH077543B2 (en) Electronic editing servo device
JPS648951B2 (en)
JPS6020361A (en) Floppy disk device
SU1210139A1 (en) Device for controlling velocity
JPH0127501B2 (en)
JP2810263B2 (en) Signal generation means
JPS60167010A (en) Phase controller
JPH07101492B2 (en) Tracking device
JPH028385B2 (en)
JPS63251961A (en) Rotation controller for disk layer
JPH02312045A (en) Information reproducing device.
JPH0320113B2 (en)