JPS6114226Y2 - - Google Patents

Info

Publication number
JPS6114226Y2
JPS6114226Y2 JP1977033605U JP3360577U JPS6114226Y2 JP S6114226 Y2 JPS6114226 Y2 JP S6114226Y2 JP 1977033605 U JP1977033605 U JP 1977033605U JP 3360577 U JP3360577 U JP 3360577U JP S6114226 Y2 JPS6114226 Y2 JP S6114226Y2
Authority
JP
Japan
Prior art keywords
voltage
tertiary winding
potential side
side terminal
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1977033605U
Other languages
Japanese (ja)
Other versions
JPS53126516U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1977033605U priority Critical patent/JPS6114226Y2/ja
Publication of JPS53126516U publication Critical patent/JPS53126516U/ja
Application granted granted Critical
Publication of JPS6114226Y2 publication Critical patent/JPS6114226Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【考案の詳細な説明】 本考案はテレビジヨン受像機に於いて、水平出
力回路に備えるフライバツクトランスを利用して
直流低電圧及び水平パルスを取り出す回路の改良
に関する。 一般のテレビジヨン受像機では、受像管アノー
ドに供給する高電圧の他に、受像機内回路の直流
動作電源用の低電圧やブランキング動作用の水平
パルスを水平出力回路に備えるフライバツクトラ
ンスから得るようにしている。 第1図は斯様に構成された従来の水平出力回路
を示しており、図中1は水平ドライブ回路、2は
水平出力トランジスタ、3はダンパーダイオー
ド、4は共振コンデンサ、5は水平偏向コイル、
6はS字補正用コンデンサ、7はドロツパ抵坑、
8はフライバツクトランスの一次巻線、10は
受像管アノード電圧を取り出すための電圧用の2
次巻線、11は直流低電圧及び水平パルスを取り
出すための低圧用の3次巻線で、この3次巻線1
1の中間タツプbが接地され、その高電位側端子
aからブランキングパルスやキードAGC回路の
キーイングパルス用の正極性の水平パルスが取り
出されると共に、上記3次巻線11の低電位側端
子cに現われる負極性の水平パルスをダイオード
12とコンデンサ13で整流平滑して正極性の直
流低電圧4例えば18V)が取り出されるようにな
つている。その際、正極性の直流電圧を得るのに
負極性パルスを整流するようにしているのは、こ
の方が正極性パルスを整流して取り出す場合より
も水平周期のリツプルを小さくするからであり、
これは水平の走査期間Tsが帰線期間Trよりも充
分長いことに基づいている。 第2図は第1図の回路の高電位側端子aに現わ
れる水平パルスを示すが、このパルスで問題とな
るのは走査期間Ts中にリンギングAが生じるこ
とである。このリンギングは、2次巻線10に現
われる高圧パルスの安定化を画つたり、その発生
効率を高めたりするために、上記2次巻線10と
1次巻線8間の漏洩インダクタンス及び分布容量
等で決まる高調波同調をフライバツクトランス
に行なわせている場合に、その高調波成分が3次
巻線11に現われる結果として起る。そこで、3
次巻線11の低電位側端子cに現われる第2図と
逆極性の水平パルス(このパルスも当然第2図と
同様のリンギングを生じている)を整流平滑した
場合には、このリンギングによるリツプルが直流
電圧中に残ることになる。 また、第2図のパルスそのものについて考える
と、このパルスのうちブランキングパルスとして
使用できるのは細線で示す基準レベル以上の正極
性部分であるため、ブランキング期間は元の帰線
期間Trよりも若干短いものとなる。 更に、第1図のものでは、端子a及びcから互
いに逆極性のパルスを取り出さねばならないか
ら、a,b間とb,c間の巻線は独立したものに
しなければならず、従つて3次巻線11の巻数が
かなり大きくなつてフライバツクトランスの小型
軽量化の妨げとなる。 然るに、本考案は斯る諸欠点を解消したもの
で、以下その詳細を説明する。 第3図は本考案水平出力回路の一実施例を示
し、第1図との対応部分には同一図番を付して説
明と省略するが、その特徴とするところは、3次
巻線11の高電位側端子a′と接地点との間に図示
の方向に整流用ダイオード12を接続し、且つこ
の3次巻線11の低電位側端子c′と接地点との間
に平滑用コンデンサ13を接続し、このコンデン
サと低電位側端子との接地点から正極性の直流低
電圧を取り出すようにすると共に、上記3次巻線
11の中間タツプb′から正極性の水平パルスを取
り出すようにした点である。即ち、第2図から分
るように、第3図の3次巻線11の高電位側端子
a′は、走査期間Tsでは低電位側端子c′よりも低電
位になるので、ダイオード12がオンとなつて図
示のループで電流が流れ、この電流でコンデンサ
13が充電されるので、このコンデンサ13の両
端間には図示の極性の直流電圧が発生する。一
方、帰線期間Trでは前記ダイオード12はオフ
となつているので、高電位側端子a′には正パルス
が発生する。従つて、上記端子a′に現われる電圧
波形は第5図のようになる。 ここで、注意すべきは、第2図の電圧波形で
は、その交流及び直流各基準レベルは何れも図中
の破線の位置となるのに対して、第5図のもので
は、交流基準レベルが破線の位置であり、直流基
準レベルが実線(細線)の位置となる点である。
これは、3次巻線11に発生する交流的なパルス
に、その低電位側端子c′に発生する直流電圧Eo
が重畳されるからである。 また、第5図の電圧波形ではリンギングが発生
していないが、これは次のような動作によるもの
である。即ち、第6図a,bはリンギング抑圧動
作を説明するための簡略図であり、14は3次巻
線11に現われるリンギング電圧Aの発生源を表
わし、12,13はそれぞれ第3図のダイオード
及びコンデンサであり、また、15は3次巻線1
1の低電位側端子c′から取り出される直流電圧
Eoの負荷抵坑を表わしている。今、リンギング
発生源14の上側で負(Eoより低い場合)にな
つた状態(第6図a)の時にはダイオード12が
オンとなつてリンギング波形Aの負のピークが電
位Eoにクランプされる如く整流される。この
時、リンギング発生源14の下側には正(Eoよ
り高い場合)の電圧が発生するが、これはコンデ
ンサ13を図示の方向に充電することによつて吸
収される。リンギング波形Aの次の半サイクルで
リンギング発生源14の上側が正となり、下側が
負となつた状態(第6図b)では、ダイオード1
2は導通せず、コンデンサ13に蓄えられた電荷
が抵坑15を通つて放電される。その際、この放
電ループの時定数は水平周期に比べて充分長いの
で上記コンデンサ13に現われる直流電圧Eoそ
のものが放電してしまう虞れはない。而してこの
ような動作を1〜2回繰り返すだけで、リンギン
グは完全に抑圧される。それは、リンギングは通
常の交流電源となり、或るところではそれを抑え
れば次の発生動作時まで引き続いて生じることは
ないからである。 上述のようにして、3次巻線11の高電位側端
子a′には第5図の電圧波形が現われる訳である
が、このことは次のことを意味する。 即ち、先ず第1に、3次巻線11に発生するリ
ンギングが抑圧されるから、低電位側端子c′から
得る直流電圧Eoにリンギングに基づくリツプル
が含まれず安定していることである。 また、第2に、第5図の電圧波形で直流基準レ
ベルがその交流基準レベルより低くなるから、こ
のパルスをブランキングパルスとして使用した時
には、第2図のものを使用した時よりもブランキ
ング期間の幅が広くなつて確実なブランキング動
作を期待できる。同様のことが、第3図の実施例
のように3次巻線11の中間タツプbから第5図
のものよりも波高値の小さいパルスを得て、それ
をブランキングパルスとして使用する場合につい
ても言える。 更に、第3図の実施例のものでは、第1図の従
来例のものに対して、b′,c′間の巻数=a,b間
の巻数、a′,c′間の巻数=b,c間の巻数となる
ようにすればよいから、3次巻線11全体の巻数
が少なくできることになる。このことは、第4図
の実施例のように、直流低電圧取り出し用のパル
ス(第5図)よりも波高値大きい水平パルスを取
り出す必要がある場合についても言え、その場合
にはb″,c″間の巻数=b,c間の巻数、a″,
c″間の巻数=a,b間の巻数となるようにすれば
よい。 以上の如く本考案に依れば、テレビジヨン受像
機内の各回路の動作電源として使用される直流低
電圧及びブランキングパルス等に使用される水平
パルスとしてブランキング期間が十分幅広で、且
つリンギングのないものがフライバツクトランス
から効率良く安定して取り出すことができ、テレ
ビジヨン受像機の水平出力回路に実施して好適で
ある。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a circuit for extracting low DC voltage and horizontal pulses using a flyback transformer provided in a horizontal output circuit in a television receiver. In a typical television receiver, in addition to the high voltage supplied to the picture tube anode, a flyback transformer provided in the horizontal output circuit obtains a low voltage for the DC operating power supply for the circuit inside the receiver and a horizontal pulse for blanking operation. That's what I do. FIG. 1 shows a conventional horizontal output circuit configured in this manner, in which 1 is a horizontal drive circuit, 2 is a horizontal output transistor, 3 is a damper diode, 4 is a resonant capacitor, 5 is a horizontal deflection coil,
6 is an S-shaped correction capacitor, 7 is a dropper resistor,
8 is the primary winding of the flyback transformer 9 , 10 is 2 for voltage for taking out the picture tube anode voltage.
The next winding, 11, is a low voltage tertiary winding for extracting DC low voltage and horizontal pulses; this tertiary winding 1
The intermediate tap b of 1 is grounded, and a positive horizontal pulse for blanking pulses and keying pulses of the keyed AGC circuit is taken out from its high potential side terminal a, and the low potential side terminal c of the tertiary winding 11 is taken out. A diode 12 and a capacitor 13 rectify and smooth the horizontal pulse of negative polarity that appears in the horizontal pulse, so that a low DC voltage (4, for example, 18 V) of positive polarity is extracted. At this time, the reason why the negative polarity pulse is rectified to obtain the positive polarity DC voltage is that this reduces the ripple in the horizontal period compared to the case where the positive polarity pulse is rectified.
This is based on the fact that the horizontal scanning period Ts is sufficiently longer than the retrace period Tr. FIG. 2 shows a horizontal pulse appearing at the high potential side terminal a of the circuit of FIG. 1, but the problem with this pulse is that ringing A occurs during the scanning period Ts. This ringing is caused by the leakage inductance and distributed capacitance between the secondary winding 10 and the primary winding 8 in order to stabilize the high voltage pulse appearing in the secondary winding 10 and increase its generation efficiency. Flyback transformer 9 performs harmonic tuning determined by
This occurs as a result of harmonic components appearing in the tertiary winding 11 when the Therefore, 3
When rectifying and smoothing a horizontal pulse of opposite polarity to that shown in Fig. 2 appearing at the low potential side terminal c of the next winding 11 (this pulse also naturally causes ringing similar to that shown in Fig. 2), the ripple caused by this ringing is will remain in the DC voltage. Also, considering the pulse itself in Figure 2, the part of this pulse that can be used as a blanking pulse is the positive polarity part above the reference level shown by the thin line, so the blanking period is longer than the original retrace period Tr. It will be slightly shorter. Furthermore, in the case of FIG. 1, since pulses of opposite polarity must be taken out from terminals a and c, the windings between a and b and between b and c must be independent, and therefore 3 The number of turns of the secondary winding 11 becomes considerably large, which hinders the reduction in size and weight of the flyback transformer. However, the present invention eliminates these drawbacks and will be described in detail below. FIG. 3 shows an embodiment of the horizontal output circuit of the present invention. Parts corresponding to those in FIG. A rectifier diode 12 is connected between the high potential side terminal a' of the tertiary winding 11 and the ground point in the direction shown in the figure, and a smoothing capacitor is connected between the low potential side terminal c' of this tertiary winding 11 and the ground point. 13 is connected so that a positive DC low voltage is taken out from the ground point between this capacitor and the low potential side terminal, and a positive horizontal pulse is taken out from the intermediate tap b' of the tertiary winding 11. This is the point I made. That is, as can be seen from FIG. 2, the high potential side terminal of the tertiary winding 11 in FIG.
Since a' has a lower potential than the low potential side terminal c' during the scanning period Ts, the diode 12 is turned on and current flows in the loop shown, and this current charges the capacitor 13. A DC voltage of the illustrated polarity is generated between both ends of 13. On the other hand, since the diode 12 is off during the retrace period Tr, a positive pulse is generated at the high potential side terminal a'. Therefore, the voltage waveform appearing at the terminal a' becomes as shown in FIG. It should be noted here that in the voltage waveform in Figure 2, the AC and DC reference levels are both at the positions indicated by the broken lines in the figure, whereas in the voltage waveform in Figure 5, the AC reference level is This is the position of the broken line, and the DC reference level is the position of the solid line (thin line).
This is due to the AC pulse generated in the tertiary winding 11 and the DC voltage Eo generated at its low potential terminal c'.
This is because they are superimposed. Furthermore, ringing does not occur in the voltage waveform of FIG. 5, but this is due to the following operation. That is, FIGS. 6a and 6b are simplified diagrams for explaining the ringing suppression operation, where 14 represents the source of the ringing voltage A appearing in the tertiary winding 11, and 12 and 13 represent the diodes shown in FIG. 3, respectively. and a capacitor, and 15 is the tertiary winding 1
DC voltage taken out from low potential side terminal c′ of 1
It represents the load resistance of Eo. Now, when the upper side of the ringing source 14 is negative (lower than Eo) (Fig. 6a), the diode 12 is turned on and the negative peak of the ringing waveform A is clamped to the potential Eo. rectified. At this time, a positive voltage (if higher than Eo) is generated below the ringing source 14, but this is absorbed by charging the capacitor 13 in the direction shown. In the next half cycle of the ringing waveform A, when the upper side of the ringing source 14 becomes positive and the lower side becomes negative (FIG. 6b), the diode 1
2 is not conductive, and the charge stored in the capacitor 13 is discharged through the resistor 15. At this time, since the time constant of this discharge loop is sufficiently long compared to the horizontal period, there is no risk that the DC voltage Eo appearing on the capacitor 13 itself will be discharged. By repeating such an operation once or twice, ringing can be completely suppressed. This is because ringing becomes a normal AC power supply, and if it is suppressed at some point, it will not continue to occur until the next generation operation. As described above, the voltage waveform shown in FIG. 5 appears at the high potential side terminal a' of the tertiary winding 11, which means the following. That is, first of all, since the ringing occurring in the tertiary winding 11 is suppressed, the DC voltage Eo obtained from the low potential side terminal c' does not include ripples due to ringing and is stable. Secondly, in the voltage waveform shown in Figure 5, the DC reference level is lower than the AC reference level, so when this pulse is used as a blanking pulse, the blanking pulse is lower than when the one in Figure 2 is used. As the width of the period becomes wider, reliable blanking operation can be expected. The same thing can be said about the case where a pulse having a smaller peak value than the one in FIG. 5 is obtained from the intermediate tap b of the tertiary winding 11 and used as a blanking pulse as in the embodiment shown in FIG. You can also say Furthermore, in the embodiment shown in FIG. 3, the number of turns between b' and c' = a, the number of turns between b, and the number of turns between a' and c' = b, compared to the conventional example shown in FIG. , c, the number of turns of the tertiary winding 11 as a whole can be reduced. This also applies to the case where it is necessary to extract a horizontal pulse with a larger peak value than the pulse for extracting a DC low voltage (Fig. 5), as in the embodiment shown in Fig. 4. In that case, b'', Number of turns between c″ = b, number of turns between c, a″,
The number of turns between a and b should be the number of turns between a and b. As described above, according to the present invention, the DC low voltage used as the operating power source of each circuit in the television receiver and the blanking Horizontal pulses used for pulses, etc., with a sufficiently wide blanking period and without ringing can be extracted efficiently and stably from the flyback transformer, and are suitable for implementation in the horizontal output circuit of television receivers. It is.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の水平出力回路を示す回路図、第
2図はそれから取り出される水平パルスの波形
図、第3図及び第4図は本考案水平出力回路の
夫々異なる実施例を示す回路図、第5図はそれら
から取り出される水平パルスの波形図、第6図
a,bはそのリンギング抑圧動作を説明するため
の等価回路図である。 2……水平出力トランジスタ、……フライバ
ツクトランス、11……3次巻線、12……整流
用ダイオード、13……平滑用コンデンサ。
FIG. 1 is a circuit diagram showing a conventional horizontal output circuit, FIG. 2 is a waveform diagram of horizontal pulses extracted therefrom, FIGS. 3 and 4 are circuit diagrams showing different embodiments of the horizontal output circuit of the present invention, FIG. 5 is a waveform diagram of horizontal pulses extracted from them, and FIGS. 6a and 6b are equivalent circuit diagrams for explaining the ringing suppression operation. 2... Horizontal output transistor, 9 ... Flyback transformer, 11... Tertiary winding, 12... Rectifier diode, 13... Smoothing capacitor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 水平出力トランジスタに接続されたフライバツ
クトランスに中間タツプを有する低圧用の3次巻
線を設け、該3次巻線の高電位側端子または中間
タツプと接地点との間に該接地点がアノード側と
なるように整流用ダイオードを接続し、前記3次
巻線の低電位側端子と上記接地点との間に平滑用
コンデンサを接続し、該コンデンサと上記低電位
側端子との接続点から得られる正極性の直流低電
圧をインピーダンスを有する負荷に供給すると共
に、前記3次巻線の上記高電位側端子と中間タツ
プのうち上記ダイオードが接続されていない側の
端子から正極性の水平パルスを取り出すようにし
た事を特徴とするテレビジヨン受像機の水平出力
回路。
A low voltage tertiary winding having an intermediate tap is provided in the flyback transformer connected to the horizontal output transistor, and the grounding point is connected to the anode between the high potential side terminal of the tertiary winding or the intermediate tap and the grounding point. A rectifying diode is connected so that the voltage is on the side, a smoothing capacitor is connected between the low potential side terminal of the tertiary winding and the above grounding point, and a smoothing capacitor is connected between the connection point of the capacitor and the low potential side terminal. The obtained positive polarity DC low voltage is supplied to a load having impedance, and a positive horizontal pulse is supplied from the high potential side terminal of the tertiary winding and the terminal on the intermediate tap side to which the diode is not connected. 1. A horizontal output circuit for a television receiver, characterized in that the .
JP1977033605U 1977-03-16 1977-03-16 Expired JPS6114226Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977033605U JPS6114226Y2 (en) 1977-03-16 1977-03-16

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977033605U JPS6114226Y2 (en) 1977-03-16 1977-03-16

Publications (2)

Publication Number Publication Date
JPS53126516U JPS53126516U (en) 1978-10-07
JPS6114226Y2 true JPS6114226Y2 (en) 1986-05-02

Family

ID=28889417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977033605U Expired JPS6114226Y2 (en) 1977-03-16 1977-03-16

Country Status (1)

Country Link
JP (1) JPS6114226Y2 (en)

Also Published As

Publication number Publication date
JPS53126516U (en) 1978-10-07

Similar Documents

Publication Publication Date Title
US3999102A (en) Line deflection circuit arrangement
JPS5813652Y2 (en) Kouatsu Hatsusei Cairo
JP3571086B2 (en) Power supply for television equipment
EP0058399B1 (en) High frequency switching circuit
KR900004956B1 (en) Power circuit for television
JPS6114226Y2 (en)
KR100239076B1 (en) Voltage booster for crt electrode supply
JPS6053504B2 (en) Adjustment deflection circuit
JPS639715B2 (en)
JP3090766B2 (en) AC / DC converter
JPH0218624Y2 (en)
JPH0681259B2 (en) Horizontal output circuit
JPS6035319Y2 (en) Horizontal output circuit of television receiver
JPS6035320Y2 (en) Horizontal output circuit of television receiver
JPH05211618A (en) Deflection circuit
JPS5840684Y2 (en) DC power supply circuit for television receivers
JPS584511B2 (en) Focus Cairo
JPS622846Y2 (en)
JPS5855703Y2 (en) Power supply for starting horizontal oscillation
JPH0634578B2 (en) High voltage generator
GB1523613A (en) Horizontal deflection circuit for television receivers
JPS5924216Y2 (en) power circuit
JPH066714Y2 (en) Thyristor power supply circuit for television receiver
KR850000520B1 (en) Serial resonance high voltage generator
JPS5917576B2 (en) Polarized wave generation and drive circuit