JPH066714Y2 - Thyristor power supply circuit for television receiver - Google Patents

Thyristor power supply circuit for television receiver

Info

Publication number
JPH066714Y2
JPH066714Y2 JP1987113294U JP11329487U JPH066714Y2 JP H066714 Y2 JPH066714 Y2 JP H066714Y2 JP 1987113294 U JP1987113294 U JP 1987113294U JP 11329487 U JP11329487 U JP 11329487U JP H066714 Y2 JPH066714 Y2 JP H066714Y2
Authority
JP
Japan
Prior art keywords
thyristor
thyristors
circuit
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987113294U
Other languages
Japanese (ja)
Other versions
JPS6420083U (en
Inventor
保弘 信時
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1987113294U priority Critical patent/JPH066714Y2/en
Publication of JPS6420083U publication Critical patent/JPS6420083U/ja
Application granted granted Critical
Publication of JPH066714Y2 publication Critical patent/JPH066714Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 産業上の利用分野 本考案はテレビジョン受像機において直流入力電圧を受
けるサイリスタのターンオンとターンオフを交互に繰り
返し行い、その出力電圧を安定化させるサイリスタ電源
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a thyristor power supply circuit for stabilizing the output voltage by alternately repeating turn-on and turn-off of a thyristor receiving a DC input voltage in a television receiver.

従来の技術 テレビジョン受像機ではサイリスタを有する電源回路が
用いられているが、受像機が大型化になって消費電力が
増大すると、サイリスタの発熱量が多くなるので、放熱
板を拡大したりするなど、放熱に対し種々の対策をとら
なければならない。ところで、サイリスタを複数個パラ
レルに接続して用いれば、各サイリスタの分担電流は軽
減されるので、サイリスタでの発熱量が少なくなり、放
熱に特別な配慮を払う必要がなくなって便利である。
2. Description of the Related Art A television receiver uses a power supply circuit having a thyristor, but if the receiver becomes larger and power consumption increases, the thyristor generates more heat, so the heat sink may be enlarged. Therefore, various measures must be taken against heat dissipation. By using a plurality of thyristors connected in parallel, the shared current of each thyristor is reduced, so that the amount of heat generated in each thyristor is reduced, and it is convenient because no special consideration is required for heat dissipation.

このようにサイリスタをパラレル(並列)に接続した電
源回路の一般的な構成例を第4図に示す。この図におい
て、入力端子(1)と出力端子(2)間に第1、第2サ
イリスタ(SR1)(SR2)が並列に接続され、その各ゲートに
対し第1、第2起動回路(3a)(3b)とゲート制御回路(4a)
(4b)がそれぞれ図示のように接続されている。これらの
起動回路(3a)(3b)とゲート制御回路(4a)(4b)はいずれも
サイリスタをターンオンさせるためのものであるが、起
動回路は当初作用するだけであり、サイリスタがターン
オンと、ターンオフを繰り返す定常状態でのターンオン
は専らゲート制御回路(4a)(4b)によって行われる。一
方、ターンオフはサイリスタの各アノードに接続された
消弧巻線(L1)(L2)を通して外部から与えられるターンオ
フ信号により実行される。
FIG. 4 shows a general configuration example of the power supply circuit in which the thyristors are connected in parallel as described above. In this figure, first and second thyristors (SR 1 ) and (SR 2 ) are connected in parallel between the input terminal (1) and the output terminal (2), and the first and second starter circuits (SR) are connected to the respective gates. 3a) (3b) and gate control circuit (4a)
(4b) are respectively connected as shown. Both of these start-up circuits (3a) (3b) and gate control circuits (4a) (4b) are for turning on the thyristor, but the start-up circuit only works initially, and the thyristor turns on and turns off. The turn-on in the steady state in which the above is repeated is performed exclusively by the gate control circuits (4a) and (4b). On the other hand, turn-off is performed by a turn-off signal given from the outside through the arc-extinguishing windings (L 1 ) (L 2 ) connected to each anode of the thyristor.

考案が解決しようとする問題点 しかしながら、第4図の構成では各サイリスタに対し個
別に起動回路が設けられているので、素子数が増えてコ
スト高になるという欠点がある。しかも、起動電流が全
体として多くなるので、起動時の消費電力が増大すると
いう欠点もある。
Problems to be Solved by the Invention However, in the configuration of FIG. 4, since each thyristor is provided with a starting circuit individually, there is a drawback that the number of elements increases and the cost increases. Moreover, since the starting current as a whole increases, there is also a drawback that the power consumption at the time of starting increases.

それ故に本考案の目的は以上の問題を払拭した新規且つ
有効なテレビジョン受像機用のサイリスタ電源回路を提
供することにある。
Therefore, an object of the present invention is to provide a new and effective thyristor power supply circuit for a television receiver, which eliminates the above problems.

問題点を解決するための手段 本考案のテレビジョン受像機のサイリスタ電源回路は、
テレビジョン受像機において非制御の直流電圧が与えら
れる入力端子と水平出力回路に接続された出力端子との
間にパラレルに接続された複数のサイリスタと、前記複
数のサイリスタの特定のものを起動する起動回路と、前
記複数のサイリスタのゲートに共通に接続されると共に
前記水平出力回路のフライバックトランスから得られた
パルスと前記出力端子の出力電圧に基づいて前記出力電
圧の変動を補正するタイミングで前記複数のサイリスタ
に対しターンオン信号を出力するゲート制御回路と、前
記フライバックトランスに巻装されていて前記複数のサ
イリスタをターンオフさせる信号を与える消弧巻線とか
らなり、前記複数のサイリスタが水平周期でオン・オフ
するように構成されている。
Means for Solving Problems The thyristor power supply circuit of the television receiver of the present invention is
A plurality of thyristors connected in parallel between an input terminal to which an uncontrolled DC voltage is applied and an output terminal connected to a horizontal output circuit in a television receiver, and a specific one of the plurality of thyristors are activated. At a timing that is commonly connected to the starter circuit and the gates of the plurality of thyristors, and that corrects the fluctuation of the output voltage based on the pulse obtained from the flyback transformer of the horizontal output circuit and the output voltage of the output terminal. A gate control circuit that outputs a turn-on signal to the plurality of thyristors, and an arc-extinguishing winding that is wound around the flyback transformer and that gives a signal that turns off the plurality of thyristors. It is configured to turn on and off in a cycle.

作用 電源投入時に1つの起動回路によって特定のサイリスタ
がターンオンする。これによって出力端子に電圧が発生
し、この出力電圧に基づいてゲート制御回路が動作を開
始してターンオン信号を発生する。各サイリスタのゲー
トは、このゲート制御回路に共通に接続されているの
で、前記起動された以外のサイリスタは全て前記ゲート
制御回路のターンオン信号によって起動される。而し
て、本構成では最初に特定のサイリスタのみを起動し、
このサイリスタの起動に伴って動作するゲート制御回路
を介して残りのサイリスタを起動するのである。よっ
て、起動回路の数が可及的に少なくて済むと共に、起動
時に要する入力端子からの電流も少なくて済む。
Action One activating circuit turns on a specific thyristor when the power is turned on. As a result, a voltage is generated at the output terminal, and the gate control circuit starts operation based on this output voltage to generate a turn-on signal. Since the gates of the thyristors are commonly connected to the gate control circuit, all the thyristors other than the activated thyristors are activated by the turn-on signal of the gate control circuit. Therefore, in this configuration, first, only a specific thyristor is activated,
The rest of the thyristors are activated via the gate control circuit that operates with the activation of the thyristors. Therefore, the number of starting circuits can be reduced as much as possible, and the current from the input terminal required for starting can be reduced.

尚、前記ゲート制御回路によるターンオン信号は前記出
力電圧とフライバックトランスから得られるパルスに基
づいて前記出力電圧の変動(所定出力電圧値に対する変
動)を補正するタンミングで発生する。また、ターンオ
フ信号はフライバックトランスの動作に基づいて与えら
れる。
The turn-on signal generated by the gate control circuit is generated by tamming that corrects a variation in the output voltage (variation with respect to a predetermined output voltage value) based on the output voltage and a pulse obtained from a flyback transformer. Further, the turn-off signal is given based on the operation of the flyback transformer.

実施例 以下、図面に示した実施例について説明する。第1図は
基本的な構成をブロックで示しており、入力端子(1)
と出力端子(2)の間には第1、第2サイリスタ(SR1)
(SR2)が互いに並列に接続されている。起動回路(3)
は1つだけ設けられており、その一端は入力端子(1)
に接続され、他端は第1サイリスタ(SR1)のゲートに接
続されている。(4)は第1、第2サイリスタ(SR1)(SR
2)に共通のゲート制御回路であり、出力端子(2)に生
じる出力電圧が所定レベル以上になると作動し、第1、
第2サイリスタ(SR1)(SR2)のゲートにターンオン信号を
与える。(L1)(L2)は電磁結合によって外部からターンオ
フ信号を受け、これをそれぞれのサイリスタ(SR1)(SR2)
に与えるための第1、第2消弧巻線であり、電流不平衡
是正の役目を行っている。
Examples Hereinafter, examples shown in the drawings will be described. Fig. 1 shows the basic configuration in blocks. Input terminals (1)
Between the output terminal (2) and the first and second thyristor (SR 1 )
(SR 2 ) are connected in parallel with each other. Starting circuit (3)
There is only one, one end of which is the input terminal (1)
And the other end is connected to the gate of the first thyristor (SR 1 ). (4) is the first and second thyristors (SR 1 ) (SR
It is a gate control circuit common to 2 ) and operates when the output voltage generated at the output terminal (2) exceeds a predetermined level.
A turn-on signal is given to the gate of the second thyristor (SR 1 ) (SR 2 ). (L 1 ) (L 2 ) receives a turn-off signal from the outside by electromagnetic coupling, and sends it to the respective thyristors (SR 1 ) (SR 2 )
The first and second arc-extinguishing windings are provided for the purpose of correcting the current imbalance.

第1図の回路を組込んだ装置の電源が投入されると入力
端子(1)に直流電圧が与えられ、これに伴って起動回
路(3)が動作し第1サイリスタ(SR1)を導通させる。
起動回路(3)は第1サイリスタ(SR1)を導通させた
後、不作動になる。この間、第2サイリスタ(SR2)には
起動信号は与えられないのでオフのままであるが、第1
サイリスタ(SR1)を通して出力端子(2)に電圧が与え
られてゲート制御回路(4)が作動するので、このゲー
ト制御回路(4)からのターンオン信号を受けてターン
オンする。即ち、第2サイリスタ(SR2)は第1サイリス
タ(SR1)よりも遅れて起動されることになる。このよう
に、第1サイリスタ(SR1)のみが起動回路(3)によっ
て起動され、残りの第2サイリスタ(SR2)の起動は第1
サイリスタ(SR1)の起動により出力端子(2)に生じる
電圧によって作動するゲート制御回路(4)を通して行
われることになるので、第2サイリスタ(SR2)には起動
回路は不要である。
When the power supply of the device incorporating the circuit of Fig. 1 is turned on, a DC voltage is applied to the input terminal (1), and the starter circuit (3) operates accordingly and the first thyristor (SR 1 ) is turned on. Let
The starting circuit (3) becomes inoperative after making the first thyristor (SR 1 ) conductive. During this time, the start signal is not given to the second thyristor (SR 2 ), so it remains off.
A voltage is applied to the output terminal (2) through the thyristor (SR 1 ) and the gate control circuit (4) operates, so that it receives a turn-on signal from the gate control circuit (4) and turns on. That is, the second thyristor (SR 2 ) is activated later than the first thyristor (SR 1 ). Thus, only the first thyristor (SR 1 ) is activated by the activation circuit (3), and the remaining second thyristor (SR 2 ) is activated first.
Since the gate control circuit (4) is operated by the voltage generated at the output terminal (2) by the activation of the thyristor (SR 1 ), the activation circuit is not necessary for the second thyristor (SR 2 ).

第2図は前記第1図の構成を組込んだ本考案のテレビジ
ョン受像機における電源回路を示している。ここで、
(5)は水平出力回路、(6)は水平出力トランジス
タ、(7)はダンパーダイオード、(8)は共振コンデ
ンサ、(9)は水平偏向コイル、(10)はS字補正コンデ
ンサであり、(11)はフライバックトランスである。
FIG. 2 shows a power supply circuit in a television receiver of the present invention, which incorporates the structure shown in FIG. here,
(5) is a horizontal output circuit, (6) is a horizontal output transistor, (7) is a damper diode, (8) is a resonance capacitor, (9) is a horizontal deflection coil, and (10) is an S-shaped correction capacitor. 11) is a flyback transformer.

フライバックトランス(11)の一次コイル(12)はコンデン
サ(C3)を介してアースに接続されている。そして、この
コンデンサ(C3)と一次コイル(12)の接続点に電源回路(1
3)の出力端子(2)が結合されている。フライバックトラ
ンス(11)の二次コイル(14)は高圧コイルとして作用し、
その出力は整流素子(15)を介してブラウン管のアノード
電極(図示せず)へ供給される。前記電源回路(13)の第
1、第2コイル(L1)(L2)は前記フライバックトランス(1
1)に三次コイルとして巻装され、負パルスを誘起する。
(16)はやはりフライバックトランス(11)に巻装されたパ
ルスコイルであってフライバックトランスに同期したパ
ルス〔第3図(イ)参照〕を発生する。このパルス
(イ)は整流ダイオード(D3)とコンデンサ(C4)によって
整流・平滑されてゲート制御回路(4)の電源電圧とな
ると共に、後述するように抵抗(R2)とコンデンサ(C5)で
積分されて鋸歯状波電圧にもなる。(17)はテレビジョン
受像機の交流電源プラグであり、(18)は電源スイッチ、
(19)は全波整流回路、(20)はコンデンサ(C1)(C2)とコイ
ル(L3)よりなる平滑回路であり、電源回路(13)の入力端
子(1)はコイル(L3)とコンデンサ(C2)の接続点に結合
されている。起動回路(3)は抵抗(R1)とツェナーダイ
オード(Dz)と逆流防止ダイオード(D1)の直列接続回路で
構成されており、この起動回路(3)の動作条件は抵抗
(R1)、ダイオード(D1)及び第1サイリスタ(SR1)のゲー
ト・カソード間の電圧降下を無視すると、入力電圧Ein
と出力Eoutの電位差とツェナーダイオード(Dz)のツェナ
ー電圧Vに依存し、Ein-Eout>Vになると自動的に
オンし、そこを流れる電流によって第1サイリスタ(S
R1)を点弧する。第1、第2サイリスタ(SR1)(SR2)には
大きな瞬時電圧変動によるサイリスタの電流ミスを防止
するための抵抗(R10)(R11)とコンデンサ(C6)(C7)よりな
る転流防止回路がそれぞれ並列に接続されている。
The primary coil (12) of the flyback transformer (11) is connected to ground via a capacitor (C 3 ). Then, at the connection point between this capacitor (C 3 ) and the primary coil (12), the power supply circuit (1
The output terminal (2) of 3) is connected. The secondary coil (14) of the flyback transformer (11) acts as a high voltage coil,
The output is supplied to the anode electrode (not shown) of the cathode ray tube through the rectifying element (15). The first and second coils (L 1 ) (L 2 ) of the power supply circuit (13) are connected to the flyback transformer (1
It is wound as a tertiary coil on 1) and induces a negative pulse.
Reference numeral (16) is also a pulse coil wound around the flyback transformer (11) and generates a pulse synchronized with the flyback transformer (see FIG. 3A). This pulse (a) is rectified and smoothed by the rectifying diode (D 3 ) and the capacitor (C 4 ) to become the power supply voltage of the gate control circuit (4), and as described later, the resistor (R 2 ) and the capacitor (C 4 ). It is integrated in 5 ) and becomes a sawtooth voltage. (17) is an AC power plug of the television receiver, (18) is a power switch,
(19) is a full-wave rectifier circuit, (20) is a smoothing circuit consisting of capacitors (C 1 ) (C 2 ) and a coil (L 3 ), and the input terminal (1) of the power supply circuit (13) is a coil (L 3 ) is connected to the connection point of the capacitor (C 2 ). The starting circuit (3) consists of a resistor (R 1 ), a Zener diode (D z ), and a backflow prevention diode (D 1 ) connected in series. The operating condition of this starting circuit (3) is the resistance.
(R 1 ), the diode (D 1 ) and the gate-cathode voltage drop of the first thyristor (SR 1 ) are neglected, the input voltage Ein
And depending on the Zener voltage V z of the output Eout potential difference and the Zener diode (D z), Ein-Eout > automatically turned on when becomes V z, a first thyristor by the current flowing therethrough (S
I fire R 1 ). The first and second thyristors (SR 1 ) (SR 2 ) are composed of resistors (R 10 ) (R 11 ) and capacitors (C 6 ) (C 7 ) to prevent thyristor current error due to large instantaneous voltage fluctuations. The commutation prevention circuits are connected in parallel.

ゲート制御回路(4)は出力端子(2)の電圧を抵抗(R
3)(VR)(R4)で分圧した電圧がベースに印加される第1ト
ランジスタ(Q1)と前記鋸歯状波電圧がベースに印加され
る第2トランジスタ(Q2)と、それらのエミッタをアース
に接続する定電圧ダイオード(D2)と、図示のように接続
された抵抗(R5)(R6)(R7)(R8)及びコンデンサ(C5)(C6)並
びに第3トランジスタ(Q3)とから構成されており、その
うちの抵抗(R8)とコンデンサ(C6)は微分回路を形成す
る。ゲート制御回路(4)の出力は第3トランジスタ(Q
3)のコレクタ及び抵抗(R9)から抵抗(R12)、コンデンサ
(C8)を通して第1サイリスタ(SR1)のゲートへ、また抵
抗(R13)、コンデンサ(C9)を通して第2サイリスタ(SR2)
のゲートへ与えられるようになっている。
The gate control circuit (4) changes the voltage of the output terminal (2) to the resistance (R
3 ) The first transistor (Q 1 ) to which the voltage divided by (VR) (R 4 ) is applied to the base, and the second transistor (Q 2 ) to which the sawtooth voltage is applied to the base, A constant voltage diode (D 2 ) that connects the emitter to ground, a resistor (R 5 ) (R 6 ) (R 7 ) (R 8 ), a capacitor (C 5 ) (C 6 ), and It is composed of a third transistor (Q 3 ), of which a resistor (R 8 ) and a capacitor (C 6 ) form a differentiating circuit. The output of the gate control circuit (4) is the third transistor (Q
3 ) Collector and resistor (R 9 ) to resistor (R 12 ), capacitor
Through (C 8 ) to the gate of the first thyristor (SR 1 ), and through the resistor (R 13 ) and capacitor (C 9 ) the second thyristor (SR 2 ).
It is given to the gate of.

次に第2図の動作を説明する。電源スイッチ(18)を閉成
して全波整流回路(19)に交流電圧を印加すると、入力端
子(1)に整流平滑された非制御の直流電圧が導出され
る。このとき、コンデンサ(C3)の両端電圧は零、若しく
は極めて小さい値であるので、上述したEin-Eout>V
なる条件が充足されて起動回路(3)に電流が流れ、第
1サイリスタ(SR1)は導通する。この第1サイリスタ(SR
1)のターンオンによりコンデンサ(C3)が或る値まで充電
されると水平出力回路(5)は動作を開始する。その間
に、起動回路(3)はオフとなる。水平出力回路(5)
が動作を開始すると、フライバックパルスに同期したパ
ルス(イ)が発生し、ダイオード(D3)とコンデンサ(C4)
によって整流平滑されてゲート制御回路(4)に電源電
圧を与える。また、該パルス(イ)は抵抗(R2)とコンデ
ンサ(C5)によって積分され、第3図(ロ)に示すような
鋸歯状波電圧となる。一方、出力端子(2)の電圧(Eou
t)を抵抗(R3)(VR)(R4)で分圧して第1トランジスタ(Q1)
のベースに印加される出力電圧(Eout)の分圧値は第1ト
ランジスタ(Q1)のコレクタから抵抗(R5)を介して前記鋸
歯状波電圧のレベルに影響する。例えば、出力電圧(Eou
t)が高ければ第1トランジスタ(Q1)のコレクタ電位が低
くなるので、鋸歯状波電圧(ロ)のレベルを第3図
(ハ)の点線の如く下げることになる。而して、第2ト
ランジスタ(Q2)は鋸歯状波電圧(ロ)に前記出力電圧(E
out)の情報電圧が重畳した形の電圧によってベース駆動
されて、そのコレクタには第3図(ニ)に示す如きパル
スを出力する。このパルス(ニ)は抵抗(R2)とコンデン
サ(C5)によって積分され、第3図(ホ)のようになる
が、この微分波形のうち負極性の波形によって第3トラ
ンジスタ(Q3)が瞬時オンし、第3図(ヘ)の如きパルス
を出力する。このパルス(ヘ)は抵抗(R12)とコンデン
サ(C8)を通して第1サイリスタ(SR1)のゲートに加えら
れると同時に抵抗(R13)とコンデンサ(C9)を通して第2
サイリスタ(SR2)のゲートに加えられる。これによって
第2サイリスタ(SR2)も起動される。尚、第1サイリス
タ(SR1)もオフになっていれば、このパルス(ヘ)によ
って再びターンオンする。
Next, the operation of FIG. 2 will be described. When the power switch (18) is closed and an AC voltage is applied to the full-wave rectifier circuit (19), a rectified and smoothed uncontrolled DC voltage is derived from the input terminal (1). At this time, since the voltage across the capacitor (C 3 ) is zero or an extremely small value, the above-mentioned Ein-Eout> V z
The following condition is satisfied, a current flows through the starting circuit (3), and the first thyristor (SR 1 ) becomes conductive. This first thyristor (SR
When the capacitor (C 3 ) is charged to a certain value by turning on ( 1 ), the horizontal output circuit (5) starts operating. Meanwhile, the starting circuit (3) is turned off. Horizontal output circuit (5)
When the operation starts, the pulse (a) synchronized with the flyback pulse is generated, and the diode (D 3 ) and capacitor (C 4 )
The gate control circuit (4) is rectified and smoothed by the power supply voltage. Further, the pulse (a) is integrated by the resistor (R 2 ) and the capacitor (C 5 ) and becomes a sawtooth wave voltage as shown in FIG. 3 (b). On the other hand, the voltage (Eou
t) is divided by resistance (R 3 ) (VR) (R 4 ) to divide the first transistor (Q 1 )
The divided voltage value of the output voltage (Eout) is applied to the base affects the level of the sawtooth wave voltage through a resistor from the collector of the first transistor (Q 1) (R 5) . For example, output voltage (Eou
If t) is high, the collector potential of the first transistor (Q 1 ) is low, so the level of the sawtooth wave voltage (b) is lowered as shown by the dotted line in FIG. 3 (c). Thus, the second transistor (Q 2 ) is connected to the sawtooth wave voltage (b) and the output voltage (E
The information voltage of (out) is base-driven by the superimposed voltage, and a pulse as shown in FIG. 3 (d) is output to its collector. This pulse (d) is integrated by the resistor (R 2 ) and the capacitor (C 5 ) and becomes as shown in Fig. 3 (e). The negative polarity waveform of this differential waveform causes the third transistor (Q 3 ) Turns on instantaneously and outputs a pulse as shown in FIG. This pulse (f) is applied to the gate of the first thyristor (SR 1 ) through the resistor (R 12 ) and the capacitor (C 8 ) and at the same time the second pulse is applied through the resistor (R 13 ) and the capacitor (C 9 ).
Added to the gate of the thyristor (SR 2 ). This also activates the second thyristor (SR 2 ). If the first thyristor (SR 1 ) is also off, this pulse (f) turns it on again.

一方において、前記水平出力回路(5)の動作開始に伴
いフライバックパルスに同期した負パルスが第1、第2
消弧巻線(L1)(L2)に生じ、これが第1、第2サイリスタ
(SR1)(SR2)のアノードを低レベルになすので、第1、第
2サイリスタ(SR1)(SR2)はターンオフする。而して、第
1、第2サイリスタ(SR1)(SR2)はゲート制御回路(4)
によるターンオンと、消弧巻線(L1)(L2)によるターンオ
フを交互に繰り返す。そして、その際、ターンオフはフ
ライバックパルスに同期するが、ターンオンは出力電圧
(Eout)の変動に応じて開始時期が早くなったり、遅くな
ったりし、それによって出力電圧の一定化(即ち安定
化)が図られる。例えば、出力電圧が高い方向へ変動し
たときの前記(ハ)(ニ)(ホ)(ヘ)の電圧は、それぞれ点線で示
す状態となる。これはターンオンの開始時期が第3図
(ヘ)からも窺知できるように遅くなることを意味す
る。従って、ターンオンからターンオフまでの期間が短
くなってコンデンサ(C3)の充電時間が短くなるので出力
電圧(Eout)は下がる。このようにして補正が行われる。
尚、出力電圧(Eout)が低い方向へ変動した場合には、上
述と逆に出力電圧を上げるように補正動作がなされる。
On the other hand, when the horizontal output circuit (5) starts operating, the negative pulse synchronized with the flyback pulse is the first and second negative pulses.
It occurs in the arc-extinguishing winding (L 1 ) (L 2 ) and this is the first and second thyristor.
Since the anodes of (SR 1 ) and (SR 2 ) are set to the low level, the first and second thyristors (SR 1 ) and (SR 2 ) are turned off. The first and second thyristors (SR 1 ) and (SR 2 ) are gate control circuits (4).
The turn-on by and the turn-off by the arc-extinguishing winding (L 1 ) (L 2 ) are repeated alternately. And at that time, turn-off is synchronized with the flyback pulse, but turn-on is the output voltage.
The start time is advanced or delayed according to the variation of (Eout), and thereby the output voltage is stabilized (that is, stabilized). For example, the voltages of (c), (d), (e), and (f) when the output voltage fluctuates in the high direction are in the states shown by the dotted lines. This means that the turn-on start time will be delayed as can be seen from Fig. 3 (f). Therefore, the period from turn-on to turn-off is shortened and the charging time of the capacitor (C 3 ) is shortened, so the output voltage (Eout) is lowered. The correction is performed in this way.
When the output voltage (Eout) fluctuates in the lower direction, the correction operation is performed to increase the output voltage contrary to the above.

第2図において、起動時は第1サイリスタ(SR1)がまず
起動されて出力電圧が発生し、水平出力回路(5)の動
作に伴うフライバックパルスの発生時に第1、第2消弧
巻線(L1)(L2)によって負パルスが供給されて第1サイリ
スタ(SR1)も一たんオフとなり、続いてゲート制御回路
(4)による動作で第1、第2サイリスタ(SR1)(SR2)が
ターンオンされ、これによって第2サイリスタ(SR2)も
起動されることになるが、ここで、第1、第2消弧巻線
(L1)(L2)による負パルスの発生又は負パルスの供給をゲ
ート制御回路(4)のパルス(ヘ)の発生よりも遅れる
ように設計しておけば、第2サイリスタ(SR2)が起動さ
れる時点で第1サイリスタ(SR1)はオンしていることに
なる。
In FIG. 2, the first thyristor (SR 1 ) is first activated at the time of activation to generate an output voltage, and the first and second arc-extinguishing windings are generated when the flyback pulse is generated due to the operation of the horizontal output circuit (5). line (L 1) (L 2) first thyristor negative pulse is supplied by the (SR 1) also becomes mono-off, followed first by the operation by the gate control circuit (4), the second thyristor (SR 1) (SR 2 ) is turned on, which also activates the second thyristor (SR 2 ), but here, the first and second arc-extinguishing windings.
If the negative pulse generation or the negative pulse supply by (L 1 ) (L 2 ) is designed to be delayed from the pulse (f) generation of the gate control circuit (4), the second thyristor (SR 2 ) The first thyristor (SR 1 ) is turned on when is activated.

以上において、本考案を実施例に沿って説明したが、本
考案はこの実施例に限定されるものでなく、実用新案登
録請求の範囲に記載した考案の要旨を逸脱しない範囲で
種々の変更、修正が可能である。
In the above, the present invention has been described along with the embodiment, but the present invention is not limited to this embodiment, and various modifications are made within the scope not departing from the gist of the invention described in the scope of claims for utility model registration, It can be modified.

考案の効果 本考案によれば、入力端子と出力端子の間にパラレルに
接続した複数のサイリスタのうち、特定のもののみを起
動回路によって起動し、残りのサイリスタは出力端子に
生じる電圧及びフライバックトランスから得られたパル
スによってターンオン信号を発生するゲート制御回路を
介して起動するようにしているので、起動回路の数が可
及的に少なくできると共に起動電流が少なくて済むとい
う効果がある。また、起動回路によって起動された特定
のサイリスタにもゲート制御回路を通してターンオン信
号が与えられるので、起動後に全てのサイリスタが水平
周期で同時にオン・オフして電源電圧の生成に作用す
る。従って、各サイリスタの分担電流は少なくて済み、
サイリスタの発熱が抑制される。そのため、消費電力の
大きい大型のテレビジョン受像機の電源回路として用い
ても放熱板等が小さくて済むという効果がある。また、
消す弧巻線をフライバックトランスに巻装してあるの
で、ターンオフ信号をフライバックトランスから直接得
ることができ構成が簡単になる。
Effect of the Invention According to the present invention, of the plurality of thyristors connected in parallel between the input terminal and the output terminal, only a specific one is activated by the activation circuit, and the remaining thyristors have a voltage generated at the output terminal and a flyback. Since the pulse is obtained from the transformer and is started via the gate control circuit that generates a turn-on signal, the number of starting circuits can be minimized and the starting current can be reduced. Further, since the turn-on signal is also applied to the specific thyristor activated by the activation circuit through the gate control circuit, all the thyristors are turned on / off simultaneously in a horizontal cycle after the activation to affect the generation of the power supply voltage. Therefore, the sharing current of each thyristor is small,
The heat generation of the thyristor is suppressed. Therefore, even if it is used as a power supply circuit of a large-sized television receiver with large power consumption, there is an effect that the heat sink and the like can be small. Also,
Since the extinguishing arc winding is wound around the flyback transformer, the turn-off signal can be obtained directly from the flyback transformer, which simplifies the configuration.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案を実施したサイリスタ電源回路のブロッ
ク図であり、第2図はその具体的な実施回路例を示す
図、第3図は第2図の各部における信号の波形図であ
る。第4図は従来例のブロック図である。 (1)……入力端子,(2)……出力端子,(3)……
起動回路,(4)……ゲート制御回路,(5)……水平
出力回路,(11)……フライバックトランス,(SR1)……
第1サイリスタ,(SR2)……第2サイリスタ,(L1)……
第1消弧巻線,(L2)……第2消弧巻線。
FIG. 1 is a block diagram of a thyristor power supply circuit embodying the present invention, FIG. 2 is a diagram showing a concrete implementation circuit example thereof, and FIG. 3 is a waveform diagram of a signal in each part of FIG. FIG. 4 is a block diagram of a conventional example. (1) …… Input terminal, (2) …… Output terminal, (3) ……
Starter circuit, (4) …… Gate control circuit, (5) …… Horizontal output circuit, (11) …… Flyback transformer, (SR 1 ) ……
First thyristor, (SR 2 ) …… Second thyristor, (L 1 ) ……
1st arc-extinguishing winding, (L 2 ) ... 2nd arc-extinguishing winding.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】テレビジョン受像機において非制御の直流
電圧が与えられる入力端子と水平出力回路に接続された
出力端子との間にパラレルに接続された複数のサイリス
タと、前記複数のサイリスタの特定のものを起動する起
動回路と、前記複数のサイリスタのゲートに共通に接続
されると共に前記水平出力回路のフライバックトランス
から得られたパルスと前記出力端子の出力電圧に基づい
て前記出力電圧の変動を補正するタイミングで前記複数
のサイリスタに対しターンオン信号を出力するゲート制
御回路と、前記フライバックトランスに巻装されていて
前記複数のサイリスタをターンオフさせる信号を与える
消弧巻線とからなり、前記複数のサイリスタが水平周期
でオン・オフするテレビジョン受像機のサイリスタ電源
回路。
1. A plurality of thyristors connected in parallel between an input terminal to which an uncontrolled DC voltage is applied and an output terminal connected to a horizontal output circuit in a television receiver, and the specification of the plurality of thyristors. And a variation of the output voltage based on the pulse obtained from the flyback transformer of the horizontal output circuit and the output voltage of the output terminal, which is commonly connected to the gates of the plurality of thyristors. A gate control circuit that outputs a turn-on signal to the plurality of thyristors at the timing of correcting, and an arc-extinguishing winding that is wound around the flyback transformer and that provides a signal that turns off the plurality of thyristors. A thyristor power supply circuit for a television receiver in which multiple thyristors are turned on and off in a horizontal cycle.
JP1987113294U 1987-07-23 1987-07-23 Thyristor power supply circuit for television receiver Expired - Lifetime JPH066714Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987113294U JPH066714Y2 (en) 1987-07-23 1987-07-23 Thyristor power supply circuit for television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987113294U JPH066714Y2 (en) 1987-07-23 1987-07-23 Thyristor power supply circuit for television receiver

Publications (2)

Publication Number Publication Date
JPS6420083U JPS6420083U (en) 1989-01-31
JPH066714Y2 true JPH066714Y2 (en) 1994-02-16

Family

ID=31353000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987113294U Expired - Lifetime JPH066714Y2 (en) 1987-07-23 1987-07-23 Thyristor power supply circuit for television receiver

Country Status (1)

Country Link
JP (1) JPH066714Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795995B2 (en) * 1991-05-01 1998-09-10 シャープ株式会社 Stabilized power supply circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5214128B2 (en) * 1972-10-04 1977-04-19
JPS5011364A (en) * 1973-05-30 1975-02-05
JPS5251554A (en) * 1975-10-23 1977-04-25 Sharp Corp Power source circuit

Also Published As

Publication number Publication date
JPS6420083U (en) 1989-01-31

Similar Documents

Publication Publication Date Title
US6388902B1 (en) Switching power supply circuit
CA1154153A (en) Deflection and power supply circuit with reduced start-up drive
US5426346A (en) Gas discharge lamp ballast circuit with reduced parts-count starting circuit
JPH066714Y2 (en) Thyristor power supply circuit for television receiver
JP4172569B2 (en) Switching power supply
JPH066713Y2 (en) Thyristor power supply circuit
JPH0488872A (en) Stabilizing power source circuit
JPS5842994B2 (en) Horizontal oscillation circuit power supply
JPH08266041A (en) Dc voltage converter
JP2556922B2 (en) Stabilized power supply circuit
JP2653808B2 (en) Charging circuit
JPH034155Y2 (en)
JP3016570B2 (en) Voltage resonance type high voltage generation circuit
JPH0728774Y2 (en) Power supply circuit for multi-scan display
JPS5855703Y2 (en) Power supply for starting horizontal oscillation
JPS6155341B2 (en)
JP2795995B2 (en) Stabilized power supply circuit
JPS6246366Y2 (en)
JPS5941665Y2 (en) horizontal drive circuit
JPH0713431Y2 (en) Power supply circuit
JPS6035320Y2 (en) Horizontal output circuit of television receiver
JPS6021658Y2 (en) multiple spark igniter
JPS6022697Y2 (en) power supply
RU1777210C (en) Three-phase converter control device
JPS5838796Y2 (en) voltage stabilization circuit