JPS61138271U - - Google Patents
Info
- Publication number
- JPS61138271U JPS61138271U JP2402685U JP2402685U JPS61138271U JP S61138271 U JPS61138271 U JP S61138271U JP 2402685 U JP2402685 U JP 2402685U JP 2402685 U JP2402685 U JP 2402685U JP S61138271 U JPS61138271 U JP S61138271U
- Authority
- JP
- Japan
- Prior art keywords
- dual
- line package
- package element
- electronic circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 claims description 3
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
第1図および第2図は夫々この考案に係る電子
回路装置の平面図および正面図、第3図は従来の
電子回路装置の平面図である。 1…プリント配線基板、2…第1のデユアルイ
ンラインパツケージ、3…第2のデユアルインラ
インパツケージ。尚、図中同一符号は同一又は相
当部分を示す。
回路装置の平面図および正面図、第3図は従来の
電子回路装置の平面図である。 1…プリント配線基板、2…第1のデユアルイ
ンラインパツケージ、3…第2のデユアルインラ
インパツケージ。尚、図中同一符号は同一又は相
当部分を示す。
Claims (1)
- プリント配線基板上に少くとも第1および第2
のデユアルインラインパツケージ素子を設けてな
る電子回路装置において、第1のデユアルインラ
インパツケージ素子を第2のデユアルインライン
パツケージ素子の上方に架橋して取り付けたこと
を特徴とする電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2402685U JPS61138271U (ja) | 1985-02-19 | 1985-02-19 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2402685U JPS61138271U (ja) | 1985-02-19 | 1985-02-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61138271U true JPS61138271U (ja) | 1986-08-27 |
Family
ID=30517798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2402685U Pending JPS61138271U (ja) | 1985-02-19 | 1985-02-19 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61138271U (ja) |
-
1985
- 1985-02-19 JP JP2402685U patent/JPS61138271U/ja active Pending