JPS6112576Y2 - - Google Patents

Info

Publication number
JPS6112576Y2
JPS6112576Y2 JP5002980U JP5002980U JPS6112576Y2 JP S6112576 Y2 JPS6112576 Y2 JP S6112576Y2 JP 5002980 U JP5002980 U JP 5002980U JP 5002980 U JP5002980 U JP 5002980U JP S6112576 Y2 JPS6112576 Y2 JP S6112576Y2
Authority
JP
Japan
Prior art keywords
alc
transistor
emitter
circuit
time constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5002980U
Other languages
Japanese (ja)
Other versions
JPS56152916U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5002980U priority Critical patent/JPS6112576Y2/ja
Publication of JPS56152916U publication Critical patent/JPS56152916U/ja
Application granted granted Critical
Publication of JPS6112576Y2 publication Critical patent/JPS6112576Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は通常の酸化鉄テープとクロムテープの
録音を最適に行なうための録音レベル切換回路に
関するものである。
[Detailed Description of the Invention] The present invention relates to a recording level switching circuit for optimally recording ordinary iron oxide tape and chrome tape.

即ち、クロムテープ及びメタルテープ等はテー
プの磁気飽和点が通常の酸化鉄テープより高いた
め、その録音レベルを高くする必要がある。
That is, since the magnetic saturation point of chrome tape, metal tape, etc. is higher than that of ordinary iron oxide tape, it is necessary to increase the recording level.

本考案はこれ等のテープを録音する際にALC
回路の動作点を変えることによつて各テープに適
した録音レベルにて録音することが出来るように
したものである。
This invention uses ALC when recording these tapes.
By changing the operating point of the circuit, it is possible to record at a recording level suitable for each tape.

先ず本考案回路を説明するに先だち第1図に示
す回路について説明する。
First, before explaining the circuit of the present invention, the circuit shown in FIG. 1 will be explained.

第1図において、1は入力信号端子、2は入力
抵抗、3は録音用増幅器、4,5は増幅器3の出
力信号の一部を整流するダイオード、6はダイオ
ード4,5からの整流出力がベースに供給される
制御用トランジスタ、7は該制御用トランジスタ
6のエミツタがベースに接続されたALC用トラ
ンジスタであり、前記制御用トランジスタ6のベ
ースとALC用トランジスタ7のエミツタの間に
は時定数決定用コンデンサ8が接続されている。
そして前記ALC用トランジスタ7のエミツタと
接地間には抵抗9とコンデンサ10が接続されて
いる。
In Figure 1, 1 is an input signal terminal, 2 is an input resistor, 3 is a recording amplifier, 4 and 5 are diodes that rectify a part of the output signal of amplifier 3, and 6 is a rectified output from diodes 4 and 5. The control transistor 7 supplied to the base is an ALC transistor in which the emitter of the control transistor 6 is connected to the base, and there is a time constant between the base of the control transistor 6 and the emitter of the ALC transistor 7. A determining capacitor 8 is connected.
A resistor 9 and a capacitor 10 are connected between the emitter of the ALC transistor 7 and ground.

このALC回路においては、増幅器3の出力信
号のレベルに応答して制御用トランジスタ6が導
通すると共にALC用トランジスタ7も導通し、
このALC用トランジスタ7のインピーダンス変
化によつて増幅器3の入力信号レベルを制御する
ものであり、この時コンデンサ8はALCの復帰
時間を長くするために役立つている。
In this ALC circuit, the control transistor 6 becomes conductive in response to the level of the output signal of the amplifier 3, and the ALC transistor 7 also becomes conductive.
The input signal level of the amplifier 3 is controlled by the impedance change of the ALC transistor 7, and at this time the capacitor 8 is useful for lengthening the recovery time of the ALC.

斯るALC回路においてALCが十分に効いてい
る時ALCの動作点を変えるためALC用トランジ
スタ7のエミツタに抵抗11を通じて制御電圧
(+B)を印加するべく録音レベル切換スイツチ
12を閉成し、エミツタにバイアスを掛けた場
合、そのスイツチ12を閉成した瞬間図中に示す
ような正のパルスが発生するため、コンデンサ8
を介して制御用トランジスタ6にベース電流が急
激に流れ、ALC用トランジスタ7のインピーダ
ンスが急激に下がつてしまい、ALCの復帰時間
が長いため元のレベルになかなか戻らず、しばら
くの間録音レベルの低い不自然な録音になつてし
まう懸念がある。
In such an ALC circuit, when the ALC is sufficiently effective, the recording level selector switch 12 is closed to apply a control voltage (+B) to the emitter of the ALC transistor 7 through the resistor 11 in order to change the operating point of the ALC. When bias is applied to the capacitor 8, a positive pulse as shown in the diagram is generated at the moment the switch 12 is closed.
The base current suddenly flows to the control transistor 6 through the ALC transistor 6, and the impedance of the ALC transistor 7 drops rapidly.As the ALC recovery time is long, it is difficult to return to the original level, and the recording level remains unchanged for a while. There is a concern that the recording will be low and unnatural.

然るに本考案は第2図に示すようにALC用ト
ランジスタ7のエミツタにバイアスを印加する回
路に抵抗13とコンデンサ14から成る時定数回
路15を接続したものである。第2図において第
1図と同一部品には同一図番を附している。
However, in the present invention, as shown in FIG. 2, a time constant circuit 15 consisting of a resistor 13 and a capacitor 14 is connected to a circuit for applying a bias to the emitter of the ALC transistor 7. In FIG. 2, parts that are the same as those in FIG. 1 are given the same figure numbers.

従つて録音レベル切換スイツチ12が開放して
いる時には、前述したALC動作を行ない、この
時の増幅器3の入出力側の入力レベルと出力レベ
ルの特性として第3図X−X′曲線を得る。
Therefore, when the recording level changeover switch 12 is open, the above-mentioned ALC operation is carried out, and the characteristic of the input level and output level on the input/output side of the amplifier 3 at this time is obtained as the curve XX' in FIG.

次に録音レベル切換スイツチ12を閉成する
と、制御電圧(+B)は時定数回路15のコンデ
ンサ14を一且充電するので、ALC用トランジ
スタ7のエミツタには第11図で説明したような
パルスが発生せず、エミツタにバイアスが印加さ
れることとなるため、ALC用トランジスタ7の
コレクタ・エミツタ間電圧が見掛け上小さくな
り、該ALC用トランジスタ7を導通するレベル
が大となつてALCの効くポイントが第3図Y−
Y′曲線の如くなる。
Next, when the recording level selector switch 12 is closed, the control voltage (+B) charges the capacitor 14 of the time constant circuit 15, so that the emitter of the ALC transistor 7 receives a pulse as explained in FIG. Since this does not occur and a bias is applied to the emitter, the voltage between the collector and emitter of the ALC transistor 7 is apparently small, and the level that makes the ALC transistor 7 conductive becomes large, which is the point at which ALC becomes effective. is Fig. 3 Y-
It looks like a Y′ curve.

以上述べたように本考案録音レベル制御回路
は、増幅器の出力信号の一部を制御用トランジス
タのベースに供給し、該制御用トランジスタのエ
ミツタをALC用トランジスタのベースに接続
し、前記制御用トランジスタのベースとALC用
トランジスタのエミツタ間に時定数決定用コンデ
ンサを接続して成るALC回路であつて、前記
ALC用トランジスタのエミツタに時定数回路を
接続し、録音レベル切換スイツチを閉成すること
により該時定数回路を通じてALC用トランジス
タのエミツタに制御電圧を印加するように構成し
たものであるから、録音レベルの切換えを行なう
瞬時に発生するパルスを時定数回路によつて吸収
することが出来、不自然な録音を防止することが
出来るものである。
As described above, the recording level control circuit of the present invention supplies a part of the output signal of the amplifier to the base of the control transistor, connects the emitter of the control transistor to the base of the ALC transistor, and connects the control transistor to the base of the control transistor. An ALC circuit consisting of a time constant determining capacitor connected between the base of the ALC transistor and the emitter of the ALC transistor.
A time constant circuit is connected to the emitter of the ALC transistor, and when the recording level selector switch is closed, a control voltage is applied to the emitter of the ALC transistor through the time constant circuit. The pulse generated at the instant of switching can be absorbed by the time constant circuit, and unnatural recording can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の説明に供する回路図、第2図
は本考案の回路図、第3図は入力レベルと出力レ
ベルの関係を示す特性図である。 3……増幅器、6……制御用トランジスタ、7
……ALC用トランジスタ、8……コンデンサ、
12……録音レベル切換スイツチ、15……時定
数回路。
FIG. 1 is a circuit diagram for explaining the present invention, FIG. 2 is a circuit diagram of the present invention, and FIG. 3 is a characteristic diagram showing the relationship between input level and output level. 3...Amplifier, 6...Control transistor, 7
...ALC transistor, 8...Capacitor,
12... Recording level selection switch, 15... Time constant circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 増幅器の整流出力信号がベースに印加されるこ
とにより導通するNPN型の制御用トランジスタ
と、該制御用トランジスタの導通度に関連して導
通しコレクタが信号線路に接続されると共にエミ
ツタが抵抗を介して接地されたNPN型のALC用
トランジスタと、前記制御用トランジスタのベー
スとALC用トランジスタのエミツタ間に接続さ
れたALC時定数決定用コンデンサとを備え、録
音レベル切換スイツチを閉成することにより前記
ALC用トランジスタのエミツタにバイアス電圧
を印加するように構成されたALC回路であつ
て、前記ALC用トランジスタのエミツタと前記
録音レベル切換スイツチとの間に時定数回路を接
続したことを特徴とする録音レベル切換回路。
An NPN type control transistor conducts when the rectified output signal of the amplifier is applied to the base, and the control transistor conducts depending on the degree of conductivity.The collector is connected to the signal line and the emitter is connected to the signal line through a resistor. and an ALC time constant determining capacitor connected between the base of the control transistor and the emitter of the ALC transistor.
An ALC circuit configured to apply a bias voltage to the emitter of an ALC transistor, characterized in that a time constant circuit is connected between the emitter of the ALC transistor and the recording level selection switch. Level switching circuit.
JP5002980U 1980-04-11 1980-04-11 Expired JPS6112576Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5002980U JPS6112576Y2 (en) 1980-04-11 1980-04-11

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5002980U JPS6112576Y2 (en) 1980-04-11 1980-04-11

Publications (2)

Publication Number Publication Date
JPS56152916U JPS56152916U (en) 1981-11-16
JPS6112576Y2 true JPS6112576Y2 (en) 1986-04-19

Family

ID=29644985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5002980U Expired JPS6112576Y2 (en) 1980-04-11 1980-04-11

Country Status (1)

Country Link
JP (1) JPS6112576Y2 (en)

Also Published As

Publication number Publication date
JPS56152916U (en) 1981-11-16

Similar Documents

Publication Publication Date Title
JPS6112576Y2 (en)
JPS5929378Y2 (en) ALC circuit
US3873992A (en) Magnetic recording system with reduction of high frequency signal distortion in vicinity of saturation level
JPS6112584Y2 (en)
JPH0132416Y2 (en)
JPS596033Y2 (en) remote control heating pad
JPS6220889Y2 (en)
JPH039380Y2 (en)
JPH0629764Y2 (en) High frequency compensation circuit
JPS6327354Y2 (en)
JPS62175Y2 (en)
JPS624893Y2 (en)
JPS6131372Y2 (en)
JP2615663B2 (en) Bias oscillation circuit
JPH0142802Y2 (en)
JPH0122256Y2 (en)
JPS6342620Y2 (en)
JPH0430706Y2 (en)
JPS6342763Y2 (en)
JPH0241932Y2 (en)
JPH0691395B2 (en) Automatic level control device
JPS61187468A (en) Clamp circuit
JPS58141415U (en) bias oscillation circuit
JPS6148411U (en)
JPS6012707B2 (en) recording level control device