JPS6112122A - アナログ・デイジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （−産業上の利用分野」 この発明は、ディジタル符号化出力にチャタリングの生
じないアナログ・ディジタル変換器に関するものである
。

「従来技術」 アナログ・ディジタル変換器（以下Ａ／Ｄ変換器と記す
）は各種電子機器において数多く用いられている。０変
換器においては通常、基準電圧を与えその値を微小区間
に分圧し、その各区間毎にディジタル符号を対応させ、
入力信号レベルがそのどの区間に存在するか判断してそ
の区間（以下ステツブと記す）に対応するディジタル符
号を出力として得るが、一般にこのような変換動作は周
期的に行うよう設定して用いられる。このようなめ変換
器において入力信号レベルがステ、ゾ切換の境界のごく
近傍にある場合、回路内部の雑音等各種ゆらぎが原因と
なって符号化出力がステッゾ境界の上下に対応した符号
の間を不規則に往来する、いわゆるチャタリング現象を
生じて実用上問題となるととがある。例えば温度変動に
対して安定な周波数源として、温度補償水晶発振器（以
下ＴＣＸＯ）が各種通信機器に用いられているが、良好
な補償特性を得るためディジタル制御形ＴＣＸＯ（以下
ＤＴＣＸＯ）が開発されている。ＤＴＣＸＯは温度セン
サ、Ａ／Ｉ）変換器、処理回路、水晶発振器によシ構成
され、温度センサー出力をＡ／１）変換して得られた温
度情報によシ、その温度における補償量を処理回路によ
シ算出して水晶発振器の発振周波数を制御して安定な周
波数の発振出力を得るものである。上述のよりなりＴＣ
ＸＯにおいてＡ／ｌ）変換出力にチャタリングが生じる
と発振周波数がチャタリングに応じて変動するため、出
力周波数が変調を受けた形となって必要な周波数以外に
スプリアスが現われ、通信機器に使用する場合問題とな
る。

このためチャタリング現象の生じないＡ／Ｄ変換器が望
まれる。

この発明の目的は上述のよう外従来のん生変換器に付随
するチャタリング現象を除去するだめ簡単な付加回路を
用いることにより履歴のある符号化特性を有するめ変換
器を提供することにある。

「問題点を解決するための手段」 この発明によれば基準電圧を分圧してステップ状電圧を
発生する比較電圧発生回路と、その比較電圧発生回路に
よシ得られたステ、プ電圧とアナログ入力電圧の大小を
比較判定するコン・し−タと、符号化動作を実行する逐
次近似レジスタと、符号化された情報を記憶する一時記
憶回路と、符号化情報どうしを比較するパターン比較回
路と、符号化出力状態を保持するデータラッチ回路とを
備え、前記比較電圧発生回路はその内部にスイッチを含
む電圧シフト手段を有し、そのスイッチの第１の接続状
態と、第２の接続状態とで相互に一定量シフトした２種
のステップ状電圧を発生するように構成され、前記一時
記憶回路、パターン比較回路及びデータラッチ回路によ
シ、スイッチの第１の接続状態での符号化結果と第２の
接続状態での符号化結果とを比較照合し、両者が一致し
た場合はその符号化情報が出力すべき情報であると判断
して外部に出力する。

「実施例」 第１図はこの発明によるめ変換器の一例を示す。アナロ
グ入力端子１１はコンツクレータ１２の一方の入力端に
接続され、コンツクレータ１２の他方の入力端に比較電
圧発生回路１３の出力側が接続される。比較電圧発生回
路１３は基準電圧入力端子１４からの基準電圧ｖＲを入
力してアナログ入力電圧Ｖと比較するだめのステップ電
圧を発生するもので、この例では基準電圧ｖＲを分圧し
てステップ状電圧を発生する分圧回路１５、そのステッ
プ状電圧を一定量シフトする電圧シフト回路１６及び分
圧回路１５のステップ状電圧Ｖｙと電圧シフト回路１６
のステップ状電圧Ｖ′とを切換えてコンパレータ１２へ
出力する切換スイッチ１７とよりなる。コンパレータ１
２の出力は逐次近似のだめのレジスタ（ＳＡＲ）　１８
に入力され、レジスター８の内容は一時記憶回路１９、
パターン比較回路２１及びデータラッチ回路２２へそれ
ぞれ供給されている。・やターン比較回路２１には一時
記憶回路１９の記憶内容も供給され、その肉入力が比較
される。

データラッチ回路２２よシ符号化出力２３が出力される
。図中の斜線を施した矢印の付いた太線は符号化データ
の流れを表わし、白抜きの矢印付き太線は制御信号の流
れを示す。この実施例におけるＡ／’Ｄ変換動作は以下
の〔１〕〜〔４〕の順序で行われる。

〔１〕：動作開始時点において切換スイッチ１７は接点
Ａ（分圧回路１５側）に投入され、分圧回路１５の出力
ｖｙが直接コンパレータ１２に入力される。この状態で
ＳＡＲ１８によシ分圧回路１５を制御し、その出力電圧
Ｖと入力端子１１のアナログ入力電圧Ｖ、との大小をコ
ンパレータ１２で比較し、入力アナログ電圧ｖ１に最も
近い分圧状態に対応した一連のディジタル符号（例えば
８ビツトの符号）を符号化データとしてＳＡＲ１８から
出力し、一時記憶回路１９に記憶するとともにデータラ
ッチ回路２２にそのデータをラッチして符号化出力２３
として出力する。このときのＳＡＲ１８からの符号化デ
ータを簡単のためＤＡと記す。ただし添字Ａは切換スイ
ッチ１７が接点Ａに投入されていることに対応する。

〔２：］：ｌ記動作終了後切換スイ、チ１７は接点Ｂ側
に投入され、分圧回路１５の出力Ｖは電圧シフト回路１
６によシ一定量シフトされた値Ｖ′となってコンパレー
タ１２に入力される。この状態で５ＡＲ１８によシ逐次
近似動作を行って符号化を実行する。この時の符号化デ
ータをＤＢとする。次にパターン比較回路２１が動作し
、一時記憶回路１９の記憶データＤＡと５ＡＲ１，８か
らの新たな符号化データＤＢとを比較し、両者が一致し
た場合はデータラッチ回路２２を動作させてＤＡないし
はＤＢをラッチし出力させる。−万両者が不一致の場合
にはデータラッチ回路２２は前の状態を保持するととも
に、一時記憶回路１９の内容は新しい情報ＤＢに書き換
えられる。

〔３〕二次に再び切換スイッチ１７をＡ側に投入し、こ
の結果得られたＳＡＲ１８からの符号化データＤＡを一
時記憶回路】９の記憶内容ＤＢと比較し、一致していれ
ばデータラッチ回路２２に入力、ランチして符号化出力
となし、不一致の場合はデータラッチ回路２２を前の状
態に保つとともに、このときの符号化データＤＡを一時
記憶回路１９に記憶保持させる。

〔４〕二以下、〔２〕および〔３〕の動作を交互に繰返
す。

上記一連の動作において、〔１〕は動゛作の初期段階で
あるため１回の符号化動作によシ、その結果を直ちに出
力させるが、〔２〕以降の動作では、切換スイッチ１７
をＡ側およびＢ側に交互に切換え、それぞれの接続状態
における符号化結果を比較してそれらが一致した場合に
新たな符号化情報と判断して出力させていることになる
。このような比較動作によシ符号化特性は第２図に示す
ような履歴特性を有するようになる。第２図において、
横軸はアナログ入力電圧ｖ１、縦軸は符号化データで、
例えばＤｌは８ビット符号０００００００１、Ｄ２は０
０００００１０、Ｄ３は００００００１１等のような一
連のディジタル符号に対応する。また、第２図実線は切
換スイッチ１７が接点Ａに投入されているときの符号化
特性、破線はＢ側投入時の符号化特性である。

切換スイッチ１７がＡ側に投入された状態におけるステ
ップ境界電圧を図に示すようにυ１．ｖ２゜τ３．・・
・とし、かつυｉ−τ１＋（ｉ　　１　）Ｖ８（ｉは整
数）であるとする。一方、スイッチ１７がＢ側に投入さ
れているときのステップ境界電圧をｖ１′（ｉ：整数）
とすると、イ＝ｖ１＋ΔＶ（１：整数）の関係が成りた
つ。ただしΔ■は電圧シフト回路１６による電圧シフト
量である。従って、切換スイッチ１７がＢ側投入時の符
号化特性はＡ側投入時に対してΔＶだけ平行移動するか
ら、ΔＶをステップ間隔Ｖ、に比べて小さく設定してお
けば第２図破線のようを符号化特性となることは明らか
である。

前述〔１〕〜〔４〕の動作過程によシ、初期段階におい
ては第２図実線の特性により符号化した結果がそのまま
出力２３に現われるが、それ以降は実線の特性と破線の
特性とで符号化した結果を比較し、一致した場合はその
一致した符号化データが出力され、一致しない場合は前
の出力状態が保たれる。今入力電圧■１がτ１′〈ｖｌ
＜τ２にあるとすると、このときは切換スイッチ１７が
接点Ａ、Ｂいずれの投入状態におい−Ｃも同一の符号化
結果Ｄ１が得られるから、出力２３もＤｌとなる１、入
力電圧が変化し〃２＜τ１＜ｖ２′　となると切換スイ
ッチ１７が接点Ａに投入時の符号化結果はＤ２、接点Ｉ
３に投入時はＤｌであるから、出力２３は前の状態Ｄ１
に保たれている。入力電圧がさらに上昇しυ２′〈τ１
〈τ３に達すると接点Ａ、Ｂいずれの場合でも符号化結
果はＤ２となるから出力はＤ２に変わる。入力電圧Ｖ、
が低下し、υ２　＜　？Ｊ　１（ｖ　２’に戻っても以
上の説明から明らかなように出力２３はＤ２に保たれ、
、　ｖ１’＜τ、〈τ２に達してから出力２３はＤｌに
変わる。すなわちアナログ入力電圧ｖ１に対する符号化
出力の特性は図中矢印を付したような履歴特性を有する
こととなる。シフト電圧Δ■は正負いずれであってもか
１わないが、その絶対値１Δ■１はステップ間隔■８に
比べて小さいことが必要であシ、一般的には履歴特性は
小さい方が望ましいから１Δ■１＜Ｖ、とし、かつΔ■
を回路の内部雑音よりも犬とする。

電圧ノット回路１６の構成は例えば第３図に示すように
演算増幅器を用いたアナログ加算回路で実現できる。電
圧■１及び基準電圧ＶＲをそれぞれ抵抗器Ｒ１及びＲ２
を通じて演算増幅器２４へ入力し、演算増幅器２４の帰
還抵抗器Ｒｆと、抵抗器Ｒ１とにより基垢電圧■、に対
する利得を選定してシフト電圧Δ■とし、これを電圧■
アに加えている。

上述の説明から明らかなように、この発明の根幹は相対
的に一定量シフトした２つの符号化特性についての符号
化結果を比較することにある。この様なシフトした符号
化特性を得るには、第１図に示したように電圧シフト回
路１６を用いる構成に限らず、第４図および第５図に示
すように分圧回路１５にシフト機能をもたせてもよい。

第４図は抵抗分圧回路による構成例で’Ｉ　Ａ、Ｂいず
れの場合でも同様の特性が得られる。Ａの回路は抵抗器
Ｊ　ＩＲ２１”’　Ｉ　Ｒｍ＋１　（ｍ’整数）の直列
回路の両端に補助抵抗器Ｒｘ１．Ｒｘ２をそれぞれ通し
てアースならびに基準電圧端子１４に接続している。補
助抵抗器Ｒｘ　ｉ　＋　Ｒｘ　２にはそれぞれ並列にス
イッチＳＸ１．Ｓｘ２を設け、スイッチＳｘ１がオン状
態のとき、スイッチＳｘ２はオフ状態として、これを状
態Ａとし、逆にスイッチＳｘ１がオフ状態のときスイッ
チＳｘ２はオン状態としてこれを状態Ｂとする。抵抗器
Ｒ１，Ｒ２，・・・ｌＲｍ＋１の抵抗値は全て等しいも
のとして、その値をＲとし、補助抵抗器Ｒｘ１＋Ｒｘ２
の抵抗値もあい等しく、その値をΔＲとする。

スイッチＳｘ１．Ｓｘ２が状態Ａにあシ、抵抗器Ｒ１，
Ｒ２・・・、Ｒｍ＋１の各接続点に接続された分圧出力
用のスイッチＳ１．・・・＋Ｓｍのうち３番目のスイッ
チＳ　ｊ（１≦Ｊ≦ｍ）が閉じているときの分圧出力弓
は次式（］）で与えられる。

−Ｒ Ｖ＝□−・Ｖ（１） ｙ　　（ｍ＋１）Ｒ＋ΔＲＲ 一方、状態Ｂの場合の分圧出力ｖ′は Ｉ　　　　　コ　・Ｒ＋ΔＲ ■　＝□・ｖ（２） ’ｙ　　　（ｍ＋１）Ｒ＋ΔＲ１ で与えられる。これから、Ｖ′とＶ　との差ΔＶは次　
　　　ｙ のようになる。

ΔＲ Δ■二Ｖ　−Ｖ　＝□・ｖ（３） ｙ　　ｙ　（ｍ＋１）Ｒ＋ΔＲＲ 今、ΔＲをＲよりも小さな値とし、ΔＲ＜（ｍ＋１）ｒ
ｔとすれば、 ΔＶ絆生、Ｖ・ Ｒｍ＋１　　　　　　　　　　（４） となる。式（４）右辺において、ＶＲ／（ｍ＋１）はス
テップ間隔■８に相当するから、式（４）はスイッチＳ
Ｘ１．ｓｘ２の状態Ｂ投入時のステップ境界電圧は状態
Ａ側投入時に対してＶ、のΔＲ／Ｒ倍だけ平行移動して
いることを示している。

第４図（Ｂ）においては抵抗器Ｒ２・・・Ｒｍの直列回
路のＲ２側端はスイッチＳｘ１で抵抗器Ｒ１とＲ１′と
の一端に切換え接続され、抵抗器Ｒ１，Ｒ１’の他端は
接地される。この抵抗直列回路のＲｍ側端はスイッチＳ
ｘ２によシ抵抗器Ｒｍ＋１＋％刊の各一端に切換え接続
され、抵抗器Ｒｍ＋１．Ｒｒｒｌイの他端は基準電圧端
子１４に接続される。各抵抗器Ｒ１，Ｒ２，・・Ｒｍ＋
１の抵抗値をＲとし、さらに、抵抗器Ｒ１’ｌＲ１＋１
の抵抗値を共にＲ十ΔＲに設定すれば、第４図（Ａ）に
ついての上記説明と同様となることは明らかである。

従って第４図の回路を第１図における比較電圧発生回路
１３として用いることによシ履歴特性を有するφ変換器
を実現できることは明白である。

抵抗分圧回路を用いたφ変換器では分圧回路としていわ
ゆるＲ−２Ｒラダ一回路を用いることが多いが、この場
合も第４図と同様にアース側と基準電圧供給側の双方に
補助抵抗を設け、スイッチで切換えることによシ履歴特
性を付与することが可能となることは云うまでもない。

第５図は容量列を用いたいわゆる電荷再分布形の分圧回
路による比較電圧発生回路の構成例である。この回路で
は基本容量ＣｙならびにＣｙを２のべき乗で重み付けし
た容量アレーを用い、各重み付は容量を切換スイッチＳ
１．Ｓ２・・・、ＳＮによシ基準電圧端子１４ないしは
アースに切換接続して分圧出力を得る回路に対し、容量
値ΔＣの補助容量ならびに補助切換スイッチＳＸを付は
加え、補助容量をアース側ないしは基準電圧端子１４側
に切換接続している。第５図の回路では以下の動作によ
シ分圧出力を得る。

捷ず、切換スイッチＳ１．・・・、ＳＮおよび補助切換
スイッチＳｘをアース側に投入し、さらに各容量、補助
容量をそれぞれ構成するコンデンサの切換スイッチと反
対側の電極とアースの間に設けたスイッチＳｄをオン状
態にしてコンデンサに蓄えられている電荷を放電する。

次にスイッチＳｄをオフ状態とし、補助切換スイッチＳ
ｘはアース側、すなわち接点Ａ側に投入した状態を保ち
、切換スイッチＳ１゜・・・、ＳＮのうちの任意のスイ
ッチを基準電圧端子１４側に投入する。このときの出力
電圧を弓とすると、とのｖｙは式（５）で与えられる。

ただしＣは補助容量ΔＣを除く容量の和で、式（６）％
式％ また、式（５）右辺の分子のｂＫは各スイッチＳ１．・
・・。

ＳＮの状態に対応し、アース側のときはｂＫ−０１基準
電圧端子１４側に投入されてきたときｌ）＋＜−１とす
る。

式（５）、式（６）よシ弓は と表わされる。一方、電荷放電後、補助切換スイッチＳ
Ｘを接点Ｂ側、すなわち基準電圧端子１４側に投入し、
さらにスイッチＳ１．・・・、ＳＮの任意のものを基準
電圧端子１４側に設定すると、そのときの出力電圧■ア
′は次の式（８）で与えられる。

み２Ｃｙとすれば、式（７）　、　（８）よシとなる。

ただし切換スイッチＳ１．・・・ＩＳＮの投入状態はＶ
、Ｖ’に対して同一とする。式（９）右辺において　　
ｙ Ｖ４゜２はステップ間隔■８に和尚するから、式（９）
は切換スイッチがＢ側に投入されている場合のステップ
境界電圧ばＡ側投入時に比べてステップ間隔■８のΔＣ
／Ｃｙ倍だけ平行移動していることを示し７ている。従
って第５図の回路を第１図における比較電圧発生回路１
３として用いることによシ履歴特性を有するＡ／１）変
換器を実現できることは明らかである。

第５図の回路は特にＣＭＯ８集積回路によるＡ／Ｉ）変
換器に対して有用である。履歴特性を有する８ピツトの
Ａ／Ｄ変換器についての容量列の設計例を示す。チャタ
リング除去のため履歴特性を伺与する場合、履歴は小さ
い方が好ましいから式（９）で力えられるシフト電圧は
ステラフ０電圧ｖｓに比べて十分小さく、かつチャタリ
ングの原因と々るゆらぎ電圧よりも大きく設定すればよ
い。入力電圧Ｖ１のフル・スケール電圧を１■とした場
合８ビット符号化におけるステップ電圧■５は３．９２
ｍＶとなる。／フト電圧ΔＶをＶ、のＩＡ程度とすると
ΔＶキ０．８ｍＶとなる。ゆらぎ電圧は数１’００μＶ
以下にすることは可能であるから上記条件にょシチャタ
リングを完全に防止できる。容量Ｃｙｅ　Ｏ，５ｐＦと
し、厚さ０．０５μｍのシリコン酸化膜を誘電体とした
場合の容量列の設計値を表１に示す。

表１から分るように、補助容量ΔＣの電極寸法は一辺１
２μｍ〜１３μｍとなるから、ｃＭｏｓ集積回路上に良
好な精度で形成することができる。

第１図中のコンパレータ１２．逐次近似レノスタ１８は
ＣＭＯ８回路上に形成できることは言うまでもないが、
一時記憶回路１９．パタ〜ン比較回路２ｊ、およびデー
タラッチ回路２１についてもフリップフコ７ノならびに
論理ケ゛−トの組み合わせで実現できるから全体の回路
をＣＭＯ８で形成することが可能である。

「発明の効果」 以」二説明したように、この発明によるアナログ・ディ
ジタル変換器は、簡単な構成により履歴特性を伺与する
ことを可能とするものであるから、雑音などの不規則な
ゆらぎにもとづくチャタリングの生じない安定な変換器
を提供できるため、各種ディノタル処理装置の安定性向
上に有効である。

【図面の簡単な説明】

第１図はこの発明によるアナログ・ディジタル変換器の
実施例を示すブロック図、第２図は第１図の実施例にお
ける符号化特性を示す図、第３図は第１図の実施例にお
ける電圧ソフト回路の構成例を示す図、第４図は抵抗分
圧回路による比較電圧発生回路の構成例を示す接続図、
第５図は容量列を用いた比較電圧発生回路の構成例を示
す接続図である。 １１・・・アナログ入力端子、１２・コン／Ｆレータ１
３・・比較電圧発生回路、１４・・基準電圧入力端子、
１５・・・分圧回路、】６・・電圧ソフト回路、１７・
・切換スイッチ、１８・逐次近似レジスタ、１９・一時
記憶回路、２１　パターン比較回路、２２・・データラ
ッチ回路、２３・符号化出力。 特許出願人　　日本電信電話公社 代　理　人　　　草　　　野　　　　　　単片　１　回 オ　２図 アナログ・入力電圧　　　　　　ゞ′ オ　３既 ｆ 第４固 Ａ　　　　　　　　　　　　　Ｂ 沖　５　ｋ

Claims (4)

【特許請求の範囲】
1. （１）スイッチを含み、そのスイッチの第１の接続状態
   と第２の接続状態とにより基準電圧を分圧して相互に一
   定量シフトした２種のステップ状電圧を発生する比較電
   圧発生回路と、その比較電圧発生回路により得られたス
   テップ電圧とアナログ入力電圧の大小を比較判定するコ
   ンパレータと、そのコンパレータの出力を入力し前記比
   較電圧発生回路より発生する電圧を変化させて符号化動
   作を実行する逐次近似レジスタと、その逐次近似レジス
   タの符号化された情報を前記第１の接続状態と、第２の
   接続状態との切換ごとに記憶する一時記憶回路と、その
   一時記憶回路に記憶された符号化情報と前記逐次近似レ
   ジスタの符号化情報とを比較するパターン比較回路と、
   そのパターン比較回路での比較で両者が一致した場合に
   その符号化情報が入力され保持されて外部に出力するデ
   ータラッチ回路とを具備し、前記一定量シフト電圧は前
   記ステップ電圧間隔よりも小さく、回路内部電圧より大
   に選定されているアナログ・ディジタル変換器。
2. （２）前記比較電圧発生回路は基準電圧をステップ状に
   分圧する分圧回路と、その分圧回路の出力電圧を一定電
   圧シフトする電圧シフト回路と、その電圧シフト回路の
   出力電圧と前記分圧回路の出力電圧とを切換えて出力す
   る切換スイッチとよりなる特許請求の範囲第１項記載の
   アナログ・ディジタル変換器。
3. （３）前記比較電圧発生回路は基準電圧を分圧する抵抗
   器を用いた分圧回路を有し、その抵抗分圧回路のアース
   側および基準電源接続側の双方に、補助抵抗器及びスイ
   ッチが挿入接続され、これらスイッチの接続状態を切換
   えることにより、相互に一定量シフトした２種のステッ
   プ状電圧が発生される構成とされている特許請求の範囲
   第１項記載のアナログ・ディジタル変換器。
4. （４）前記比較電圧発生回路は一方の電極を共通の接続
   点に接続した複数個のコンデンサより成る容量列を有し
   、各コンデンサの他方の電極をアースに固定接続するか
   、ないしは切換スイッチを設けてアースまたは基準電源
   に切換接続するようになした容量別分圧回路を有し、補
   助容量コンデンサと補助切換スイッチを付加し、その補
   助容量コンデンサの一方の電極は前記容量列の共通接続
   点に接続し、他方の電極は前記補助切換スイッチを通し
   てアース側または基準電源に切換接続するようにされ、
   その接続状態に応じて相互に一定量シフトした２種のス
   テップ状電圧を発生するようになした容量別分圧回路で
   ある特許請求の範囲第１項記載のアナログ・ディジタル
   変換器。