JPS61121070U - - Google Patents
Info
- Publication number
- JPS61121070U JPS61121070U JP460785U JP460785U JPS61121070U JP S61121070 U JPS61121070 U JP S61121070U JP 460785 U JP460785 U JP 460785U JP 460785 U JP460785 U JP 460785U JP S61121070 U JPS61121070 U JP S61121070U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- obtains
- pulse width
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Synchronizing For Television (AREA)
Description
第1図及び第2図は夫々本考案回路の一実施例
のブロツク系統図及び信号波形図、第3図及び第
4図は夫々従来回路の一例のブロツク系統図及び
信号波形図である。 1……複合同期信号入力端子、10……出力端
子、11〜15……モノマルチ。
のブロツク系統図及び信号波形図、第3図及び第
4図は夫々従来回路の一例のブロツク系統図及び
信号波形図である。 1……複合同期信号入力端子、10……出力端
子、11〜15……モノマルチ。
Claims (1)
- 複合同期信号の各パルスに同期して水平同期信
号期間の略3/4のパルス幅の第1の信号を得る
回路と、該複合同期信号を供給されて等価パルス
位置に夫々対応した第2の信号を得る回路と、該
第2の信号をトリガとして上記水平同期信号期間
の1/2より大でかつ上記第1の信号のパルス幅
より小のパルス幅の第3の信号を得る回路と、上
記第1の信号と該第3の信号との積によりフレー
ム検出信号を得る回路とよりなるフレーム信号検
出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP460785U JPS61121070U (ja) | 1985-01-17 | 1985-01-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP460785U JPS61121070U (ja) | 1985-01-17 | 1985-01-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61121070U true JPS61121070U (ja) | 1986-07-30 |
Family
ID=30480344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP460785U Pending JPS61121070U (ja) | 1985-01-17 | 1985-01-17 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61121070U (ja) |
-
1985
- 1985-01-17 JP JP460785U patent/JPS61121070U/ja active Pending