JPS61116412A - Differential amplifier - Google Patents

Differential amplifier

Info

Publication number
JPS61116412A
JPS61116412A JP59237811A JP23781184A JPS61116412A JP S61116412 A JPS61116412 A JP S61116412A JP 59237811 A JP59237811 A JP 59237811A JP 23781184 A JP23781184 A JP 23781184A JP S61116412 A JPS61116412 A JP S61116412A
Authority
JP
Japan
Prior art keywords
transistor
transistors
voltage
power supply
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59237811A
Other languages
Japanese (ja)
Inventor
Mitsuru Yamane
満 山根
Hiromitsu Nakano
博光 中野
Isao Yoshida
功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59237811A priority Critical patent/JPS61116412A/en
Publication of JPS61116412A publication Critical patent/JPS61116412A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To execute the stable action even a low voltage that an electric power source voltage is 1V by making the electric current density in respective common electrodes of the third, the fourth and the fifth transistors into the same density when both input voltages of a pair of differential transistors are equal. CONSTITUTION:An emitter area of the fifth transistor is made double for the emitter area of the third and the fourth transistors, and the emitter electric current of the fifth transistor is made double for the emitter electric current of the third and the fourth transistors, and the electric current value supplied from the first and second constant electric power sources is set almost equally, and then, the voltage between collector emitters of transistors 11 and 12 is the same and an input off-set voltage can be set to '0'. The electric current density in the common electrode of the third, the fourth and the fifth transistors is set to be the same one, and the input signal is impressed to the input electrode of at least either of a pair of differential transistors. Thus, even when an electric power source voltage is a low voltage 1V, and the input voltage is a fine value of about 150mV-200mV, a stable action is executed, and a differential amplifier with a small input off-set voltage can be realized.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は音響機器や映像機器等の駆動用として用いられ
る小形直流モータの制御装置、特に電源電圧がきわめて
低く乾電池1本でも駆動および制御可能なブリッジ検出
形の直流モータの速度制御装置々どにおいて、安定に動
作することが可能な差動増幅器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a control device for a small DC motor used to drive audio equipment, video equipment, etc., and in particular a bridge that has an extremely low power supply voltage and can be driven and controlled with a single dry battery. The present invention relates to a differential amplifier that can operate stably in detection type DC motor speed control devices.

従来の技術 従来の差動増幅器としては、例えば、特開昭57−17
0087号公報に開示されているよう々ものがある。
2. Description of the Related Art Conventional differential amplifiers include, for example, Japanese Patent Application Laid-open No.
There are some such as those disclosed in Japanese Patent No. 0087.

近年、カセットテープレコーダ等の音響機器の小型軽量
化および低消費電力化への動きはます捷す活発化してい
る。それに伴い1駆動用直流モータも小形軽量化され、
その直流モータを駆動し制御する制御回路の取り扱う信
号レベルは微小化し、電源電圧も低電圧化している。し
たがって、電源電圧がきわめて低く乾電池1本でも動作
し、かつ、より微小な信号に対応できる差動増幅器が必
要と々ってきた。
In recent years, there has been an increasing trend towards making audio equipment such as cassette tape recorders smaller and lighter and with lower power consumption. Along with this, the 1st drive DC motor has also become smaller and lighter.
The signal level handled by the control circuit that drives and controls the DC motor has become smaller, and the power supply voltage has also become lower. Therefore, there has been a need for a differential amplifier that has an extremely low power supply voltage, can operate with a single dry battery, and can handle even smaller signals.

以下、図面を参照しながら上述した従来の差動増幅器の
一例について説明する。
An example of the above-mentioned conventional differential amplifier will be described below with reference to the drawings.

第3図は従来の差動増幅器の回路結線図を示すものであ
る。第3図において、1および2はPNP型のトランジ
スタでお互いにエミッタが接続され、定電流源5を介し
て正側給電線路6に接続され、前記トランジスタ1およ
び2のコレクタにはそれ5 ペー。
FIG. 3 shows a circuit connection diagram of a conventional differential amplifier. In FIG. 3, reference numerals 1 and 2 are PNP type transistors whose emitters are connected to each other and connected to a positive feed line 6 via a constant current source 5.

それNPN型のトランジスタである3および4のコレク
タが接続され、前記トランジスタ3および4のペースは
共に前記トランジスタ1のコレクタに接続され、前記ト
ランジスタ3および4のエミッタは負側給電線路7に接
続されている。8は前記トランジスタ10ベースに接続
された非反転入力端子、9は前記トランジスタ20ベー
スに接続された反転入力端子、1oは前記トランジスタ
4のコレクタに接続された出力端子である。
The collectors of transistors 3 and 4, which are NPN type transistors, are connected to each other, the bases of transistors 3 and 4 are both connected to the collector of transistor 1, and the emitters of transistors 3 and 4 are connected to negative power supply line 7. ing. 8 is a non-inverting input terminal connected to the base of the transistor 10, 9 is an inverting input terminal connected to the base of the transistor 20, and 1o is an output terminal connected to the collector of the transistor 4.

以上のように構成された差動増幅器について、以下その
動作について説明する。
The operation of the differential amplifier configured as described above will be explained below.

まず、非反転入力端子8の電位が反転入力端子9の電位
より高く々ったとすると、トランジスタ1のコレクタ電
流は減少し、トランジスタ2のコレクタ電流は増加する
。一方、前記トランジスタ1のコレクタ電流はトランジ
スタ3および4により構成されるカレントミラー回路に
より、前記トランジスタ4のコレクタ電流として出力さ
れる0従って前記トランジスタ4のコレクタ電流の方が
前記トランジスタ2のコレクタ電流よりも小さく6ベー
、 なり、出力端子10の電位は上昇する。反対に、前記非
反転入力端子8の電位が前記反転入力端子9の電位より
低くなったとすると、上記の過程と逆の過程を経て前記
出力端子1oの電位は下降する0 発明が解決しようとする問題点 さて、上記のような構成において、前記負側給電線路7
を基準電位とした場合に前記非反転入力端子8および反
転入力端子9のそれぞれに印加する電圧をv8.v9と
し、前記トランジスタ1および2のエミッタ電位を■E
1.vE2とし、同ベース・エミッタ間電圧をvBE4
.vBE2 とし、同コレクタ・エミッタ間電圧をvc
El、vcE2 とし、同様に、前記トランジスタ3の
ベース・エミッタ間電圧をVBE3とし、同コレクタ・
エミッタ間電圧をvcE3とする。さらに、前記トラン
ジスタ4のコレクタ・エミッタ間電圧をvcE4とする
と、次の4式が成立する。
First, if the potential of the non-inverting input terminal 8 becomes higher than the potential of the inverting input terminal 9, the collector current of the transistor 1 decreases and the collector current of the transistor 2 increases. On the other hand, the collector current of the transistor 1 is output as the collector current of the transistor 4 by the current mirror circuit constituted by the transistors 3 and 4. Therefore, the collector current of the transistor 4 is higher than the collector current of the transistor 2. is also small, 6 bases, and the potential at the output terminal 10 rises. On the other hand, if the potential of the non-inverting input terminal 8 becomes lower than the potential of the inverting input terminal 9, the potential of the output terminal 1o decreases through a process opposite to the above process. Problems Now, in the above configuration, the negative side feed line 7
When v8. v9, and the emitter potential of transistors 1 and 2 is ■E.
1. vE2, and the base-emitter voltage is vBE4.
.. vBE2, and the collector-emitter voltage is vc
Similarly, the voltage between the base and emitter of the transistor 3 is VBE3, and the voltage between the collector and emitter of the transistor 3 is VBE3.
Let the emitter voltage be vcE3. Furthermore, if the collector-emitter voltage of the transistor 4 is vcE4, the following four equations hold true.

vEl =vE2         ・・・・・・・・
・・・・(1)vCEl−■a+vBE1−■CE3 
  ””””””(2)7ベ ■CE3=”BF2         ・・・・・−=
−(3)vCE2”v9+vBE2  ’CE4   
””””””(4)ここで、先に第4図について説明し
ておく。第4図は、前記差動トランジスタ対を構成する
PNP型トランジスタの静特性の実測特性である。第4
図において、(8)は飽和領域、(qは活性領域をそれ
ぞれ示す。活性領域(qから飽和領域(5)へ移行する
途中の中)領域、即ち、コレクタ・エミッタ間電圧■c
Eが0.15V位から0.25v位の範囲では、トラン
ジスタが電流増幅素子として動作してはいるものの、コ
レクタ電流ICは、コレクタ・エミッタ間電圧vcE 
の若干の変化によって大幅に変化することが判る。
vEl=vE2・・・・・・・・・
...(1) vCEl-■a+vBE1-■CE3
””””””(2) 7be■CE3=”BF2・・・・・・-=
-(3)vCE2''v9+vBE2'CE4
``''''''''(4) First, FIG. 4 will be explained. FIG. 4 shows actually measured static characteristics of the PNP transistors constituting the differential transistor pair. Fourth
In the figure, (8) indicates the saturation region, and (q indicates the active region. The active region (in the middle of the transition from q to the saturation region (5)) region, that is, the collector-emitter voltage ■c
When E is in the range of about 0.15V to about 0.25V, although the transistor operates as a current amplifying element, the collector current IC is lower than the collector-emitter voltage vcE.
It can be seen that a slight change in the value causes a large change.

ここで、電源電圧を1■とし前記定電流源5に必要な最
小端子間電圧を0.2 Vとする。まだ、前記トランジ
スタ2.3および4は活性領域で動作しているものとす
ると、前記トランジスタ1および2のエミッタ電位は0
゜8v以下となる。
Here, the power supply voltage is assumed to be 1■, and the minimum inter-terminal voltage required for the constant current source 5 is assumed to be 0.2V. Assuming that the transistors 2.3 and 4 are still operating in the active region, the emitter potential of the transistors 1 and 2 is 0.
゜Below 8v.

いま、前記入力電圧■8が200mVよりも大きい場合
について考える。前記トランジスタ1のエミッタ電位■
E1 は0.8 V以下であるから同ペース・エミッタ
間電圧■BE1は0067未満となり、同コレクタ電流
は減少する。逆に、前記トランジスタ2のコレクタ電流
は増加するため前記差動トランジスタ対のベース電流が
異なることとなり、前記非反転入力端子8および反転入
力端子9の間に入力オフセット電圧■osが生じる。
Now, let us consider the case where the input voltage (1)8 is greater than 200 mV. Emitter potential of the transistor 1 ■
Since E1 is less than 0.8 V, the emitter-to-emitter voltage BE1 becomes less than 0067, and the collector current decreases. Conversely, since the collector current of the transistor 2 increases, the base currents of the differential transistor pair become different, and an input offset voltage os is generated between the non-inverting input terminal 8 and the inverting input terminal 9.

次に、前記入力電圧■8が200 mV以下の場合につ
いて考える。この時、前記トランジスタ1のベース・エ
ミッタ間電圧vBE1は○。6v以上となり同エミッタ
電流は十分流れる。しかし、前記トランジスタ3のベー
ス・エミッタ間電圧VBE3を0067以上とすると、
前記トランジスタ1のコレクタ・エミッタ間電圧■cE
、は、(2) 、 (3)式より0.2V以下となる。
Next, consider the case where the input voltage (8) is 200 mV or less. At this time, the base-emitter voltage vBE1 of the transistor 1 is ○. The emitter current becomes 6V or more, and the emitter current flows sufficiently. However, if the base-emitter voltage VBE3 of the transistor 3 is set to 0067 or more,
Collector-emitter voltage of the transistor 1 ■cE
, is 0.2V or less from equations (2) and (3).

よって前記トランジスタ1は、常に(B)領域で動作す
ることとなり、同エミッタ電流に占める同ベース電流の
比率が大きくなる。一方、前記トランジスタ2は活性領
域(qで動作するから、前記トランジスタ1および2の
動作領域が異なるため両トランジスタのベース電流は異
なり、9、<−。
Therefore, the transistor 1 always operates in the region (B), and the ratio of the base current to the emitter current becomes large. On the other hand, since the transistor 2 operates in the active region (q), the operating regions of the transistors 1 and 2 are different, so the base currents of both transistors are different, 9, <-.

両トランジスタは不平衡状態で動作し、前記非反転入力
端子8および反転入力端子9の間に入力オフセット電圧
vos が生じる。前記入カオフセソト電圧■osの極
性は、前記入力電圧v8が200mVより犬の場合、前
記反転入力端子9が正に、また、前記入力電圧■8が2
00mV以下の場合、前記非反転入力端子8が正になる
方向である。
Both transistors operate in an unbalanced state, creating an input offset voltage vos between the non-inverting input terminal 8 and the inverting input terminal 9. The polarity of the input voltage os is such that when the input voltage v8 is 200 mV or higher, the inverting input terminal 9 is positive, and the input voltage 8 is 2.
00 mV or less, the non-inverting input terminal 8 is in the positive direction.

以上のように、電源電圧が1■という低電圧の場合、と
の差動増幅器は入力電圧にかかわらずに常に不平衡状態
で動作し、入力オフセット電圧vos が発生する。い
ま、前記差動トランジスタ対を構成するトランジスタ1
と2、および前記トランジスタ3と4の特性がそれぞれ
等しく、前記定電流源の温度特性はないものとしても、
前記入カオフセソト電圧vos は周囲温度により変動
するため、との差動増幅器の出力電圧に悪影響をおよぼ
すといっだ問題点を有していた。
As described above, when the power supply voltage is as low as 1, the differential amplifier always operates in an unbalanced state regardless of the input voltage, and an input offset voltage vos occurs. Now, transistor 1 constituting the differential transistor pair
and 2, and the characteristics of the transistors 3 and 4 are the same, and the constant current source has no temperature characteristics,
Since the input voltage vos fluctuates depending on the ambient temperature, there is a problem in that it adversely affects the output voltage of the differential amplifier.

本発明は上記問題点に鑑み、入力端子電圧が微小でも動
作するとともに、入力オフセット電圧がきわめて小さく
、また、電源電圧が1vという低1oべ−1 電圧でも安定に動作可能な差動増幅器を提供するもので
ある。
In view of the above-mentioned problems, the present invention provides a differential amplifier that can operate even when the input terminal voltage is minute, has an extremely small input offset voltage, and can operate stably even when the power supply voltage is as low as 1V. It is something to do.

問題点を解決するだめの手段 上記問題点を解決するために本発明の差動増幅器は、第
1のトランジスタと第2のトランジスタの共通電極をた
がいに接続するとともに第1の給電手段を介して一方の
給電線路に接続された差動トランジスタ対と、前記第1
および第2のトランジスタのそれぞれの出力電極と他方
の給電線路との間に接続されるとともにおのおのの入力
電極を共に前記第2のトランジスタの出力電極に接続さ
れた前記第1および第2のトランジスタと相補型のトラ
ンジスタである第3および第4のトランジスタと、入力
電極が前記第1のトランジスタの出力電極に接続され出
力電極が第2の給電手段を介して前記一方の給電線路に
接続されると共に共通電極が前記他方の給電線路に接続
された前記第1および第2のトランジスタと相補型のト
ランジスタである第5のトランジスタと、前記第5のト
ランジスタの出力電極から出力信号を取り出す出力11
、−。
Means for Solving the Problems In order to solve the above problems, the differential amplifier of the present invention connects the common electrodes of the first transistor and the second transistor to each other, and connects the common electrodes of the first transistor and the second transistor to each other through the first power supply means. a differential transistor pair connected to one of the feed lines;
and the first and second transistors connected between each output electrode of the second transistor and the other power supply line, and having their respective input electrodes both connected to the output electrode of the second transistor. third and fourth transistors that are complementary transistors, an input electrode connected to the output electrode of the first transistor, an output electrode connected to the one power supply line via a second power supply means; a fifth transistor which is a complementary transistor to the first and second transistors, the common electrode of which is connected to the other power supply line; and an output 11 for extracting an output signal from the output electrode of the fifth transistor.
,-.

手段とを備えると共に、前記差動トランジスタ対の両入
力電圧が等しいとき、前記第3、第4および第5のトラ
ンジスタのそれぞれの共通電極における電流密度が同じ
になるように構成し、前記差動トランジスタ対の少々く
とも一方の入力電極に入力信号を印加するように構成し
たものである。
and configured such that when both input voltages of the differential transistor pair are equal, current densities at the common electrodes of the third, fourth and fifth transistors are the same, and the differential The structure is such that an input signal is applied to at least one input electrode of a pair of transistors.

作  用 本発明は上記した構成によって、前記第3および第4の
トランジスタの共通電極における電流密度と、前記第5
のトランジスタの共通電極における電流密度を同じにし
、前記第3、第4および第5のトランジスタの入力電極
と共通電極との間の電圧を等しくする。それにより、前
記差動トランジスタ対を構成する前記第1のトランジス
タと第2のトランジスタのおのおのの出力電極と共通電
極との間の電圧を同じにし、前記第1および第2のトラ
ンジスタを平衡状態で動作させることができる。従って
、電源電圧が低く前記入力信号が微小な場合でも安定に
動作し、入力オフセノト電圧は極めて微小な値となるた
め、前記入力オフセソト電圧は無視できるようになる。
Effect The present invention has the above-described configuration, and the current density at the common electrode of the third and fourth transistors and the fifth
The current densities at the common electrodes of the transistors are made the same, and the voltages between the input electrodes and the common electrodes of the third, fourth and fifth transistors are made equal. Thereby, the voltages between the respective output electrodes and the common electrode of the first transistor and the second transistor constituting the differential transistor pair are made the same, and the first and second transistors are kept in a balanced state. It can be made to work. Therefore, even when the power supply voltage is low and the input signal is small, it operates stably, and the input offset voltage becomes an extremely small value, so that the input offset voltage can be ignored.

実施例 以下本発明の一実施例の差動増幅器について、図面を参
照1〜ながら説明する。
Embodiment Hereinafter, a differential amplifier according to an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の第1の実施例における差動増幅器の回
路結線図を示すものである。第1図において、11およ
び12ばPNP型のトランジスタで、お互いにエミッタ
が接続され、PNP型のトランジスタ18のコレクタに
接続され、前記トランジスタ18のエミッタは正側給電
線路20に接続されている。前記トランジスタ11およ
び12のコレクタにはそれぞれNPN型のトランジスタ
13および14のコレクタが接続され、前記トランジス
タ13および14のベースは互いに接続され前記トラン
ジスタ12のコレクタに接続され、前記トランジスタ1
3および14のエミッタは負側給電線路21に接続され
ている。前記トランジスタ11および12のベースは非
反転入力端子22と反転入力端子23にそれぞれ接続さ
れている。15はNPN型のトランジスタであり、同ベ
ースは前13/、 。
FIG. 1 shows a circuit connection diagram of a differential amplifier in a first embodiment of the present invention. In FIG. 1, reference numerals 11 and 12 are PNP type transistors whose emitters are connected to each other and to the collector of a PNP type transistor 18, and the emitter of the transistor 18 is connected to the positive feed line 20. The collectors of NPN transistors 13 and 14 are connected to the collectors of the transistors 11 and 12, respectively, the bases of the transistors 13 and 14 are connected to each other and the collector of the transistor 12, and
Emitters 3 and 14 are connected to the negative feed line 21. The bases of the transistors 11 and 12 are connected to a non-inverting input terminal 22 and an inverting input terminal 23, respectively. 15 is an NPN type transistor, and its base is 13/.

記トランジスタ11のコレクタに接続され、同エミッタ
は前記負側給電線路21に接続され、同コレクタはPN
P型のトランジスタ19のコレクタに接続されている。
The emitter of the transistor 11 is connected to the negative power supply line 21, and the collector of the transistor 11 is connected to the PN transistor 11.
It is connected to the collector of a P-type transistor 19.

前記トランジスタ19のエミッタは前記正側給電線路2
oに接続されている。16は定電流源であり、一方の端
子は負側給電線路21に接続され他方の端子はPNP型
のトランジスタ17のコレクタに接続されている。前記
トランジスタ17のエミッタは前記正側給電線路20に
接続され、同ベースは同コレクタに接続されると共に、
前記トランジスタ18と前記トランジスタ190ベース
に接続され、前記トランジスタ17.18および19は
前記トランジスタ17を流れる電流を基準としたカレン
トミラー回路を構成している。24は前記トランジスタ
16のコレクタに接続された出力端子である。
The emitter of the transistor 19 is connected to the positive feed line 2
connected to o. Reference numeral 16 denotes a constant current source, one terminal of which is connected to the negative power supply line 21 and the other terminal connected to the collector of a PNP type transistor 17. The emitter of the transistor 17 is connected to the positive feed line 20, the base is connected to the collector, and
The transistors 17, 18 and 19 are connected to the bases of the transistor 18 and the transistor 190, and constitute a current mirror circuit using the current flowing through the transistor 17 as a reference. 24 is an output terminal connected to the collector of the transistor 16.

以上のように構成された差動増幅器について、以下第1
図を用いてその動作を説明する。
Regarding the differential amplifier configured as above, the following is the first section.
The operation will be explained using figures.

前記トランジスタ11.12’、’18.19のコ14
べ。
The transistors 11.12' and 14 of '18.19
Be.

レクタ電流をそれぞれIC11’  CI2”Ci8’
■ IC19とし、前記トランジスター1,12,14゜1
5のベース電流をそれぞれlB11.lB12.lB1
4゜lB15とし、前記出力端子24から流れ出る電流
をI□とする。また、前記トランジスター1と12は特
性が同じでその電流幅率をhFElとする。同様に前記
トランジスター3と14は特性が等しくその電流増幅率
をhFE2とし、前記トランジスター5の電流増幅率は
前記トランジスター3および14と等しいとする。さら
に、前記トランジスター3および14のエミッタ面積を
Sl  とし、前記トランジスター5のエミッタ面積を
B2とすると次の関係式が成り立つ。
IC11'CI2"Ci8'
■ IC19 and the transistors 1, 12, 14°1
5 base currents to lB11. lB12. lB1
4° lB15, and the current flowing out from the output terminal 24 is I□. Further, the transistors 1 and 12 have the same characteristics, and their current width ratio is hFE1. Similarly, it is assumed that the transistors 3 and 14 have the same characteristics and their current amplification factor is hFE2, and the current amplification factor of the transistor 5 is equal to that of the transistors 3 and 14. Furthermore, if the emitter area of the transistors 3 and 14 is S1, and the emitter area of the transistor 5 is B2, the following relational expression holds true.

Ic1l−IB15+hFE2°lB14   °−−
−−−(5)IC42−(2+hFE2)” より14
    ”””(6)IC18−(”B11”C11)
+(”B12+IC12)・・・・・・・・・(7) ”C19= IO+hFE2 ” IBlts    
 ””””’(8)IC11−hFEl ” IBl 
1      ””””’(9)ICI 2=hFE1
 ” IBl 2      ””””’(”)15、
+、。
Ic1l-IB15+hFE2°lB14 °--
---(5) IC42-(2+hFE2)" 14
""" (6) IC18-("B11" C11)
+(”B12+IC12)・・・・・・・・・(7) “C19=IO+hFE2” IBlts
””””’(8) IC11-hFEl ”IBl
1 ””””’ (9) ICI 2=hFE1
” IBL 2 ””””’(”)15,
+,.

(5) 、 (6) l (9) l OCI式を(7
)式に代入し整理すると次式となる。
(5) , (6) l (9) l OCI formula (7
) and rearranging it, we get the following formula.

・・・・・・・・・01) 01)式を(8)式に代入して整理すると、次式が成立
ずhFE2)より14      ・・・・・・・・・
・・・・・・0りいま、前記非反転入力端子22の電位
が前記反転入力端子23の電位よりも高くなったとする
と、IC11は減少し、Ic12は増加する。(6)式
よりより14が増加する。ここで前記トランジスタ18
および19は定電流源を構成しているから、IC18お
よび”C19は常に一定である。従って、04式よシ■
0が増加するため出力電圧は上昇する。反対に前記非反
転入力端子22の電位が前記反転入力端子23の電位よ
りも低くなったとすると、上記の過程と逆の過程を経て
出力電圧は下降する。入力電圧と出力電圧の関係は以上
のとうりである。
・・・・・・・・・01) When substituting equation 01) into equation (8) and sorting it out, the following equation holds, and from hFE2), 14 ・・・・・・・・・
. . . 0 Now, if the potential of the non-inverting input terminal 22 becomes higher than the potential of the inverting input terminal 23, IC11 decreases and Ic12 increases. From equation (6), 14 increases. Here, the transistor 18
and 19 constitute a constant current source, so IC18 and "C19 are always constant. Therefore, according to formula 04,
0 increases, so the output voltage increases. On the other hand, if the potential of the non-inverting input terminal 22 becomes lower than the potential of the inverting input terminal 23, the output voltage decreases through a process opposite to the above process. The relationship between input voltage and output voltage is as described above.

次に、前記トランジスタ13.14および15のエミッ
タ電流密度が等しいと仮定すると、前記トランジスタ1
4.15のベース・エミyり間電圧が等しくなりその結
果、前記トランジスタ11および12のコレクタ・エミ
、り間電圧が等しくなる。よって、電源電圧が1■のよ
うな低電圧でありかつ入力信号が、150mV位から2
00 mV位の微小な場合にも、前記トランジスタ11
および12は安定に動作することができる。ここで、前
記トランジスタ14および16のエミッタ電流密度が同
一になるだめの条件を求める。即ち、前記第2の定電流
源を構成する前記トランジスタ19のコレクタ電流’C
19の値を算出する。今、前記トランジスタ15および
14のエミッタ面積の比がA倍であるとすると、前記ト
ランジスタ16および14のベース電流値の比も同じく
A倍でなければならないから、 52−A@S1        ・・・・用用田・01
1B、5−A・”B14      ・・・・・・・・
・・・・・・・0荀17 べ−2 の2式が成立する。θ荀式を(5)式に代入して、IC
1,−(A+hFE2)■B14    ・・・・・・
・・・0060式と(6) 、 (9) 101式を(
7)式に代入して整理すると、◇・式より、 ・・・・・・・・・・・・・・・Q71(+4) 、 
04式を(8)式に代入すると、・・・・・・・・・・
・・・・・0樽 と表わされる。(至)式より、前記第2の定電流源を構
成する前記トランジスタ19のコレクタ電流を、前記差
動トランジスタ対に入力されるある入力信号に対応した
出力電流■oと、前記第1の定電源を構成する前記トラ
ンジスタ18のコレクタ電流に対応するに)式右辺第2
項との和を常に供給するように構成すれば、前記トラン
ジスタ14および18、。
Next, assuming that the emitter current densities of the transistors 13, 14 and 15 are equal, the transistor 1
4.15 becomes equal, and as a result, the collector-emitter voltages of the transistors 11 and 12 become equal. Therefore, if the power supply voltage is a low voltage such as 1■, and the input signal is from about 150 mV to 2
Even when the voltage is as small as 00 mV, the transistor 11
and 12 can operate stably. Here, the conditions under which the emitter current densities of the transistors 14 and 16 are the same are determined. That is, the collector current 'C of the transistor 19 constituting the second constant current source
Calculate the value of 19. Now, if the ratio of the emitter areas of the transistors 15 and 14 is A times, the ratio of the base current values of the transistors 16 and 14 must also be A times, so 52-A@S1... Field/01
1B, 5-A・”B14 ・・・・・・・・・
......2 equations 0 x 17 b - 2 hold true. Substituting the θXun equation into equation (5), IC
1,-(A+hFE2)■B14 ・・・・・・
...Equation 0060 and Equation (6), (9) 101 are (
7) Substituting into the formula and sorting it out, from the formula ◇, we get ・・・・・・・・・・・・・・・Q71(+4),
Substituting formula 04 into formula (8), we get...
...Represented as 0 barrels. From equation (to), the collector current of the transistor 19 constituting the second constant current source is expressed as the output current ■o corresponding to a certain input signal input to the differential transistor pair and the first constant current source. Corresponding to the collector current of the transistor 18 constituting the power supply, the second right side of the equation
If the transistors 14 and 18 are configured to always supply the sum of the term

15のエミッタ電流密度は等しくなり、そのおのおのの
ベース・エミッタ間電圧も等しくなる。その結果、前記
トランジスタ11および12のコレクタ・エミッタ間電
圧が同じになり、前記トランジスタ11および12は、
電源電圧が1■のような低電圧であり、かつ入力信号が
100mv位から200 mV位の微小な場合にも安定
に動作することができる。
The emitter current densities of 15 become equal, and the respective base-emitter voltages also become equal. As a result, the collector-emitter voltages of the transistors 11 and 12 become the same, and the transistors 11 and 12
It is possible to operate stably even when the power supply voltage is as low as 1 and the input signal is as small as about 100 mV to 200 mV.

さらに、(+8)式が成立している場合において、入力
オフセyト電圧の値が最小になるAの値を求めてみる。
Furthermore, when equation (+8) holds true, try to find the value of A that minimizes the value of the input offset voltage.

前記トランジスタ11と12のベース電流の差をΔ■B
 とすると、 Δ”B−”B11  ’B12        ・・・
・・・・・・0樽0荀式を(5)式に代入し ’C11−(A+hFE2) ” 1B14    ”
””””A(a) 、 (9) l (101C4式を
0樽式に代入し整理すると、となる。
The difference between the base currents of the transistors 11 and 12 is Δ■B
Then, Δ”B-”B11 'B12...
...Substitute the 0 barrel 0 Xun formula into formula (5) and get 'C11-(A+hFE2) "1B14"
""""A(a), (9) l (Substituting the 101C4 formula into the 0 barrel formula and rearranging it, it becomes.

(ロ)式より、 19べ−1 A=2              ・・・・・・・・
 ・・・(イ)の時、前記差動トランジスタ対を構成す
る前記トランジスタ11および12のコレクタ拳エミッ
タ間電圧が等しく、さらに、入力オフセット電圧は○に
なる。実際には、各素子間の特性のバラツキに基づく極
めて微小な入力オフセット電圧が現われる。この時、0
8)式より、前記第2の定電流源から供給すべき電流値
は、 となり、hFEl 、hFE2が十分に大きいと仮定す
ると、 Ic19−■o十Ic18         ・・・・
・・・・・・・・(財)となり、前記第2の定電流源か
ら供給される電流値を、前記第1の定電流源から供給さ
れる電流値と、前記差動トランジスタ対の入力電圧に対
応する前記出力電流との和になるように、構成してやれ
ば良いことが判る。通常、出力端子24の後には高利得
の増幅回路が付く場合が多く、使用状態においては、前
記第2の定電流源から供給されるごく一部が出力電流I
□となる。したがって、前記第1の定電流源と前記第2
の定電流源の値をほぼ同じにすればよい。
From formula (b), 19be-1 A=2 ・・・・・・・・・
...When (a), the collector-emitter voltages of the transistors 11 and 12 constituting the differential transistor pair are equal, and furthermore, the input offset voltage is ◯. In reality, extremely small input offset voltages appear due to variations in characteristics between each element. At this time, 0
From formula 8), the current value to be supplied from the second constant current source is as follows, and assuming that hFE1 and hFE2 are sufficiently large, Ic19−■o×Ic18...
. . . and the current value supplied from the second constant current source is the current value supplied from the first constant current source and the input of the differential transistor pair. It can be seen that it is sufficient to configure the voltage so that it is the sum of the output current corresponding to the voltage. Usually, a high gain amplifier circuit is often attached after the output terminal 24, and in use, a small portion of the output from the second constant current source is the output current I.
It becomes □. Therefore, the first constant current source and the second constant current source
It is sufficient to make the values of the constant current sources almost the same.

以上のように本実施例によれば、前記第5のトランジス
タのエミッタ面積を前記第3および第4のトランジスタ
のエミッタ電流の2倍とすると共に、前記第5のトラン
ジスタのエミッタ電流が前記第3および第4のトランジ
スタのエミッタ電流の2倍になるように、前記第1およ
び第2の定電流源から供給する電流値をほぼ等しく設定
することにより、前記差動トランジスタ対を構成する前
記トランジスタ11および12のコレクタ・エミッタ間
電圧を同一にすると共に入力オフセント電圧を0にする
ことができる。
As described above, according to this embodiment, the emitter area of the fifth transistor is twice the emitter current of the third and fourth transistors, and the emitter current of the fifth transistor is and the transistor 11 constituting the differential transistor pair by setting the current values supplied from the first and second constant current sources to be approximately equal so as to be twice the emitter current of the fourth transistor. and 12 collector-emitter voltages can be made the same, and the input offset voltage can be made zero.

第2図は第1図に示した本発明の実施例における差動増
幅器をプIJ フジ検出形の直流モータの速度制御装置
の基準電圧発生回路と誤差増幅器との間に接続されたボ
ルテージフォロワに適用したものであるが、以下同図面
を参照しながら説明する。
FIG. 2 shows the differential amplifier in the embodiment of the present invention shown in FIG. However, this will be explained below with reference to the drawings.

第2図において、第1図に示した本発明の実施例21、
、、。
In FIG. 2, Example 21 of the present invention shown in FIG.
,,.

の構成要素と同様なものは、同図番を付して表わしであ
る。同図において、48は本発明における差動増幅器の
利得を1として構成したボルテージフォロワである。5
4は被制御直流モータであり、この直流モータ64の等
側内部抵抗と抵抗65、抵抗52および抵抗53とでそ
れぞれを各辺とするブリッジ回路66を構成している。
Components similar to those in the figure are indicated by the same figure number. In the figure, 48 is a voltage follower constructed with the gain of the differential amplifier of the present invention set to 1. 5
Reference numeral 4 denotes a controlled DC motor, and the equal-side internal resistance of this DC motor 64, a resistor 65, a resistor 52, and a resistor 53 constitute a bridge circuit 66 having each side as each side.

基準電圧発生回路49の出力線路6oは前記ボルテージ
フォロワ48の差動トランジスタ対の非反転入力端子に
接続され同反転入力端子には、前記ボルテージフォロワ
48の出力端子が接続されている。41は前記反転入力
端子と前記ブリッジ回路56の一方の検出端子aとの間
に接続された抵抗であり、47は発振防止用コンデンサ
でトランジスタ15のベース・コレクタ間に接続されて
いる。40は前記ボルテージフォロワ48の出力トラン
ジスタで、ベースが前記トランジスタ16のコレクタに
、コレクタが正側給電線路67に接続されている。
The output line 6o of the reference voltage generating circuit 49 is connected to the non-inverting input terminal of the differential transistor pair of the voltage follower 48, and the output terminal of the voltage follower 48 is connected to the inverting input terminal. 41 is a resistor connected between the inverting input terminal and one detection terminal a of the bridge circuit 56, and 47 is an oscillation prevention capacitor connected between the base and collector of the transistor 15. Reference numeral 40 designates an output transistor of the voltage follower 48, whose base is connected to the collector of the transistor 16 and whose collector is connected to the positive feed line 67.

前記ボルテージフォロワ48の出力端子は抵抗46と抵
抗46の直列回路を介して給電線路69およ22ページ び前記ブリッジ回路56の一方の検出端子aに接続され
ている。前記抵抗46と抵抗46の接続点Cは誤差増幅
器6oの反転入力端子に接続され、前記ブリッジ回路5
6の他方の検出端子すが前記誤差増幅器5oの非反転入
力端子に接続されている。前記誤差増幅器6oの出力端
子は、電源と前記ブリッジ回路66の給電端子d間にエ
ミッタ・コレクタ径路が接続された給電制御トランジス
タ51のベースに接続されている。
The output terminal of the voltage follower 48 is connected to a power supply line 69, page 22, and one detection terminal a of the bridge circuit 56 via a series circuit of resistors 46 and 46. A connection point C between the resistors 46 and 46 is connected to the inverting input terminal of the error amplifier 6o, and the bridge circuit 5
The other detection terminal of the error amplifier 5o is connected to the non-inverting input terminal of the error amplifier 5o. The output terminal of the error amplifier 6o is connected to the base of a power supply control transistor 51 whose emitter-collector path is connected between the power supply and the power supply terminal d of the bridge circuit 66.

前記基準電圧発生回路49の出力インピーダンスが大き
い場合に、前記出力線路60を前記誤差増幅器5oに直
結すると、基準電圧vrofの値が変動するため、前記
ボルテージフォロワ48は、前記基準電圧発生回路49
と前記誤差増幅器5oとの間に接続され電流供給能力を
備えたバッファとして動作すると共に、トランジスタ4
oによりエミッタフォロワを構成し出力インピーダンス
を下げている。
When the output impedance of the reference voltage generation circuit 49 is large, if the output line 60 is directly connected to the error amplifier 5o, the value of the reference voltage vrof will fluctuate.
The transistor 4 is connected between the transistor 4 and the error amplifier 5o and operates as a buffer having a current supply capability.
o constitutes an emitter follower and lowers the output impedance.

′て、以下その動作について説明する。The operation will be explained below.

23ぺ−7 い寸、直流モータ54の等価内部抵抗をRaとし、抵抗
52.抵抗63および抵抗55の抵抗値をそれぞれR5
21R53およびR55とするブリッジの平衡条件 R52・R5,−Ra−R53・・・・・・・・・・・
・(ハ)が成シ立っているときは、ブリッジ回路56の
検出端子a、b間の電圧は回転速度のみに依存し、負荷
トルク即ち電機子電流■8 には関係しない。
23 page 7, the equivalent internal resistance of the DC motor 54 is Ra, and the resistance 52. The resistance values of resistor 63 and resistor 55 are each R5.
21Equilibrium conditions for the bridge R53 and R55 R52・R5, -Ra-R53・・・・・・・・・・・・
- When (c) is true, the voltage between the detection terminals a and b of the bridge circuit 56 depends only on the rotation speed, and is not related to the load torque, that is, the armature current (8).

したがって、この電圧と基準電圧とを誤差増幅器5oに
て比較し、その差電圧を増幅して前記給電制御トランジ
スタ61を制御し、被制御直流モータ54の回転速度が
上昇したときは前記ブリッジ回路56に供給する電流I
を減少させ、また、回転速度が下降したときに電流工を
増加させるようにすれば回転速度は一定に保たれる。
Therefore, this voltage and the reference voltage are compared in the error amplifier 5o, and the difference voltage is amplified to control the power supply control transistor 61. When the rotational speed of the controlled DC motor 54 increases, the bridge circuit 56 Current I supplied to
The rotational speed can be kept constant by decreasing the current and increasing the electric current when the rotational speed decreases.

さて、前記被制御直流モータ54の等価内部抵抗と抵抗
55の温度係数が等しく、また、抵抗52と抵抗53の
温度係数が等しく、前記ブリッジの平衡条件即ち第(ハ
)式が周囲温度にかかわらず維持されているものとする
。また、給電線路59を流れて前記ブリッジ回路56の
一方の検出端子aに流れ込む電流I、は電機子電流■8
 に比べ十分小さく無視できるものとすると、回転速度
Nは次式%式% ここで、RおよびR46は抵抗46および抵抗46の抵
抗値であり、同一温度係数を有する抵抗素子で構成され
ているものとする。また、Kaは前記被制御直流モータ
64の発電定数であり、その温度係数は界磁に希土類マ
グネットを使用した場合は約−〇、04%/℃、バリュ
ームフェライト系マグネットを使用した場合は約−o、
1s%/℃であるので、周囲温度にかかわらず回転速度
を一定に制御しようとすれば、基準電圧■REFの温度
係数を前記直流モータの発電定数Kaの温度係数にあう
ように設定する必要がある。
Now, if the equivalent internal resistance of the controlled DC motor 54 is equal to the temperature coefficient of the resistor 55, and the temperature coefficients of the resistors 52 and 53 are equal, the equilibrium condition of the bridge, that is, the equation (c), is satisfied regardless of the ambient temperature. It shall be maintained without fail. Further, the current I flowing through the feed line 59 and flowing into one detection terminal a of the bridge circuit 56 is the armature current ■8
Assuming that it is sufficiently small compared to , and can be ignored, the rotational speed N is calculated by the following formula (%): Here, R and R46 are the resistance values of the resistor 46 and the resistor 46, which are composed of resistive elements having the same temperature coefficient. shall be. Further, Ka is the power generation constant of the controlled DC motor 64, and its temperature coefficient is approximately -0.04%/°C when a rare earth magnet is used as the field, and approximately -0.04%/°C when a barum ferrite magnet is used. o,
1s%/℃, so if you want to control the rotational speed constant regardless of the ambient temperature, it is necessary to set the temperature coefficient of the reference voltage REF to match the temperature coefficient of the power generation constant Ka of the DC motor. be.

ところで、いま、前記ボルテージフォロワ48が入力オ
フセット電圧を有している場合には、第(ト)式は、次
のとおりとなる。
By the way, if the voltage follower 48 has an input offset voltage, equation (g) becomes as follows.

26ベー、゛ ・・・・・・・・・・・・・・・(イ)ここで、■os
 は入力オフセット電圧で、極性は非反転入力端子側が
正とした。第(イ)式より、周囲温度にかかわらず回転
速度を常に一定に保つだめには、前記ボルテージフォロ
ワ48の入力オフセット電圧を0にし、基準電圧と被制
御直流モータの発電定数の温度係数を一致させれば良い
。また、一般にモータが小形になれば発電定数Kaも小
さく々す、ある回転数で一定に制御するだめの基準電圧
も小さくなる。
26be, ゛・・・・・・・・・・・・・・・(a) Here, ■os
is the input offset voltage, and the polarity is positive on the non-inverting input terminal side. From equation (a), in order to keep the rotational speed constant regardless of the ambient temperature, the input offset voltage of the voltage follower 48 should be set to 0, and the reference voltage should match the temperature coefficient of the power generation constant of the controlled DC motor. Just let it happen. Additionally, in general, as the motor becomes smaller, the power generation constant Ka also becomes smaller, and the reference voltage required to maintain constant control at a certain number of rotations also becomes smaller.

第2図に示した直流モータの速度制御装置は、基準電圧
発生回路と誤差増幅器との間に接続されたボルテージフ
ォロワとして本発明の実施例における差動増幅器を適用
することにより、電源電圧が低く、入力信号が微小でも
動作可能であり、モータ回転数を周囲温度にかかわらず
常に一定に制御することができる。まだ、ボルテージフ
ォロワのみでなく、基準電圧を何倍かする、または、何
26ペー7 分の1かする増幅器として使用してもよいことはもちろ
んである。
The DC motor speed control device shown in FIG. 2 uses the differential amplifier according to the embodiment of the present invention as a voltage follower connected between the reference voltage generation circuit and the error amplifier, so that the power supply voltage is low. , it is possible to operate even with a very small input signal, and the motor rotation speed can always be controlled to be constant regardless of the ambient temperature. Of course, it can be used not only as a voltage follower, but also as an amplifier that multiplies the reference voltage by several times or by several times.

発明の効果 以上のように本発明は、第1のトランジスタと第2のト
ランジスタの共通電極をたがいに接続すると共に第1の
給電手段を介して一方の給電線路に接続された差動トラ
ンジスタ対と、前記第1および第2のトランジスタのそ
れぞれの出力電極と他方の給電線路との間に接続される
と共に各々の入力電極を共に前記第2のトランジスタの
出力電極に接続された前記第1および第2のトランジス
タと相補型のトランジスタである第3および第4のトラ
ンジスタと、入力電極が前記第1のトランジスタの出力
電極に接続され出力電極が第2の給電手段を介して前記
一方の給電線路に接続されると共に共通電極が前記他方
の給電線路に接続されだ前記第1および第2のトランジ
スタと相補型のトランジスタである第5のトランジスタ
と、前記第5のトランジスタの出力電極から出力信号を
取7、り出す出力手段とを備えると共に、前記第3.第
27ペー。
Effects of the Invention As described above, the present invention provides a differential transistor pair in which the common electrodes of a first transistor and a second transistor are connected to each other and connected to one power supply line via a first power supply means. , the first and second transistors are connected between respective output electrodes of the first and second transistors and the other feed line, and have their respective input electrodes both connected to the output electrode of the second transistor. third and fourth transistors which are complementary transistors to the second transistor; input electrodes are connected to the output electrode of the first transistor, and the output electrodes are connected to the one power supply line via a second power supply means; a fifth transistor which is a complementary transistor to the first and second transistors and whose common electrode is connected to the other power supply line; and an output signal is taken from the output electrode of the fifth transistor. 7, an output means for outputting the output means, and the third. Page 27.

4および第5のトランジスタのそれぞれの共通電極にお
ける電流密度が同じになるように構成し、前記差動トラ
ンジスタ対の少なくとも一方の入力電極に入力信号を印
加するようにしたことにより、電源電圧が1■という低
電圧であり、入力電圧が150mV位〜200 mV位
の微少な値であっても安定に動作し、かつ入力オフセッ
ト電圧が小さい差動増幅器を実現できる。
By configuring the common electrodes of the fourth and fifth transistors to have the same current density and applying an input signal to at least one input electrode of the differential transistor pair, the power supply voltage is 1. (2) It is possible to realize a differential amplifier that operates stably even when the input voltage is a very small value of about 150 mV to 200 mV and has a small input offset voltage.

さらに、前記第5のトランジスタの共通電極の面積を前
記第3および第4のトランジスタの共通電極の面積の2
倍にすると共に、前記第5のトランジスタの共通電極を
流れる電流値を前記第3および第4のトランジスタの共
通電極を流れる電流値の2倍にするととにより、入力オ
フセット電圧をOに抑える事が可能となシ、との差動増
幅器の入力電圧と出力電圧の温度特性が一致することと
なる。捷だ、本発明の実施例における差動増幅器をブリ
ッジ検出形の直流モータの速度制御装置のボルテージフ
ォロワ(バッファ回路)に適用するシことにより、電源
電圧が1■でも動作可能となり省電力や乾電池の長寿命
化などに役立つばかりでなく、発電定数Kaの比較的小
さい小形モータにも対応可能で、周囲温度の変動に対す
る回転速度の変動のない装置を実現できるという優れた
効果が得られる。
Furthermore, the area of the common electrode of the fifth transistor is set to 2 of the area of the common electrode of the third and fourth transistors.
By doubling the current value flowing through the common electrode of the fifth transistor and twice the current value flowing through the common electrode of the third and fourth transistors, the input offset voltage can be suppressed to O. If possible, the temperature characteristics of the input voltage and output voltage of the differential amplifier will match. By applying the differential amplifier according to the embodiment of the present invention to the voltage follower (buffer circuit) of the speed control device of a bridge detection type DC motor, it can operate even with a power supply voltage of 1.0 cm, saving power and saving energy on dry batteries. Not only is this useful for extending the life of the motor, but it is also applicable to small motors with a relatively small power generation constant Ka, and has the excellent effect of realizing a device whose rotational speed does not fluctuate due to fluctuations in ambient temperature.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における差動増幅器の回路結
線図、第2図は本発明の実施例における差動増幅器を利
得1としてポルチーシフ40ワに構成したものをブリッ
ジ検出形の直流モータの速度制御装置における基準電圧
のバッファ回路として適用した場合の回路結線図、第3
図は従来の差動増幅器、第4図は差動l・ランジスタ対
を構成するPNP トランジスタの静特性の実測特性図
である。 11・・・・・・第1のトランジスタ、12・・・・・
・第2のトランジスタ、13・・・・・・第3のトラン
ジスタ、14・・・・・・第4のトランジスタ、15・
・・・・・第50ト29ぺ−7 48・・・・・ボルテージフォロワ、54・・・・・・
被制御直流モータ、56・・・・・・ブリッジ回路。 ・代理人の氏名 弁理士 中 尾 敏 男 ほか1名f
f−一一寮1の卜う>ジ2グ fF!−一一第2s’j−ヲンジ゛ズタイ8−’$ブリ
末(f+大之 イq−−−箋ら2a締り紀)−穆t 2F!、23−−−人力鳩T 24−−〜.!り塙ト
Fig. 1 is a circuit connection diagram of a differential amplifier according to an embodiment of the present invention, and Fig. 2 is a bridge detection type DC motor in which the differential amplifier according to an embodiment of the present invention is configured with a gain of 1 and a port shift of 40 watts. Circuit connection diagram when applied as a reference voltage buffer circuit in a speed control device, Part 3
The figure shows a conventional differential amplifier, and FIG. 4 shows actually measured static characteristics of a PNP transistor constituting a differential L transistor pair. 11...First transistor, 12...
・Second transistor, 13...Third transistor, 14...Fourth transistor, 15...
...50th page 29 p.7 48...Voltage follower, 54...
Controlled DC motor, 56...Bridge circuit.・Name of agent: Patent attorney Toshio Nakao and 1 other person
f-11 dormitory 1 book>ji2g fF! -11th 2s'j-One Ji's tie 8-'$ Buri end (f+大之Iq---Shi et al. 2a tightening period)-Mut 2F! , 23---Human powered pigeon T 24---~. ! Rihanato

Claims (5)

【特許請求の範囲】[Claims] (1)第1のトランジスタと第2のトランジスタの共通
電極をたがいに接続するとともに第1の給電手段を介し
て一方の給電線路に接続された差動トランジスタ対と、
前記第1および第2のトランジスタのそれぞれの出力電
極と他方の給電線路との間に接続されるとともにおのお
のの入力電極を共に前記第2のトランジスタの出力電極
に接続された前記第1および第2のトランジスタと相補
型のトランジスタである第3および第4のトランジスタ
と、入力電極が前記第1のトランジスタの出力電極に接
続され出力電極が第2の給電手段を介して前記一方の給
電線路に接続されると共に共通電極が前記他方の給電線
路に接続された前記第1および第2のトランジスタと相
補型のトランジスタである第5のトランジスタと、前記
第5のトランジスタの出力電極から出力信号を取り出す
出力手段とを備えると共に、前記差動トランジスタ対の
両入力電圧が等しいとき、前記第3、第4および第5の
トランジスタのそれぞれの共通電極における電流密度が
同じになるように構成し、前記差動トランジスタ対の少
なくとも一方の入力電極に入力信号を印加するようにし
た差動増幅器。
(1) a differential transistor pair in which common electrodes of a first transistor and a second transistor are connected to each other and connected to one power supply line via a first power supply means;
The first and second transistors are connected between respective output electrodes of the first and second transistors and the other power supply line, and have their respective input electrodes both connected to the output electrode of the second transistor. third and fourth transistors that are complementary transistors to the transistor, an input electrode connected to the output electrode of the first transistor, and an output electrode connected to the one power supply line via a second power supply means. a fifth transistor which is a complementary transistor to the first and second transistors and whose common electrode is connected to the other power supply line; and an output for extracting an output signal from the output electrode of the fifth transistor. and configured such that when both input voltages of the differential transistor pair are equal, current densities at the common electrodes of the third, fourth and fifth transistors are the same, and the differential A differential amplifier in which an input signal is applied to at least one input electrode of a pair of transistors.
(2)第5のトランジスタの共通電極の面積を第3およ
び第4のトランジスタの共通電極の面積の2倍にすると
共に、前記第5のトランジスタの共通電極を流れる電流
値を前記第3および第4のトランジスタの共通電極を流
れる電流値の2倍に構成した特許請求の範囲第(1)項
記載の差動増幅器。
(2) The area of the common electrode of the fifth transistor is twice the area of the common electrode of the third and fourth transistors, and the value of the current flowing through the common electrode of the fifth transistor is The differential amplifier according to claim 1, wherein the current value flowing through the common electrode of the four transistors is twice that of the current flowing through the common electrode of the four transistors.
(3)第3のトランジスタと第4のトランジスタを同一
形状のトランジスタで構成し、第5のトランジスタを前
記第3および第4のトランジスタと同一形状のトランジ
スタを2個並列接続して構成した特許請求の範囲第(1
)項または第(2)項記載の差動増幅器。
(3) A patent claim in which the third transistor and the fourth transistor are composed of transistors having the same shape, and the fifth transistor is composed of two transistors having the same shape as the third and fourth transistors connected in parallel. range first (1
) or (2).
(4)第1の給電手段と第2の給電手段とから供給され
る電流値をほぼ同一にした特許請求の範囲第(2)項ま
たは第(3)項記載の差動増幅器。
(4) The differential amplifier according to claim (2) or (3), wherein the current values supplied from the first power supply means and the second power supply means are approximately the same.
(5)直流モータを一辺として構成したブリッジ回路の
検出端より得られる前記直流モータの回転速度に比例し
た電圧を誤差増幅器にて基準電圧と比較、増幅して前記
ブリッジ回路の給電端に帰還することにより前記直流モ
ータの速度を制御するようにした装置の、前記基準電圧
の発生源と前記誤差増幅器との間にバッファ回路として
接続され前記基準電圧を増幅し、かつ、電流供給能力を
備えるように構成された特許請求の範囲第(1)項また
は第(2)項または第(3)項または第(4)項記載の
差動増幅器。
(5) A voltage proportional to the rotational speed of the DC motor obtained from the detection end of the bridge circuit configured with the DC motor as one side is compared with a reference voltage by an error amplifier, amplified, and returned to the power supply end of the bridge circuit. A buffer circuit is connected between the reference voltage source and the error amplifier to amplify the reference voltage and has a current supply capability. A differential amplifier according to claim (1), (2), (3), or (4), configured as follows.
JP59237811A 1984-11-12 1984-11-12 Differential amplifier Pending JPS61116412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59237811A JPS61116412A (en) 1984-11-12 1984-11-12 Differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59237811A JPS61116412A (en) 1984-11-12 1984-11-12 Differential amplifier

Publications (1)

Publication Number Publication Date
JPS61116412A true JPS61116412A (en) 1986-06-03

Family

ID=17020755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59237811A Pending JPS61116412A (en) 1984-11-12 1984-11-12 Differential amplifier

Country Status (1)

Country Link
JP (1) JPS61116412A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS548951A (en) * 1977-06-23 1979-01-23 Mitsubishi Electric Corp Differential amplifying circuit
JPS5827411A (en) * 1981-08-06 1983-02-18 プレシジヨン・モノリシツクス・インコ−ポレ−テツド Differential amplifier circuit
JPS5834608A (en) * 1981-08-24 1983-03-01 Matsushita Electric Ind Co Ltd Amplifier circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS548951A (en) * 1977-06-23 1979-01-23 Mitsubishi Electric Corp Differential amplifying circuit
JPS5827411A (en) * 1981-08-06 1983-02-18 プレシジヨン・モノリシツクス・インコ−ポレ−テツド Differential amplifier circuit
JPS5834608A (en) * 1981-08-24 1983-03-01 Matsushita Electric Ind Co Ltd Amplifier circuit

Similar Documents

Publication Publication Date Title
JPS61230411A (en) Electric circuit
JPS6142965B2 (en)
JPH11122059A (en) Differential amplifier
JPH0770935B2 (en) Differential current amplifier circuit
JPS61150505A (en) Current mirror circuit
JPH06180332A (en) Current detection circuit
JPH0247883B2 (en)
JPS61116412A (en) Differential amplifier
JPH04189007A (en) Differential amplifier circuit
JPH0624298B2 (en) Current amplifier circuit
JP3736077B2 (en) Voltage comparison circuit
JPH0449288B2 (en)
JPS6346845B2 (en)
JPH06120784A (en) Window comparator
JPS6387811A (en) Differential amplifier
JPH06188662A (en) Nonlinear amplifier circuit
JP2563380B2 (en) Comparison circuit
JPS6262605A (en) Voltage current conversion circuit
JPH0716138B2 (en) Amplifier circuit device
JPH067379Y2 (en) Reference voltage source circuit
JPS584489B2 (en) switching circuit
JPS62234406A (en) Power amplifier circuit
JPS59104817A (en) Hysteresis comparator
JPS6281987A (en) Speed controller for small-sized dc motor
JPH06152257A (en) Voltage-current conversion circuit