JPS61113307A - Bootstrap circuit - Google Patents

Bootstrap circuit

Info

Publication number
JPS61113307A
JPS61113307A JP23408284A JP23408284A JPS61113307A JP S61113307 A JPS61113307 A JP S61113307A JP 23408284 A JP23408284 A JP 23408284A JP 23408284 A JP23408284 A JP 23408284A JP S61113307 A JPS61113307 A JP S61113307A
Authority
JP
Japan
Prior art keywords
terminal
bootstrap
voltage
resistor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23408284A
Other languages
Japanese (ja)
Inventor
Akihiro Ooyama
章博 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23408284A priority Critical patent/JPS61113307A/en
Publication of JPS61113307A publication Critical patent/JPS61113307A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To improve the power supply voltage utilizing efficiency and to prevent waveform distortion at a low frequency region by connecting a semiconductor element of diode operation and a resistive element in parallel between a bootstrap terminal and a power terminal. CONSTITUTION:A diode 4 and a resistor 9 are connected in parallel between the bootstrap terminal 3 of an amplifier 1 and the power terminal 8. The resistance of the resistor 9 is selected so that the voltage across the resistor 9 is smaller than the forward voltage of the diode 4. Thus, the voltage at the terminal 3 depends on the voltage drop across the resistor 9 because the diode 4 is turned off. Since the voltage drop by the resistor 9 is small without signal input, the amplifier 1 is operated at a low power supply voltage. Further, when a signal is inputted, the diode 4 is conductive and a bootstrap capacitor 5 is charged rapidly. Thus, no missing is caused in the output waveform. Thus, the power voltage utilizing efficiency is improved and waveform distortion at a low frequency region is avoided.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ブートストラップ回路の改良に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to improvements in bootstrap circuits.

(従来例の構成とその問題点) 第1図は、ブートストラップ回路の従来例を示したもの
で、1は増幅器、2は入力端子、3はブートストラップ
端子、4はダイオード、5はブートストラップコンデン
サー、6は出力端子、7は負荷、そして8は電源端子で
ある。
(Configuration of conventional example and its problems) Figure 1 shows a conventional example of a bootstrap circuit, where 1 is an amplifier, 2 is an input terminal, 3 is a bootstrap terminal, 4 is a diode, and 5 is a bootstrap circuit. A capacitor, 6 is an output terminal, 7 is a load, and 8 is a power supply terminal.

このように構成された従来例は、増幅器1の入力端子2
に、入力信号を印加しない静止状態において□は、ブー
トストラップ端子3の電位は、ダイオード4による電圧
降下分だけ電源電圧より低くなる。このために、増幅器
1の動作可能な電源電圧が低下するという不都合が生じ
ていた。
In the conventional example configured in this way, the input terminal 2 of the amplifier 1
In a static state where no input signal is applied, the potential of the bootstrap terminal 3 is lower than the power supply voltage by the voltage drop caused by the diode 4. For this reason, there has been a problem in that the power supply voltage at which the amplifier 1 can operate is lowered.

第2図は、ブートストラップ回路の第2の従来例を示し
たものであり、第1図との相違点は、ダイオード4を抵
抗器9に替えたことである。第2図の回路構成では、無
信号入力時でのブートストラップ端子3の電位は抵抗器
9を流れる電流で決まる。したがって抵抗器9の抵抗値
を小さくすることで、その電圧降下は小さくなり、第1
図のものに比べて電源電圧の利用効率はよくなる。しか
し一方では、ブートストラップコンデンサー5の放電時
間が短くなって、低周波領域において出力波形の上側が
欠けてしまうという不都合が生じていた。
FIG. 2 shows a second conventional example of the bootstrap circuit, and the difference from FIG. 1 is that the diode 4 is replaced with a resistor 9. In the circuit configuration shown in FIG. 2, the potential of the bootstrap terminal 3 when no signal is input is determined by the current flowing through the resistor 9. Therefore, by reducing the resistance value of resistor 9, the voltage drop will be reduced, and the first
The power supply voltage is used more efficiently than the one shown in the figure. However, on the other hand, the discharging time of the bootstrap capacitor 5 is shortened, resulting in the disadvantage that the upper part of the output waveform is missing in the low frequency region.

(発明の目的) 本発明は、上記各従来例にみられた不都合を一挙に排除
すべくなされたものであり、すなわち、ブートストラッ
プ回路の電源電圧利用効率を高めるとともに低周波領域
での波形歪が生じないブートストラップ回路を提供する
ものである。
(Object of the Invention) The present invention has been made to eliminate all the disadvantages seen in the above-mentioned conventional examples, namely, to improve the power supply voltage usage efficiency of the bootstrap circuit and to reduce waveform distortion in the low frequency region. This provides a bootstrap circuit that does not cause

(発明の構成) 本発明は、要約するに、ブートストラップ端子と電源端
子との間に、ダイオード動作をする半導体素子と、抵抗
素子とを並列に接続したブートストラップ回路であシ、
これによれば、低電源電圧での動作が可能であり、かつ
波形歪をなくすることができる。
(Structure of the Invention) To summarize, the present invention includes a bootstrap circuit in which a semiconductor element that operates as a diode and a resistance element are connected in parallel between a bootstrap terminal and a power supply terminal.
According to this, operation at a low power supply voltage is possible, and waveform distortion can be eliminated.

(実施例の説明) 第3図は、本発明にかかるブートストラップ回路の一実
施例を示したものである。なお第1図および第2図と同
一のものには同一符号を付しである。本発明の特徴は、
増幅器1のブートストラップ端子3と電源との間にダイ
オード4と抵抗器9とを並列に接続したことである。
(Description of Embodiment) FIG. 3 shows an embodiment of the bootstrap circuit according to the present invention. Components that are the same as those in FIGS. 1 and 2 are designated by the same reference numerals. The features of the present invention are:
A diode 4 and a resistor 9 are connected in parallel between the bootstrap terminal 3 of the amplifier 1 and the power supply.

本発明にかかるブートストラップ回路は、以上のように
構成されておシ、増幅器の静止状態において、ブートス
トラップ端子3から増幅器への流入電流をI、(A)と
し、抵抗器9の値をR2(ハ)とするとR2の値の設定
によりI、XR2<0.7Vなる関係を満たすことがで
きる。この時1.グートストラy7°端子3の電位は電
源電圧よりも■、×R2(V)たけ低い値であり、この
値をダイオードの順方向電圧よりも小さくなるように設
定するならば、ダイオード4はオフ状態におかれる。従
って、本発明にがかるブートストラップ回路の静止状態
におけるブートストラップ端子の電位は、第1図の従来
例よりも高く、このブートストラップ端子を駆動段の電
源として利用する増幅器の動作可能な電源電圧は低いも
のとなる。
The bootstrap circuit according to the present invention is configured as described above, and when the amplifier is in a resting state, the current flowing into the amplifier from the bootstrap terminal 3 is I, (A), and the value of the resistor 9 is R2. In the case of (c), the relationship I, XR2<0.7V can be satisfied by setting the value of R2. At this time 1. The potential of the Gutstra y7° terminal 3 is a value lower than the power supply voltage by ×R2 (V), and if this value is set to be smaller than the forward voltage of the diode, the diode 4 will be in the off state. be placed. Therefore, the potential of the bootstrap terminal in the quiescent state of the bootstrap circuit according to the present invention is higher than that of the conventional example shown in FIG. It will be low.

次に、増幅器1の入力端子2に入力電圧が加えられ、出
力端子6が静止状態よりも低い方へ変化した時は、第1
図の従来例も本実施例もダイオード4がオンとなり、ブ
ートストラップコンデンサー5を急速に充電する。その
充電量は、第2図の従来例のように抵抗器9を経て充電
されるよりもはるかに短時間で充電できる。
Next, when an input voltage is applied to the input terminal 2 of the amplifier 1 and the output terminal 6 changes to a lower value than the quiescent state, the first
In both the conventional example shown in the figure and this embodiment, the diode 4 is turned on and the bootstrap capacitor 5 is rapidly charged. The amount of charge can be charged in a much shorter time than charging through the resistor 9 as in the conventional example shown in FIG.

次に、増幅器1の入力端子2に入力電圧が加えられ、出
力端子6が静止状態よシも高い方へ変化した時は、ブー
トストラップコンデンサー5に充電された電荷は抵抗器
9を通じて電源端子8へ放電される。
Next, when an input voltage is applied to the input terminal 2 of the amplifier 1 and the output terminal 6 changes to a higher value than the quiescent state, the charge stored in the bootstrap capacitor 5 passes through the resistor 9 to the power supply terminal 8. discharged to.

このように、増幅器に交流信号が入った時にはその信号
周波数が低い、すなわち周期の長い信号が印加された場
合において、第2図の従来例では、ブートストラップコ
ンデンサー5に十分に充電されないうちに放電してしま
い、出力波形の上側が欠けることがあるが、本発明にか
かる第3図のような回路構成では、ブートストラップコ
ンデンサー5に急速に充電できるため出力波形に欠けを
生じない。
In this way, when an AC signal is input to the amplifier, when the signal frequency is low, that is, when a signal with a long period is applied, in the conventional example shown in FIG. 2, the bootstrap capacitor 5 is discharged before it is sufficiently charged. However, in the circuit configuration according to the present invention as shown in FIG. 3, the bootstrap capacitor 5 can be charged rapidly, so that the upper part of the output waveform is not missing.

第4図、第5図、第6図は、それぞれ第1図、第2図、
第3図に対応する回路構成の増幅器を電源電圧4V(以
下この電圧を■。0と書く)で動作させた時の出力端子
6およびブートストラップ端子30波形を示す。それぞ
れの増幅器1への入力信号は、周波数100 Hzの矩
形波であり、図に示す横軸(時間軸)で、5m5ec後
から入力信号を入れている。入力信号の大きさは増幅器
1の出力が飽和するのに十分な太きさとし、増幅器1の
飽和電圧は0.5Vとする。
Figures 4, 5, and 6 represent Figures 1, 2, and 6, respectively.
The waveforms of the output terminal 6 and the bootstrap terminal 30 are shown when an amplifier having a circuit configuration corresponding to that shown in FIG. The input signal to each amplifier 1 is a rectangular wave with a frequency of 100 Hz, and the input signal is input from 5 m5ec on the horizontal axis (time axis) shown in the figure. The magnitude of the input signal is set to be large enough to saturate the output of the amplifier 1, and the saturation voltage of the amplifier 1 is set to 0.5V.

増幅器1は出力端子6が静止状態での電位(升→よυも
高くなった時には、ブートストラップ端子3よシたとえ
ば25 mA (以下この電流1直を■2と書く)の電
流を消費し、他の時はたとえば1 mAの電流をブート
ストラップ端子3より供給されているものとする。また
、抵抗器9は100Ωとし、ブートスドラ、プコンデン
サー5は100μFとしだ。
When the potential of the output terminal 6 in a resting state (masu→yoυ) becomes high, the amplifier 1 consumes a current of, for example, 25 mA (hereinafter, this current 1 cycle is written as ■2) from the bootstrap terminal 3, At other times, it is assumed that, for example, a current of 1 mA is supplied from the bootstrap terminal 3. Also, the resistor 9 is 100Ω, and the bootstrap capacitor 5 is 100μF.

まず、増幅器1に入力信号を入れない静止状態について
みる。第1図に示す回路では、ブートスートラップ端子
3の電位は電源電圧よりも約0.7V低い電位である。
First, let us consider a static state in which no input signal is input to the amplifier 1. In the circuit shown in FIG. 1, the potential of the bootstrap terminal 3 is about 0.7 V lower than the power supply voltage.

増幅器1が動作するためには、ブートストラップ端子3
と出力端子6との電位差にはある決まった値(以下、こ
の電位差をVaと書く)以上が必要である。従って最低
動作電源電圧(以下、この電圧をvcc(M工N)と書
く)は、電源電圧とブートストラップ端子3との電位差
(以下、この電位差を”bと書く)に、vaを足したも
のが静止状態での出力端子電圧と電源電圧との差て等し
くなる時の電源電圧となる。静止状態での出力電圧はv
cc(gxs) =2 X (Va +Vb ) トナ
ル。
In order for amplifier 1 to operate, bootstrap terminal 3
The potential difference between the output terminal 6 and the output terminal 6 must be at least a certain value (hereinafter, this potential difference will be referred to as Va). Therefore, the minimum operating power supply voltage (hereinafter this voltage will be written as vcc (M)) is the potential difference between the power supply voltage and bootstrap terminal 3 (hereinafter this potential difference will be written as "b") plus va. is the power supply voltage when the difference between the output terminal voltage in the static state and the power supply voltage is equal.The output voltage in the static state is v
cc(gxs) = 2 x (Va +Vb) tonal.

ここで例えばva=1vとすると、第1図に示す回路で
は最低動作電源電圧は、vb=0.7vであるのでvc
o(MIN)=2×(0,7+1)=3.4vであり、
第2図、第3図に示す回路では、vb=R2×11=1
00ΩX 1 mA = 0. I Vであるのでv 
  ’  =2x(0,1+1)=2.2vcc(yl
N) となり、最低動作電源電圧が1.2vも異なる。
For example, if va=1v, then in the circuit shown in FIG. 1, the lowest operating power supply voltage is vb=0.7v, so vc
o(MIN)=2×(0,7+1)=3.4v,
In the circuit shown in FIGS. 2 and 3, vb=R2×11=1
00Ω×1 mA = 0. I V, so v
'=2x(0,1+1)=2.2vcc(yl
N), and the minimum operating power supply voltage differs by 1.2V.

次に、増幅器1に100 Hzの入力信号が入ったとき
の場合について説明する。増幅器1の入力端子2に正の
信号が入力され、出力端子6の電位が上昇すると、出力
端子6とブートストラップコンデンサー5により結合さ
れているブートスドラツ1  プ端子3は、ブートスト
ラップコンデンサー5の両端の電位差を保って上昇し、
その後は第1図で示す回路ではブートストラップコンデ
ンサー5からI2の電流で電荷が放電され、ブートスト
ラップ端子3の電位(以下、この電位をvBs、!:書
く)は、時間とともに下がる。第2図、第3図で示す回
路コンデンサー5から放電され、ブートストラップ端子
3の電位は下がる。
Next, a case where a 100 Hz input signal is input to the amplifier 1 will be explained. When a positive signal is input to the input terminal 2 of the amplifier 1 and the potential of the output terminal 6 increases, the bootstrap capacitor 5 connects the bootstrap capacitor 5 to the bootstrap capacitor 5. It rises while maintaining the potential difference,
After that, in the circuit shown in FIG. 1, the charge is discharged from the bootstrap capacitor 5 by the current I2, and the potential of the bootstrap terminal 3 (hereinafter, this potential is written as vBs) decreases with time. The circuit capacitor 5 shown in FIGS. 2 and 3 is discharged, and the potential of the bootstrap terminal 3 decreases.

この時、増幅器1の出力端子6の゛電圧は、ブートスド
ラ、プ端子3とある決まった電位差(以下、この電位差
をvcと言<)が必要であるので、ブートストラップ端
子3の電位がV。ut+”cまで下降すると、以後出力
端子6の電圧はブートストラッグ端子3の電圧と電源電
圧v0の電位差を保って下降することになり、出力波形
に欠けを生じる。
At this time, the voltage at the output terminal 6 of the amplifier 1 requires a certain potential difference between the bootstrap terminal 3 and the bootstrap terminal 3 (hereinafter, this potential difference is referred to as vc), so the potential at the bootstrap terminal 3 is V. When the voltage at the output terminal 6 decreases to ut+"c, the voltage at the output terminal 6 thereafter decreases while maintaining the potential difference between the voltage at the bootstrap terminal 3 and the power supply voltage v0, causing a chip in the output waveform.

次に、増幅器1の入力端子2に負の信号が入力され出力
端子6の電・位が下降すると、ブートストラップ端子3
はブートストラップコンデンサー5の両端の電位差を保
って下降し、その後は第1図、囃 第3図で示す回路ではダイオード4を通じて、ブ   
1il−トストラップコンデンサー5へと急速に充電し
、はぼ瞬時にブートスドラ:、f端子3の電位ばvc。
Next, when a negative signal is input to the input terminal 2 of the amplifier 1 and the potential of the output terminal 6 decreases, the bootstrap terminal 3
decreases while maintaining the potential difference across the bootstrap capacitor 5, and thereafter, in the circuits shown in Figures 1 and 3, the bootstrap capacitor 5 is
1il- The strap capacitor 5 is rapidly charged, and the bootstrap capacitor 5 is almost instantaneously charged.

−0,7Vとなる。-0.7V.

ブートストラップコンデンサー5へ充電され、ブートス
トラップ端子3の電位は時間とともに上昇する。
The bootstrap capacitor 5 is charged, and the potential of the bootstrap terminal 3 increases with time.

ブートストラップ端子3と出力環子6との波形は、以上
に説明したような挙動を示し、第1図で示す従来回路例
では、出力波形は第1波以降では欠け□を生じないが他
の2例に比べて静止状態でのブートストラップ端子3の
電位が低く、従って最低動作電源電圧が高いという欠点
を持つ。第2図で示す従来回路例では、最低動作電源電
圧は低いが、出力波形に欠けを生じるという欠点を持つ
The waveforms of the bootstrap terminal 3 and the output loop 6 exhibit the behavior described above, and in the conventional circuit example shown in FIG. Compared to the second example, the potential of the bootstrap terminal 3 in a stationary state is lower, and therefore the minimum operating power supply voltage is higher. The conventional circuit example shown in FIG. 2 has a low minimum operating power supply voltage, but has the disadvantage of causing a chip in the output waveform.

本発明にかかる第3図で示す回路では出力波形に第1波
以降で欠けを生じなく、しかも最低動面電源電圧も低く
都合が良い。
The circuit shown in FIG. 3 according to the present invention is advantageous in that the output waveform does not have any gaps after the first wave, and the minimum dynamic surface power supply voltage is low.

第7図は、本発明の具体的回路例を示す。抵抗器ll 
2とコンデンサー43との接続点は電源からの変動を受
は難いリップルフィルターとなっておシ、この接続点を
ベースに、電源をコレクタに、そしてブートストラッグ
端子をエミッタにそれぞれ接続された、ダイオード動作
を有するトラン・ノスタ41と、電源端子8とブートス
トラップ端子3との間の抵抗器9とが、この回路の特徴
部分を示している。
FIG. 7 shows a specific circuit example of the present invention. resistor ll
The connection point between 2 and the capacitor 43 is a ripple filter that is not susceptible to fluctuations from the power supply, and based on this connection point, the power supply is connected to the collector, and the bootstrap terminal is connected to the emitter. The transistor nostar 41 with diode action and the resistor 9 between the power supply terminal 8 and the bootstrap terminal 3 represent the characteristic parts of this circuit.

ブツシュグル出力回路を構成する出力・ぐブーNPN 
l−ランノスタ56.57は、NPN l−ランノスタ
50およびPNPトランジスタ55によりそれぞれ駆動
されており、それらはダイオード・16.47゜53.
54およびNPN )ランノスタ52によるバイアス回
路により結合されている。この増幅器への入力は、前段
で増幅され電流信号として信号源49へ入力される。
Output/Gubu NPN that constitutes the Bushuguru output circuit
The l-lannostars 56,57 are driven by NPN l-lannostars 50 and PNP transistors 55, respectively, which are connected to diode 16.47°53.
54 and NPN) are coupled by a bias circuit formed by a lannostar 52. The input to this amplifier is amplified in the previous stage and input to the signal source 49 as a current signal.

定電流源48およびPNPトランジスタ44 、45 
Constant current source 48 and PNP transistors 44 and 45
.

51よシ構成される回路はそれぞれ増幅回路の駆動段へ
定電流を供給している。
Each of the circuits 51 and 51 supplies a constant current to the drive stage of the amplifier circuit.

この増幅回路の出力端子6−二、コンデンサー5白を経
て負荷7へ接続されるとともにブートストラップコンデ
ンサー5を経てブートストラップ端子3へ接続されてい
る。
The output terminal 6-2 of this amplifier circuit is connected to a load 7 via a capacitor 5, and is also connected to a bootstrap terminal 3 via a bootstrap capacitor 5.

本回路では定電流#48の電流値を1mAとすると、前
記11=3mAとなり、VaはPNPの飽和電圧を0.
2vとすると約1.6vである。
In this circuit, if the current value of constant current #48 is 1 mA, the above 11 = 3 mA, and Va is the saturation voltage of PNP of 0.
If it is 2v, it is about 1.6v.

故に最低動作電源電圧は、抵抗器9を1000とすると
2X(1mAxtoon+1.6 V )=3.8 V
となる。
Therefore, the minimum operating power supply voltage is 2X (1 mAxtoon + 1.6 V) = 3.8 V, assuming that resistor 9 is 1000.
becomes.

(発明の効果) 本発明によれば、電源電圧利用効率が高く、しかも、低
周波領域での出力波形歪みを生じないブートストラップ
回路が容易に実現できる。
(Effects of the Invention) According to the present invention, it is possible to easily realize a bootstrap circuit that has high power supply voltage utilization efficiency and does not cause output waveform distortion in a low frequency region.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図は、それぞれ従来のブートストラッ
プ回路図、第3図は、本発明の一実施例のブートストラ
ップ回路図、第4図、第5図、第6図は、それぞれ第1
図、第2図、第3図に示す回路の動作波形図、第7図は
、本発明のブートストラップ回路の具体的回路図である
。 1・・増幅器、2−・・入力端子、3・・・ブートスト
ラップ端子、4・・・ダイオード、5・−・ブートスト
ラップコンデンサー、6・・・出力端子、7・・負荷、
8・・・電源端子、9・・・抵抗器。 第1図   第2図 第3図 第4図 第5図 第6図 第7図
1 and 2 are conventional bootstrap circuit diagrams, FIG. 3 is a bootstrap circuit diagram of an embodiment of the present invention, and FIGS. 4, 5, and 6 are respectively conventional bootstrap circuit diagrams.
7 are specific circuit diagrams of the bootstrap circuit of the present invention. 1...Amplifier, 2-...Input terminal, 3...Bootstrap terminal, 4...Diode, 5...Bootstrap capacitor, 6...Output terminal, 7...Load,
8...Power terminal, 9...Resistor. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7

Claims (1)

【特許請求の範囲】[Claims] ブートストラップ端子と電源端子との間に、ダイオード
動作をする半導体素子と抵抗素子とが並列に接続されて
なることを特徴とするブートストラップ回路。
A bootstrap circuit characterized in that a semiconductor element that operates as a diode and a resistance element are connected in parallel between a bootstrap terminal and a power supply terminal.
JP23408284A 1984-11-08 1984-11-08 Bootstrap circuit Pending JPS61113307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23408284A JPS61113307A (en) 1984-11-08 1984-11-08 Bootstrap circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23408284A JPS61113307A (en) 1984-11-08 1984-11-08 Bootstrap circuit

Publications (1)

Publication Number Publication Date
JPS61113307A true JPS61113307A (en) 1986-05-31

Family

ID=16965321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23408284A Pending JPS61113307A (en) 1984-11-08 1984-11-08 Bootstrap circuit

Country Status (1)

Country Link
JP (1) JPS61113307A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325340A (en) * 1976-08-23 1978-03-09 Hitachi Ltd Audio amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325340A (en) * 1976-08-23 1978-03-09 Hitachi Ltd Audio amplifier

Similar Documents

Publication Publication Date Title
JPH033186B2 (en)
JP3148070B2 (en) Voltage conversion circuit
US6014054A (en) Differential amplifier circuit and load driving circuit incorporating the differential amplifier circuit
JPS61113307A (en) Bootstrap circuit
JP2533201B2 (en) AM detection circuit
JP3682122B2 (en) Full-wave rectifier circuit
JPS58194417A (en) Diode
JP3335984B2 (en) Current generator
EP0290277B1 (en) A low noise integrated active load circuit
JP3218626B2 (en) Voltage detection circuit
JP3380604B2 (en) Drive circuit
JP2661138B2 (en) Current amplifier circuit
JP3747591B2 (en) Semiconductor circuit
JP3439142B2 (en) Drive circuit
JPH0993050A (en) Output buffer circuit
JPH065985B2 (en) Switching drive circuit
JPS59207716A (en) Automatic level controlling circuit
JPH04103218A (en) Emitter follower output circuit
JPH0683045B2 (en) Switching amplifier
JPH062347Y2 (en) Signal switching circuit
JPS60134506A (en) Differential amplifier
JPH0443443B2 (en)
JPH0846442A (en) Power amplifier circuit
JPH0721740B2 (en) Constant voltage power supply circuit
JPS6240061A (en) Electric power unit